JPH02180024A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02180024A JPH02180024A JP63335512A JP33551288A JPH02180024A JP H02180024 A JPH02180024 A JP H02180024A JP 63335512 A JP63335512 A JP 63335512A JP 33551288 A JP33551288 A JP 33551288A JP H02180024 A JPH02180024 A JP H02180024A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- bonding pad
- region
- rectangular frame
- epitaxial region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路の最終段に設けられる出力用のバイポ
ーラパワートランジスタを備える半導体装置に関する。
ーラパワートランジスタを備える半導体装置に関する。
従来、集積回路の最終段に設けられるバイポーラパワー
トランジスタは、第５図に示すように構成されている。
トランジスタは、第５図に示すように構成されている。
第５図は平面レイアウト図であり、直線状に形成した複
数列のコレクタ１４．ベース１５、エミッタ１６をエピ
タキシャル領域１３内に並列配置してバイポーラトラン
ジスタを構成している。そして、出力端子としてのエミ
ッタ１６はバラスト抵抗１７を間に接続したアルミニウ
ム配線１８を用いて引出し、ボンディングパッド２０に
電気接続している。なお、１２は隣接するトランジスタ
を相互絶縁する絶縁領域である。
数列のコレクタ１４．ベース１５、エミッタ１６をエピ
タキシャル領域１３内に並列配置してバイポーラトラン
ジスタを構成している。そして、出力端子としてのエミ
ッタ１６はバラスト抵抗１７を間に接続したアルミニウ
ム配線１８を用いて引出し、ボンディングパッド２０に
電気接続している。なお、１２は隣接するトランジスタ
を相互絶縁する絶縁領域である。
上述した従来のバイポーラパワートランジスタは、ボン
ディングパッド２０がバイポーラパワートランジスタの
素子配列の一側に配設されているため、ボンディングパ
ッド２０に対する素子各部の距離が不均一となり、ボン
ディングパッド２０に近い部分のエミッタ１６に電流が
集中し、この電流集中部分において素子破壊が発生し易
くなる。
ディングパッド２０がバイポーラパワートランジスタの
素子配列の一側に配設されているため、ボンディングパ
ッド２０に対する素子各部の距離が不均一となり、ボン
ディングパッド２０に近い部分のエミッタ１６に電流が
集中し、この電流集中部分において素子破壊が発生し易
くなる。
この電流集中を防止するために、第５図の構成ではトラ
ンジスタとボンディングパッド２０との間にバラスト抵
抗１７を設けているが、この結果バイポーラパワートラ
ンジスタ全体としての占有面積が増大し、半導体装置の
高集積化の障害になるという問題がある。
ンジスタとボンディングパッド２０との間にバラスト抵
抗１７を設けているが、この結果バイポーラパワートラ
ンジスタ全体としての占有面積が増大し、半導体装置の
高集積化の障害になるという問題がある。
本発明は電流集中を防止する一方でバラスト抵抗を不要
にし、高集積化を可能にした半導体装置を提供すること
を目的とする。
にし、高集積化を可能にした半導体装置を提供すること
を目的とする。
本発明の半導体装置は、コレクタ、ベース及びエミッタ
を環状に形成してバイポーラパワートランジスタを構成
しており、少なくともエミッタが構成する環状の中心位
置にボンディングパッドを配設している。
を環状に形成してバイポーラパワートランジスタを構成
しており、少なくともエミッタが構成する環状の中心位
置にボンディングパッドを配設している。
上述した構成では、エミッタの全領域からボンディング
パッドに至る距離を等しくし、エミッタ領域からボンデ
ィングパッドに流れる電流を均一化して電流集中を防止
する。
パッドに至る距離を等しくし、エミッタ領域からボンデ
ィングパッドに流れる電流を均一化して電流集中を防止
する。
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例の平面レイアウト図、第２
図はそのＡ−Ａ線に沿う縦断面図である。
図はそのＡ−Ａ線に沿う縦断面図である。
図において、半導体基板１上には絶縁領域２で略正方形
に画成されたエピタキシャル領域３を設け、このエピタ
キシャル領域３に方形枠状にコレクタ４を形成している
。また、このコレクタ４の内側には同様に方形枠状をし
だベース５を形成し、このベース５の領域内にエミッタ
６を形成している。
に画成されたエピタキシャル領域３を設け、このエピタ
キシャル領域３に方形枠状にコレクタ４を形成している
。また、このコレクタ４の内側には同様に方形枠状をし
だベース５を形成し、このベース５の領域内にエミッタ
６を形成している。
そして、エピタキシャル領域３の表面にシリコン酸化膜
７を形成し、前記エミッタ６に沿って方形枠状に開口し
た上で、エミッタ６に電気的に接触するアルミニウム配
線８を形成している。なお、この実施例では中央部にお
いてもシリコン酸化膜７を開口し、アルミニウム配線８
を前記エピタキシャル領域３に接触させている。更に、
このアルミニウム配線８上にプラズマシリコン窒化膜９
を形成し、かつその中央部を開口して前記アルミニウム
配線８を露呈させることでこの部分をボンディングパッ
ド１０として構成している。
７を形成し、前記エミッタ６に沿って方形枠状に開口し
た上で、エミッタ６に電気的に接触するアルミニウム配
線８を形成している。なお、この実施例では中央部にお
いてもシリコン酸化膜７を開口し、アルミニウム配線８
を前記エピタキシャル領域３に接触させている。更に、
このアルミニウム配線８上にプラズマシリコン窒化膜９
を形成し、かつその中央部を開口して前記アルミニウム
配線８を露呈させることでこの部分をボンディングパッ
ド１０として構成している。
この構成によれば、ボンディングパッド１０は方形枠状
に形成したエミッタ６の中央部に配設されるため、ボン
ディングパッド１０からエミッタ６の各部に至る距離は
略均−となり、エミッタ６からボンディングパッド１０
に均一に電流が流れ、電流の集中が生じることはない。
に形成したエミッタ６の中央部に配設されるため、ボン
ディングパッド１０からエミッタ６の各部に至る距離は
略均−となり、エミッタ６からボンディングパッド１０
に均一に電流が流れ、電流の集中が生じることはない。
第３図は本発明の第２実施例の平面レイアウト図であり
、第４図はそのＢ−Ｂ線に沿う縦断面図である。この実
施例では、ベース５への内側縁を円形に形成し、かつこ
のベース５Ａ内に形成するエミッタ６Ａを円環状に形成
している。また、中心位置におけるプラズマシリコン窒
化膜９の開口形状も円形とし、ボンディングパッドＩＯ
Ａを円形に形成している。
、第４図はそのＢ−Ｂ線に沿う縦断面図である。この実
施例では、ベース５への内側縁を円形に形成し、かつこ
のベース５Ａ内に形成するエミッタ６Ａを円環状に形成
している。また、中心位置におけるプラズマシリコン窒
化膜９の開口形状も円形とし、ボンディングパッドＩＯ
Ａを円形に形成している。
この構成によれば、ボンディングパッドＩＯＡとエミッ
タ６Ａの各部とは全く均一な距離となり、エミッタ６Ａ
からボンディングパッドＩＯＡへの電流の均一化を第１
実施例よりも改善することが可能となる。
タ６Ａの各部とは全く均一な距離となり、エミッタ６Ａ
からボンディングパッドＩＯＡへの電流の均一化を第１
実施例よりも改善することが可能となる。
〔発明の効果］
以上説明したように本発明は、環状に構成したエミッタ
の中心位置にボンディングパッドを配設しているので、
エミッタの全領域からボンディングパッドに至る距離を
等しくでき、エミッタ領域からボンディングパッドに流
れる電流を均一化し、電流集中による素子破壊を防止す
ることができる効果がある。
の中心位置にボンディングパッドを配設しているので、
エミッタの全領域からボンディングパッドに至る距離を
等しくでき、エミッタ領域からボンディングパッドに流
れる電流を均一化し、電流集中による素子破壊を防止す
ることができる効果がある。
第１図は本発明の第１実施例の平面レイアウト図、第２
図は第１図のＡ−Ａ線に沿う縦断面図、第３図は本発明
の第２実施例の平面レイアウト図、第４図は第３図のＢ
−Ｂ線に沿う縦断面図、第５図は従来のバイポーラパワ
ートランジスタの平面レイアウト図である。
図は第１図のＡ−Ａ線に沿う縦断面図、第３図は本発明
の第２実施例の平面レイアウト図、第４図は第３図のＢ
−Ｂ線に沿う縦断面図、第５図は従来のバイポーラパワ
ートランジスタの平面レイアウト図である。
Claims (1)
- １、コレクタ、ベース及びエミッタを環状に形成してバ
イポーラパワートランジスタを構成し、少なくとも前記
エミッタが構成する環状の中心位置にボンディングパッ
ドを配設したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63335512A JPH02180024A (ja) | 1988-12-29 | 1988-12-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63335512A JPH02180024A (ja) | 1988-12-29 | 1988-12-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02180024A true JPH02180024A (ja) | 1990-07-12 |
Family
ID=18289404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63335512A Pending JPH02180024A (ja) | 1988-12-29 | 1988-12-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02180024A (ja) |
-
1988
- 1988-12-29 JP JP63335512A patent/JPH02180024A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59214254A (ja) | 高出力ｍｏｓｆｅｔ | |
| US4012764A (en) | Semiconductor integrated circuit device | |
| US3751726A (en) | Semiconductor device employing darlington circuit | |
| US6765239B2 (en) | Semiconductor device having junction-termination structure of resurf type | |
| JPH049378B2 (ja) | ||
| JPH02180024A (ja) | 半導体装置 | |
| US5068702A (en) | Programmable transistor | |
| US6459128B1 (en) | Field-effect transistor | |
| JP2000100826A (ja) | パワートランジスタ及びそれを用いた半導体集積回路装置 | |
| JPH0475371A (ja) | 半導体集積回路 | |
| JPH0244759A (ja) | 半導体集積回路装置 | |
| JP3593264B2 (ja) | フォトトランジスタ | |
| JPH02222541A (ja) | バイポーラトランジスタ | |
| JPS627160A (ja) | 半導体装置 | |
| JP2505280B2 (ja) | バイポ―ラトランジスタ | |
| JP2515017B2 (ja) | サイリスタ | |
| JPH05283418A (ja) | バイポーラ集積回路装置 | |
| JPH02159040A (ja) | 半導体装置 | |
| JPS6274350U (ja) | ||
| JPH0536700A (ja) | 半導体集積回路 | |
| JPS6016465A (ja) | トランジスタ | |
| JPH1022295A (ja) | 半導体集積回路 | |
| JPS6286759A (ja) | 半導体装置 | |
| JPH01273352A (ja) | 半導体装置 | |
| JPS5858761A (ja) | 半導体装置 |