JPH0246743A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0246743A
JPH0246743A JP63198320A JP19832088A JPH0246743A JP H0246743 A JPH0246743 A JP H0246743A JP 63198320 A JP63198320 A JP 63198320A JP 19832088 A JP19832088 A JP 19832088A JP H0246743 A JPH0246743 A JP H0246743A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
power supply
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63198320A
Other languages
English (en)
Inventor
Hideo Ishikawa
石川　英郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63198320A priority Critical patent/JPH0246743A/ja
Publication of JPH0246743A publication Critical patent/JPH0246743A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特にＴＡＢ　（Ｔ
ａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）組立方
式の半導体集積回路装置に関する。
〔従来の技術〕
従来のＴＡＢ組立方式の半導体集積回路装置を図面を用
いて説明する。
第３図（ａ）、（ｂ）は従来の半導体集積回路装置の一
例の平面図及びｃ−ｃ’線断面図である。
まず、半導体基板１に回路素子（図示していない）を構
成し、絶縁膜２の上のＴｉ−Ｐｔ−Ａｕからなる厚さ２
〜３μｍの金属膜３で内部の配線を形成する。電極とし
て厚さ２０〜３０μｍのＡｕのバンプ４を形成し、金属
リード５を接着させる。
〔発明が解決しようとする課題〕
上述した従来の構造では、内部の配線の厚さは全て２〜
３μｍである。このため、ＴＡＢ方式ＩＣの電源配線６
は配線抵抗を下げるため、幅を広くしなければならない
。特に、大電流を流し、かつ出力の電圧振幅の小さい電
流モード論理ＩＣでは電源電圧の低下が致命的であるの
で、電源配線６は極端に幅広く設計する必要がある。
このように、従来の構造では、電源配線の面積を大きく
せざるを得ないため、ＴＡＢ方式ＩＣの面積も大きくな
ってしまい、高集積度化ができないという欠点がある。
〔課題を解決するための手段〕
本発明は、回路素子が形成され、該回路素子の電極がバ
ンプ電極に形成されている半導体チップがテープオート
メイテッドボンディング方式で組立られている半導体集
積回路装置において、前記半導体チップの内部配線の構
造が前記バンプ電極と同じ構成に形成したものである。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図（ａ）、（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ’線断面図である。
半導体基板１に回路素子（図示していない）を構成し、
絶縁膜２の上にＴ　ｉ　−Ｐ　ｔ　−Ａ　ｕからなる厚
さ２〜３μｍの金属膜３で内部の配線を形成する。さら
に電源配線６として厚さ２０〜３０μｍのＡｕをその上
に形成し、かつバンプ４としても使用する。
このようにすると電源配線の配線抵抗を低下させること
ができかつ、電源配線の幅も狭くすることができる。
第２図（ａ）、（ｂ）は本発明の第２の実施例の平面図
及びＢ−Ｂ’線断面図である。
第２の実施例においては、電源配線の一部をＡｕバンプ
４と同じ構造にして、そこにリード５をボンディングす
る。こうすることによりやはり電源配線の抵抗を低下さ
せることができる。
この実施例では、電源配線の一部のみをＡｕバンプにす
るのであるから、Ａｕの使用量を少くすることができ、
ＴＡＢ方式ＩＣのコスト低減ができるという利点がある
。
〔発明の効果〕
以上説明したように、本発明は内部の配線の構造をバン
プ電極と同じにすることにより内部配線抵抗を小さくし
、かつ、ＴＡＢ方式ＩＣの高集積度化が可能になるとい
う効果がある。
【図面の簡単な説明】
第１図（ａ）、（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ’線断面図、第２図（ａ）。 （ｂ）は本発明の第２の実施例の平面図及びＢ−Ｂ′線
断面図、第３図（ａ）、（ｂ）は従来の半導体集積回路
装置の一例の平面図及びｃ−ｃ’線断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・金属膜
、４・・・バンプ、５・・・金属リード、６・・・電源
配線。

Claims (1)

    【特許請求の範囲】
  1. 回路素子が形成され、該回路素子の電極がバンプ電極に
    形成されている半導体チップがテープオートメイテッド
    ボンディング方式で組立られている半導体集積回路装置
    において、前記半導体チップの内部配線の構造が前記バ
    ンプ電極と同じ構成に形成されていることを特徴とする
    半導体集積回路装置。
JP63198320A 1988-08-08 1988-08-08 半導体集積回路装置 Pending JPH0246743A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63198320A JPH0246743A (ja) 1988-08-08 1988-08-08 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63198320A JPH0246743A (ja) 1988-08-08 1988-08-08 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0246743A true JPH0246743A (ja) 1990-02-16

Family

ID=16389156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63198320A Pending JPH0246743A (ja) 1988-08-08 1988-08-08 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0246743A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0631185A1 (en) 1993-06-11 1994-12-28 Fuji Photo Film Co., Ltd. Method for continuously processing silver halide color photosensitive material

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6354745A (ja) * 1986-08-25 1988-03-09 Nec Corp 半導体集積回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6354745A (ja) * 1986-08-25 1988-03-09 Nec Corp 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0631185A1 (en) 1993-06-11 1994-12-28 Fuji Photo Film Co., Ltd. Method for continuously processing silver halide color photosensitive material

Similar Documents

Publication Publication Date Title
JPH0246743A (ja) 半導体集積回路装置
JPH0669276A (ja) 半導体装置
JPH0357248A (ja) テープキャリア方式による樹脂封止型半導体装置
JPH07106523A (ja) 半導体素子及びその製造方法
JPH04278542A (ja) 半導体装置及びその製造方法
US4646125A (en) Semiconductor device including Darlington connections
JPS6081852A (ja) 半導体装置
JPS6020936Y2 (ja) 半導体装置
JPH06110071A (ja) 液晶表示装置
JPH05160316A (ja) 半導体素子
JPH0364934A (ja) 樹脂封止型半導体装置
JP2587722Y2 (ja) 半導体装置
JP2880817B2 (ja) 半導体集積回路装置
JPS60211864A (ja) 半導体装置の入力回路
JP2000269260A (ja) 電界効果トランジスタチップおよびその実装方法
JP2003100766A (ja) 半導体装置
JPS61137334A (ja) 半導体装置
JPH01191434A (ja) Ｔａｂ実装方法
JPH0636419B2 (ja) Ｔａｂ用リード
JPS63173342A (ja) 半導体装置
JPS63104434A (ja) 半導体装置
JPH0416014B2 (ja)
JP2003101096A (ja) ホール素子
JPS61108146A (ja) 半導体装置
JPH02177341A (ja) 混成集積回路