JPS63173342A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63173342A JPS63173342A JP561587A JP561587A JPS63173342A JP S63173342 A JPS63173342 A JP S63173342A JP 561587 A JP561587 A JP 561587A JP 561587 A JP561587 A JP 561587A JP S63173342 A JPS63173342 A JP S63173342A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- semiconductor substrate
- metallic wirings
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000000523 sample Substances 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 239000007769 metal material Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体基板上に個別の半導体装置が複数個
形成された半導体装置に関するものである。
形成された半導体装置に関するものである。
第３図はこの種の従来の半導体装置の平面図を示し、第
４図は第３図に破線で囲まれた部分の拡大図を示す。第
３図、第４図において、斜線を施した部分は１個の半導
体装置１（いわゆるチップ）の領域を示しており、半導
体基板２の片面上にはこの半導体装置１がマトリクス状
に複数個形成されている。半導体装置１の表面には、半
導体装置１に基準となる電位（例えばＧＮＤ）を与える
ための金属配線３が、アルミニウムなどにより各半導体
装置１ごとに独立した形で形成されている。
４図は第３図に破線で囲まれた部分の拡大図を示す。第
３図、第４図において、斜線を施した部分は１個の半導
体装置１（いわゆるチップ）の領域を示しており、半導
体基板２の片面上にはこの半導体装置１がマトリクス状
に複数個形成されている。半導体装置１の表面には、半
導体装置１に基準となる電位（例えばＧＮＤ）を与える
ための金属配線３が、アルミニウムなどにより各半導体
装置１ごとに独立した形で形成されている。
第５図は、第４図に示す従来例のＸ−ｘ矢視断面図の１
例であって、半導体基板２上に各半導体装置１ごとの絶
縁膜４が形成され、その絶縁膜４上に金属配線３が形成
されている。したがって、各半導体装置１の間には、絶
縁膜４がない半導体基板２が露出する格子状の溝部が設
けられている。
例であって、半導体基板２上に各半導体装置１ごとの絶
縁膜４が形成され、その絶縁膜４上に金属配線３が形成
されている。したがって、各半導体装置１の間には、絶
縁膜４がない半導体基板２が露出する格子状の溝部が設
けられている。
また、この例では、半導体基板２の上記金属配線３の形
成面とは反対側つまり裏面側に、半導体基板２に所定の
電位を与えるための金属電極５が形成されている。この
金属電極５は一般に、半導体基板２との良好なオーミッ
クコンタクトを得るためＡｕ或いは 八〇を含む合金な
どの高価な金属材料により形成される。
成面とは反対側つまり裏面側に、半導体基板２に所定の
電位を与えるための金属電極５が形成されている。この
金属電極５は一般に、半導体基板２との良好なオーミッ
クコンタクトを得るためＡｕ或いは 八〇を含む合金な
どの高価な金属材料により形成される。
一方、第６図は第４図に示ず従来例のＸ−ｘ矢視断面図
の仙の例であって、この場合には、各半導体装置１の絶
縁膜４の一部にコンタクトホール６をあけ、このコンタ
クトホール６を介して金属配線３を半導体基板２に電気
的に接続する。すなわち金属配線３は、半導体装置にＧ
ＮＤなどの基準電位を与えるためと、半導体基板２に上
記基準電位と同一の所定の電位を与えるためとに兼用さ
れ、これは０ＭＯ８などの相補型半導体装置で多く見ら
れる構造である。
の仙の例であって、この場合には、各半導体装置１の絶
縁膜４の一部にコンタクトホール６をあけ、このコンタ
クトホール６を介して金属配線３を半導体基板２に電気
的に接続する。すなわち金属配線３は、半導体装置にＧ
ＮＤなどの基準電位を与えるためと、半導体基板２に上
記基準電位と同一の所定の電位を与えるためとに兼用さ
れ、これは０ＭＯ８などの相補型半導体装置で多く見ら
れる構造である。
ところで、半導体基板２上に複数の半導体装置１を形成
後、各半導体装置を切離す前の状態（ウェハ状態）で各
半導体装置にプローブ針を当てて、その電気的特性の測
定を行なうプローブテストが一般に行なわれている。こ
のプローブテスト時、第５図に断面図で示す従来例では
、半導体基板２の裏面側に形成した金属電極５により、
半導体基板２に安定した電位を与えることができるもの
の、この金属電極５の形成には上述したように高価な金
属材料を必要とし、このため半導体装置１の製造原価が
上昇するという欠点があった。
後、各半導体装置を切離す前の状態（ウェハ状態）で各
半導体装置にプローブ針を当てて、その電気的特性の測
定を行なうプローブテストが一般に行なわれている。こ
のプローブテスト時、第５図に断面図で示す従来例では
、半導体基板２の裏面側に形成した金属電極５により、
半導体基板２に安定した電位を与えることができるもの
の、この金属電極５の形成には上述したように高価な金
属材料を必要とし、このため半導体装置１の製造原価が
上昇するという欠点があった。
これに対し、第６図に断面図で示す別の従来例の場合、
プローブテスト時に半導体基板２に電位を与えるための
金属電極を半導体基板２の表側の金属配線３で兼用して
いるため、高価な金属材料を必要としない利点はあるも
のの、この金属配線３は半導体装置１ごとに分離して形
成されているため、各半導体装置１ごとに行なわれるプ
ローブテストでは、１個の半導体装置１の金属配線３の
コンタクトホール６から、この半導体装置１の１個に比
べてかなり広い面積を持つ半導体基板２全体に所定の電
位を与えることになり、半導体基板２の抵抗のため半導
体基板２全体の電位を均一に保ち難いという欠点があっ
た。
プローブテスト時に半導体基板２に電位を与えるための
金属電極を半導体基板２の表側の金属配線３で兼用して
いるため、高価な金属材料を必要としない利点はあるも
のの、この金属配線３は半導体装置１ごとに分離して形
成されているため、各半導体装置１ごとに行なわれるプ
ローブテストでは、１個の半導体装置１の金属配線３の
コンタクトホール６から、この半導体装置１の１個に比
べてかなり広い面積を持つ半導体基板２全体に所定の電
位を与えることになり、半導体基板２の抵抗のため半導
体基板２全体の電位を均一に保ち難いという欠点があっ
た。
この発明は、このような問題点を解決するためになされ
たもので、高価な金属材料を必要とせず、プローブテス
ト時の半導体基板の電位を均一に保つことのできる半導
体装置を提供することを目的とする。
たもので、高価な金属材料を必要とせず、プローブテス
ト時の半導体基板の電位を均一に保つことのできる半導
体装置を提供することを目的とする。
この発明に係る半導体装置は、半導体基板の少なくとも
片面に複数個形成された個別の半導体装置の各々に対し
基準電位を与えるための金属配線を、隣り合う金属配線
どうしがそれぞれ連続して形成されるように設けるとと
もに、各半導体装置ごとに前記金属配線と前記半導体基
板とを電気的に接続したものである。
片面に複数個形成された個別の半導体装置の各々に対し
基準電位を与えるための金属配線を、隣り合う金属配線
どうしがそれぞれ連続して形成されるように設けるとと
もに、各半導体装置ごとに前記金属配線と前記半導体基
板とを電気的に接続したものである。
プローブテスト時には、各半導体装置間を接続する共通
の金属配線に所定の電位を与えることにより、この所定
の電位は各半導体装置ごとの多数の接続点を通じて半導
体基板に与えられるので、半導体基板の抵抗にかかわら
ず半導体基板の電位はほぼ均一に保たれる。
の金属配線に所定の電位を与えることにより、この所定
の電位は各半導体装置ごとの多数の接続点を通じて半導
体基板に与えられるので、半導体基板の抵抗にかかわら
ず半導体基板の電位はほぼ均一に保たれる。
第１図はこの発明による半導体装置の一実施例の部分拡
大平面図を示し、第２図は第１図のＹ−Ｙ矢視断面図を
示す。第１図において、破線で囲まれる領域は、先述し
た従来例における第３図の半導体基板２上の破線で囲ま
れた領域に相当し、斜線の施された部分が１個の半導体
装置１の領域を示している。
大平面図を示し、第２図は第１図のＹ−Ｙ矢視断面図を
示す。第１図において、破線で囲まれる領域は、先述し
た従来例における第３図の半導体基板２上の破線で囲ま
れた領域に相当し、斜線の施された部分が１個の半導体
装置１の領域を示している。
第２図に示すように、例えばシリコンを材料とする半導
体基板２上には各半導体装＠１ごとの絶縁膜４がシリコ
ン酸化膜などにより形成され、半導体装置１に基準とな
る電位を与えるための金属配線３が上記絶縁膜４上にア
ルミニウムなどの金属材料で形成されている。この金属
配線３は、絶縁膜４の分断される隣り合う半導体装置１
．１間の溝状の境界部分７で、隣りの半導体装置１の金
属配線３と連続して形成されるように設けられ、上記境
界部分７において金属配線３は露出する半導体基板２に
電気的に接続されている。また、前述した第６図の従来
例と同様に、各半導体装置１の絶縁膜４の一部にはコン
タクトホール６があけられ、金属配線３はこのコンタク
トホール６を介しても半導体基板２に電気的に接続され
て、切離されて個別の半導体装置になったときに半導体
基板１に所定の電位を与え得るよう構成されている。
体基板２上には各半導体装＠１ごとの絶縁膜４がシリコ
ン酸化膜などにより形成され、半導体装置１に基準とな
る電位を与えるための金属配線３が上記絶縁膜４上にア
ルミニウムなどの金属材料で形成されている。この金属
配線３は、絶縁膜４の分断される隣り合う半導体装置１
．１間の溝状の境界部分７で、隣りの半導体装置１の金
属配線３と連続して形成されるように設けられ、上記境
界部分７において金属配線３は露出する半導体基板２に
電気的に接続されている。また、前述した第６図の従来
例と同様に、各半導体装置１の絶縁膜４の一部にはコン
タクトホール６があけられ、金属配線３はこのコンタク
トホール６を介しても半導体基板２に電気的に接続され
て、切離されて個別の半導体装置になったときに半導体
基板１に所定の電位を与え得るよう構成されている。
そして、半導体基板２上に形成された他のすべての半導
体装置１に対しても、上述と同様の構成が採られている
。
体装置１に対しても、上述と同様の構成が採られている
。
すなわち、半導体基板２上に形成された複数の個別の半
導体装置１の金属配線３は、各半導体装置１ごとに半導
体基板２と電気的に接続されるとともに、各半導体装置
１の切離し前のウェハ状態では全ての半導体装置１に共
通して接続されている。このため、ウェハ状態で行なわ
れるプローブテストにおいて、金属配線３より半導体基
板２に所定の電位を与えると、この電位は各半導体装置
１ごとに存在する多数のコンタクトホール６および境界
部分７より半導体基板２に与えられ、第６図の従来例の
ように１個の半導体装置２のコンタクトホール６からの
み半導体基板１に与えられるものではないので、半導体
基板１の抵抗成分の影響を受けることなくほぼ均等に電
位が及ぶことになる。また第５図の従来例のように、半
導体基板２の裏面に高価な金属電極５を設ける必要もな
い。
導体装置１の金属配線３は、各半導体装置１ごとに半導
体基板２と電気的に接続されるとともに、各半導体装置
１の切離し前のウェハ状態では全ての半導体装置１に共
通して接続されている。このため、ウェハ状態で行なわ
れるプローブテストにおいて、金属配線３より半導体基
板２に所定の電位を与えると、この電位は各半導体装置
１ごとに存在する多数のコンタクトホール６および境界
部分７より半導体基板２に与えられ、第６図の従来例の
ように１個の半導体装置２のコンタクトホール６からの
み半導体基板１に与えられるものではないので、半導体
基板１の抵抗成分の影響を受けることなくほぼ均等に電
位が及ぶことになる。また第５図の従来例のように、半
導体基板２の裏面に高価な金属電極５を設ける必要もな
い。
以上のようにこの発明によれば、半導体装置に基準電位
を与えるための金属配線を利用して、プローブテストに
おける半導体基板への電位供給を安定よく行なうことが
でき、安価にして信頼性の高いプローブテストを行なう
ことができるという効果がある。
を与えるための金属配線を利用して、プローブテストに
おける半導体基板への電位供給を安定よく行なうことが
でき、安価にして信頼性の高いプローブテストを行なう
ことができるという効果がある。
第１図はこの発明による半導体装置の一実施例を示す部
分拡大平面図、第２図は第１図のＹ−Ｙ矢視断面図、第
３図は従来の半導体装置の形成されている半導体基板の
平面図、第４図は第３図の部分拡大平面図、第５図は従
来例の１つを示す第４図のＸ−Ｘ矢視断面図、第６図は
従来例の他の１つを示す第４図のＸ−Ｘ矢視断面図であ
る。 図において、１は半導体装置、２は半導体基板、３は金
属配線、６はコントタクトホールである。 なお、各図中同一符号は同一または相当部分を示す。
分拡大平面図、第２図は第１図のＹ−Ｙ矢視断面図、第
３図は従来の半導体装置の形成されている半導体基板の
平面図、第４図は第３図の部分拡大平面図、第５図は従
来例の１つを示す第４図のＸ−Ｘ矢視断面図、第６図は
従来例の他の１つを示す第４図のＸ−Ｘ矢視断面図であ
る。 図において、１は半導体装置、２は半導体基板、３は金
属配線、６はコントタクトホールである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）半導体基板の少なくとも片面に複数個形成された
個別の半導体装置の各々に対し基準電位を与えるための
金属配線を、隣り合う金属配線どうしがそれぞれ連続し
て形成されるように設けるとともに、各半導体装置ごと
に前記金属配線と前記半導体基板とを電気的に接続した
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP561587A JPS63173342A (ja) | 1987-01-12 | 1987-01-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP561587A JPS63173342A (ja) | 1987-01-12 | 1987-01-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63173342A true JPS63173342A (ja) | 1988-07-16 |
Family
ID=11616088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP561587A Pending JPS63173342A (ja) | 1987-01-12 | 1987-01-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63173342A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9044759B2 (en) | 2007-10-04 | 2015-06-02 | Fellowes, Inc. | Shredder thickness with anti-jitter feature |
| US9669410B2 (en) | 2007-08-02 | 2017-06-06 | ACCO Brands Corporation | Shredding machine |
-
1987
- 1987-01-12 JP JP561587A patent/JPS63173342A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9669410B2 (en) | 2007-08-02 | 2017-06-06 | ACCO Brands Corporation | Shredding machine |
| US10576476B2 (en) | 2007-08-02 | 2020-03-03 | ACCO Brands Corporation | Shredding machine |
| US9044759B2 (en) | 2007-10-04 | 2015-06-02 | Fellowes, Inc. | Shredder thickness with anti-jitter feature |
| US9724704B2 (en) | 2007-10-04 | 2017-08-08 | Fellowes Inc. | Shredder thickness with anti-jitter feature |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930006870A (ko) | 플립-칩 (Flip-Chip) 장착 방법을 위한 반도체 패키지 | |
| US4161740A (en) | High frequency power transistor having reduced interconnection inductance and thermal resistance | |
| JPH1144732A (ja) | マルチチップモジュール | |
| US5175397A (en) | Integrated circuit chip package | |
| JPH07122604A (ja) | 半導体集積回路装置 | |
| JPS63173342A (ja) | 半導体装置 | |
| JPS59229850A (ja) | 半導体装置 | |
| US4762606A (en) | Mini chip carrier slotted array | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JP2001118994A (ja) | 半導体装置 | |
| JPH01198051A (ja) | 半導体集積回路 | |
| JPS61185949A (ja) | フイルムキヤリアにアツセンブリされた半導体集積回路のエ−ジング方法 | |
| JPH01319956A (ja) | 半導体集積回路 | |
| EP0225333B1 (en) | Mini chip carrier slotted array | |
| JPH01208844A (ja) | 半導体装置 | |
| JPH09199565A (ja) | プロセス監視回路 | |
| JPS62271443A (ja) | 半導体装置 | |
| JPH04254342A (ja) | 半導体集積回路装置 | |
| JPS6128215B2 (ja) | ||
| JPH09283572A (ja) | フィルム・キャリア半導体装置 | |
| JPS6237888B2 (ja) | ||
| JPH04209564A (ja) | テストパット付集積回路用パッケージ | |
| JPH0588547B2 (ja) | ||
| JPH11121554A (ja) | ウェハ一括型プローブカードおよび半導体装置の検査方法 | |
| JPH0430441A (ja) | 半導体装置 |