JP2003100766A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003100766A
JP2003100766A JP2001297370A JP2001297370A JP2003100766A JP 2003100766 A JP2003100766 A JP 2003100766A JP 2001297370 A JP2001297370 A JP 2001297370A JP 2001297370 A JP2001297370 A JP 2001297370A JP 2003100766 A JP2003100766 A JP 2003100766A
Authority
JP
Japan
Prior art keywords
electrode
insulating film
aluminum electrode
emitter
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001297370A
Other languages
English (en)
Inventor
Junichiro Tojo
潤一郎 東條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001297370A priority Critical patent/JP2003100766A/ja
Publication of JP2003100766A publication Critical patent/JP2003100766A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Abstract

(57)【要約】 【課題】ワイヤ素材とパッド素材との合金化が進行する
ことによる、短絡不良を防止した半導体装置を提供す
る。 【解決手段】シリコン基板（１２）上の絶縁膜（１３）
表面上に、第1の１ｓｔアルミ電極（１４）と第２の１
ｓｔアルミ電極（１５）とを離間して形成する。それら
の上に層間絶縁膜（１６）、２ｎｄアルミ電極（１
７）、ワイヤボール（１７）を形成する。このとき、ワ
イヤボール（１７）直下の層間絶縁膜（１６）のスルー
ホール（６）の線幅を拡大して、２ｎｄアルミ電極（１
７）が、第1の１ｓｔアルミ電極（１４）を埋没するよ
うに形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、2層電極構造のバ
イポーラトランジスタのスルーホールに関する。
【０００２】
【従来の技術】図３は従来の2層電極構造バイポーラト
ランジスタの半導体チップの平面図である。図４（Ａ）
はエミッタ及びベースの１ｓｔアルミ電極のみを表した
平面図である。図４（Ｂ）はエミッタ及びベースの２ｎ
ｄアルミ電極のみを表した平面図である。図４（Ａ）の
１ｓｔアルミ電極上全面に層間絶縁膜を付し、橋梁部
（１０）上に図４（Ｂ）の２ｎｄアルミ電極を付すこと
で、図３の従来の構造が完成する。ここで、（１０１）
は半導体チップ、（１０２）はベース領域、（１０３）
は１ｓｔベース電極、（１０４）は１ｓｔエミッタ電
極、（１０５）は２ｎｄベース電極、（１０６）はスル
ーホール、（１０７）はベースパッド、（１０８）は２
ｎｄエミッタ電極、（１０９）はエミッタパッド、（１
１０）は橋梁部、（１１１）はワイヤボールをそれぞれ
表す。図中、同一構成要素には同一符号を付した。
【０００３】先ず、図４から説明する。図４（Ａ）にお
いて、半導体チップ（１０１）上に形成されたベース領
域（１０２）上の一部に拡散して形成した島状のエミッ
タ領域（図示せず）が配置され、そのエミッタ領域上に
１ｓｔエミッタ電極（１０４）が形成される。各エミッ
タ領域間のベース領域（１０２）上に１ｓｔベース電極
（１０３）が形成される。図中にみられるように、各１
ｓｔベース電極（１０３）と１ｓｔエミッタ電極（１０
４）とは、互いに離間した島状にて形成される。島状に
形成した１ｓｔベース電極（１０３）及び１ｓｔエミッ
タ電極（１０４）は、それらの一端において橋梁部（１
１０）によって共通接続される。
【０００４】１ｓｔ電極上方には、図示せぬ層間絶縁膜
が形成され、橋梁部（１１０）上の層間絶縁膜にはスル
ーホール（１０６）が形成され、後述する図４（Ｂ）の
２ｎｄ電極が形成されている。
【０００５】次に、図４（Ｂ）について説明する。２ｎ
ｄアルミ電極である、２ｎｄベース電極（１０５）及び
２ｎｄエミッタ電極（１０８）は、橋梁部（１１０）と
長方形部から形成される。図４（Ａ）の１ｓｔ電極の橋
梁部（１１０）と図４（Ｂ）の２ｎｄ電極橋梁部（１１
０）とが丁度重なり合うように形成される。長方形部は
外部からのボンディングワイヤを接続するためのベース
パッド（１０７）及びエミッタパッド（１０９）を形成
している。ワイヤボール（１１１）はベースパッド（１
０７）及びエミッタパッド（１０９）上にボンディング
されている。
【０００６】次に、図４（Ａ）の上に図４（Ｂ）を重ね
た図３について説明する。１ｓｔベース電極（１０３）
と２ｎｄベース電極（１０５）とは、スルーホール（１
０６）を介して電気的に導通している。同様に、１ｓｔ
エミッタ電極（１０４）もスルーホール（１０６）を介
して、上方の２ｎｄエミッタ電極（１０８）と導通して
いる。このとき、スルーホール（１０６）は、橋梁部
（１１０）及び、ベースパッド（１０６）又はエミッタ
パッド（１０９）直下に、１ｓｔエミッタ電極（１０
４）と平行となるように形成される。このとき、スルー
ホール（１０６）の幅は、１ｓｔベース電極（１０３）
及び１ｓｔエミッタ電極（１０４）の幅よりも狭くなっ
ている。また、ベースパッド（１０７）又はエミッタパ
ッド（１０９）直下のスルーホール（１０６）は、パッ
ド部分全長にわたって延在するように他のスルーホール
（１０６）よりも長く形成されている。
【０００７】図５は図３の2層電極構造のバイポーラト
ランジスタのベースパッド（１０７）又はエミッタパッ
ド（１０９）の基板断面図である。（１１２）はシリコ
ン基板、（１１３）は絶縁膜、（１１４）は第1の１ｓ
ｔアルミ電極、（１１５）は第２の１ｓｔアルミ電極、
（１１６）は層間絶縁膜、（１１７）は２ｎｄアルミ電
極、をそれぞれ表す。ここでは、第1の１ｓｔアルミ電
極（１１４）及び２ｎｄアルミ電極（１１７）をエミッ
タに、第２の１ｓｔアルミ電極（１１５）をベースにし
た場合を説明する。
【０００８】シリコン基板（１１２）上にエピタキシャ
ル成長法によってエピタキシャル層（図示せず）が形成
されている。絶縁膜（１１３）はシリコン基板（１１
２）表面上を被覆するシリコン酸化膜等であり、絶縁膜
（１１３）上に互いに離間するように、第1の１ｓｔア
ルミ電極（１１４）及び第２の１ｓｔアルミ電極（１１
５）が、同時に形成される。層間絶縁膜（１１６）は第
1の１ｓｔアルミ電極（１１４）、第２の１ｓｔアルミ
電極（１１５）及び絶縁膜（１１３）上を被覆してい
る。このとき、スルーホール（１１６）においては、層
間絶縁膜（１１６）は第1の１ｓｔアルミ電極（１１
４）の両端側から表面の一部までを被覆している。層間
絶縁膜（１１６）及びスルーホール（１０６）表面上に
は、２ｎｄアルミ電極（１１７）が形成されている。２
ｎｄアルミ電極（１１７）上には、スルーホール（１０
６）の幅よりも大きな金製のワイヤボール（１１７）を
ボンディングしている。
【０００９】上記半導体装置において、第1の１ｓｔア
ルミ電極（１１４）及び２ｎｄアルミ電極（１１７）と
は、電気的に導電して、ともにエミッタ電極となる。第
２の１ｓｔアルミ電極（１１５）は、第1の１ｓｔアル
ミ電極（１１４）及び２ｎｄアルミ電極（１１７）から
層間絶縁膜（１１６）によって完全に絶縁され、ベース
と接続されてベース電流が流れる。ワイヤボール（１１
７）は外部と導電接続されてエミッタ電極である第1の
１ｓｔアルミ電極（１１４）及び２ｎｄアルミ電極（１
１７）へ電流を供給する。コレクタは図３外にあるた
め、図示していない。
【００１０】
【発明が解決しようとする課題】これまで、従来の２層
構造バイポーラトランジスタは主にビデオ出力用トラン
ジスタ等として用いられてきた。このトランジスタを条
件が厳しい環境（パッケージ内温度が高い状態、又は連
続した通電状態での長時間の使用）で使用すると、トラ
ンジスタが高温化した。
【００１１】図６は、トランジスタ内部が高温化したと
きに生じる剥離現象を表した断面図である。図５にて、
トランジスタを高温状態で使い続けるに従い、ワイヤボ
ール（１１７）は融点が低い金でできているため、２ｎ
ｄアルミ電極（１１７）及び第１の１ｓｔアルミ電極
（１１４）の内部に拡散していく。その結果、アルミ電
極部内への合金化が進行する。第１の１ｓｔアルミ電極
（１１４）内部まで合金化が進むと体積膨張により、図
５中の矢印に見られるような斜め上向きの力Ｆを層間絶
縁膜（１１３）に加える。この上向きの力Ｆにより、層
間絶縁膜（１１６）と第1の１ｓｔアルミ電極（１１
４）との間に微小な隙間が生じる。更に、合金化が進行
すると、膨張した合金は、第1の１ｓｔアルミ電極（１
１４）と層間絶縁膜（１１６）との接着面を剥離するよ
うに、隙間から進入して内部へと進行する。やがて、層
間絶縁膜（１１６）と絶縁膜（１１３）とは完全に剥離
する状態に至る。
【００１２】この結果、合金化した２ｎｄアルミ電極
（１１７）の一部と第２の１ｓｔアルミ電極（１１５）
とが電気的に導電することになる（図５の円内参照）。
つまり、BE（ベース・エミッタ）間が予期せぬ箇所にお
いて、導電してショートが生じることになる。
【００１３】本願は上記欠点に鑑みたものであり、スル
ーホール（１０６）に注目することで、上記欠点を克服
したものである。
【００１４】
【課題を解決するための手段】本願は、シリコン半導体
基板と、前記基板の上に、交互に且つ互いに平行となる
ように配置した、第１と第２の１ｓｔ電極と、前記１ｓ
ｔ電極を被覆する層間絶縁膜と、前記層間絶縁膜に形成
したスルーホールと、前記層間絶縁膜の上を延在し、前
記スルーホールを介して対応する前記１ｓｔ電極に接続
された２ｎｄ電極と、前記２ｎｄ電極から成る外部接続
用のボンディングパッドと、を具備する多層配線構造の
半導体装置において、少なくともボンディングワイヤが
接続されるボンディングパッドの下部において、前記ス
ルーホールが前記１ｓｔ電極の線幅より拡張されている
ことを特徴とする、半導体装置を提供する。
【００１５】
【発明の実施の形態】図１は本発明の２層構造バイポー
ラトランジスタを表す平面図である。（１）は半導体チ
ップ、（２）はベース領域、（３）は１ｓｔベース電
極、（４）は１ｓｔエミッタ電極、（５）は２ｎｄベー
ス電極、（６）はスルーホール、（７）はベースパッ
ド、（８）は２ｎｄエミッタ電極、（９）はエミッタパ
ッド、（１０）は橋梁部、（１１）はワイヤボールをそ
れぞれ表す。
【００１６】図１において、半導体チップ（１）上に形
成したベース領域（２）上の一部に拡散して形成した島
状のエミッタ領域（図示せず）が複数配置され、そのエ
ミッタ領域上に１ｓｔエミッタ電極（４）を形成する。
各エミッタ領域間のベース領域（２）上に１ｓｔベース
電極（３）を形成する。図中にみられるように、各１ｓ
ｔベース電極（３）と１ｓｔエミッタ電極（４）とは、
互いに離間した島状にて形成する。島状に形成した１ｓ
ｔベース電極（３）及び１ｓｔエミッタ電極（４）を、
それらの一端において橋梁部（１０）によって共通接続
するか、あるいは２ｎｄ電極によって共通接続する。
【００１７】ベース領域（２）、１ｓｔベース電極
（３）及び１ｓｔエミッタ電極（４）表面に層間絶縁膜
を付し、橋梁部（１０）の上に２ｎｄアルミ電極を形成
する。２ｎｄアルミ電極である、２ｎｄベース電極
（５）及び２ｎｄエミッタ電極（８）は橋梁部（１０）
と長方形部からなり、長方形部はベースパッド（７）及
びエミッタパッド（９）を構成する。スルーホール
（６）を１ｓｔアルミ電極と平行となるように、橋梁部
（１０）及び、ベースパッド（７）又はエミッタパッド
（９）直下に形成する。また、ベースパッド（７）又は
エミッタパッド（９）直下のスルーホール（６）を、パ
ッド部分全長にわたって延在するように他のスルーホー
ル（６）よりも長く形成する。スルーホール（６）の幅
は１ｓｔベース電極（３）及び１ｓｔエミッタ電極
（４）の幅よりも広く形成する。
【００１８】図１，２において、同一構成要素には同一
符号を付す。（１２）はシリコン基板、（１３）は絶縁
膜、（１４）は第1の１ｓｔアルミ電極、（１５）は第
２の１ｓｔアルミ電極、（１６）は層間絶縁膜、（１
７）は２ｎｄアルミ電極、をそれぞれ表す。図２は図１
のベースパッド（７）又はエミッタパッド（９）直下の
断面図である。例として、エミッタパッド（９）直下の
断面図を説明する。また、ｄ１は第1のアルミ電極であ
る、１ｓｔベース電極（３）及び１ｓｔエミッタ電極
（４）の電極幅を表し、ｄ２は層間絶縁膜（１６）に設
けたスルーホール（６）が形成した幅を表したものであ
る。
【００１９】図２中、シリコン基板（１２）上にエピタ
キシャル成長法によってエピタキシャル層（図示せず）
を形成する。絶縁膜（１３）はシリコン基板（１２）表
面上を被覆するシリコン酸化膜等であり、絶縁膜（１
３）上に互いに離間するように、第1の１ｓｔアルミ電
極（１４）及び第２の１ｓｔアルミ電極（１５）を、同
時に形成する。第1の１ｓｔアルミ電極（１４）はエミ
ッタ電極に、第２の１ｓｔアルミ電極（１５）はベース
電極になる。層間絶縁膜（１６）には第1の１ｓｔアル
ミ電極（１４）の線幅である幅ｄ１よりも大きい幅ｄ２
のスルーホール（６）を形成する。本願の特徴は、第1
の１ｓｔアルミ電極（１４）の幅ｄ１よりもスルーホー
ル（６）の線幅を左右に拡大して、第1の１ｓｔアルミ
電極（１４）をスルーホール（６）内に埋没させること
である。
【００２０】ここで、スルーホール幅ｄ２は、第1の１
ｓｔアルミ電極（１４）の幅ｄ１に対して、２０％〜４
０％程度大きく形成する。具体的には、ｄ１が５μｍ程
度の場合はｄ２が７μｍ程度とし、またｄ１が１０μｍ
程度の場合はｄ２が１２μｍ程度とする。この数値は一
例を示したに過ぎないので、上記数値に限定されるもの
ではない。
【００２１】２ｎｄアルミ電極（１７）の下部において
は、層間絶縁膜（１６）はベース電極である第２の１ｓ
ｔアルミ電極（１５）全体を覆うようにして形成する。
２ｎｄアルミ電極（１７）は、層間絶縁膜（１６）、絶
縁膜（１３）、第1の１ｓｔアルミ電極（１４）上を被
覆して、２層電極構造を形成する。このとき、２ｎｄア
ルミ電極（１７）はエミッタ電極となる。２ｎｄアルミ
電極（１７）の表面上のうち、スルーホール（６）の上
方にスルーホール（６）の幅よりも大きな金製のワイヤ
ボール（１７）をボンディングする。ワイヤボール（１
７）直下には、多数の第1乃至第2の１ｓｔアルミ電極
（１４）、（１５）が存在する。
【００２２】以上より、第1の１ｓｔアルミ電極（１
４）の幅ｄ１よりもスルーホール（６）の幅ｄ２を大き
く形成したことで、第1の１ｓｔアルミ電極（１４）と
層間絶縁膜（１６）とを離間して配置した。これによ
り、ワイヤボール（１７）直下の第1の１ｓｔアルミ電
極（１４）が合金化して膨張しても、図６に符号Ｆで示
した上向きの力が層間絶縁膜（１６）に加わることな
く、層間絶縁膜（１６）は絶縁膜（１３）から剥離しな
くなる。
【００２３】
【発明の効果】以上より、第1の１ｓｔアルミ電極（１
４）の幅ｄ１よりもスルーホール（６）の幅ｄ２を大き
く形成したことで、第1の１ｓｔアルミ電極（１４）と
層間絶縁膜（１６）とを離間して配置した。これによ
り、本発明のトランジスタが長時間使用等の条件の厳し
い環境で使用され、その内部に高温が発生しても、ワイ
ヤボール（１７）直下の第1の１ｓｔアルミ電極（１
４）が合金化し膨張しても、層間絶縁膜（１６）に下か
らかかる力はないため、絶縁膜（１３）から剥離しなく
なり、その結果、BE（ベース・エミッタ）間ショートを
防止できる。
【図面の簡単な説明】
【図１】本願の実施の一形態を表す平面図である。
【図２】本願の実施の一形態を表す断面図である。
【図３】従来の2層電極構造トランジスタを表す平面図
である。
【図４】従来の2層電極構造トランジスタを表す平面図
である。
【図５】従来の2層電極構造トランジスタを表す断面図
である。
【図６】従来の課題を説明するための断面図である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】シリコン半導体基板と、 前記基板の上に、交互に且つ互いに平行となるように配
    置した、第１と第２の１ｓｔ電極と、 前記１ｓｔ電極を被覆する層間絶縁膜と、 前記層間絶縁膜に形成したスルーホールと、 前記層間絶縁膜の上を延在し、前記スルーホールを介し
    て対応する前記１ｓｔ電極に接続された２ｎｄ電極と、 前記２ｎｄ電極から成る外部接続用のボンディングパッ
    ドと、を具備する多層配線構造の半導体装置において、 少なくともボンディングワイヤが接続されるボンディン
    グパッドの下部において、前記スルーホールが前記１ｓ
    ｔ電極の線幅より拡張されていることを特徴とする、半
    導体装置。
  2. 【請求項２】請求項１記載の半導体装置において、 前記１ｓｔ電極が櫛歯状電極であることを特徴とする半
    導体装置。
JP2001297370A 2001-09-27 2001-09-27 半導体装置 Pending JP2003100766A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001297370A JP2003100766A (ja) 2001-09-27 2001-09-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001297370A JP2003100766A (ja) 2001-09-27 2001-09-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2003100766A true JP2003100766A (ja) 2003-04-04

Family

ID=19118461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001297370A Pending JP2003100766A (ja) 2001-09-27 2001-09-27 半導体装置

Country Status (1)

Country Link
JP (1) JP2003100766A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234840A (ja) * 2006-02-28 2007-09-13 Eudyna Devices Inc 半導体装置および電子装置並びにその製造方法
US7598521B2 (en) 2004-03-29 2009-10-06 Sanyo Electric Co., Ltd. Semiconductor device in which the emitter resistance is reduced
JP2013080841A (ja) * 2011-10-04 2013-05-02 Seiko Instruments Inc 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598521B2 (en) 2004-03-29 2009-10-06 Sanyo Electric Co., Ltd. Semiconductor device in which the emitter resistance is reduced
JP2007234840A (ja) * 2006-02-28 2007-09-13 Eudyna Devices Inc 半導体装置および電子装置並びにその製造方法
JP4750586B2 (ja) * 2006-02-28 2011-08-17 住友電工デバイス・イノベーション株式会社 半導体装置および電子装置並びにその製造方法
JP2013080841A (ja) * 2011-10-04 2013-05-02 Seiko Instruments Inc 半導体装置

Similar Documents

Publication Publication Date Title
JPH05109813A (ja) 半導体装置
US20030151149A1 (en) Semiconductor device
JPH05343468A (ja) 半導体装置
JP2003100766A (ja) 半導体装置
JP2004311832A (ja) 半導体装置
JP3211749B2 (ja) 半導体装置のボンディングパッド及びその製造方法
JP2001044414A (ja) 半導体装置
JP2003100756A (ja) 半導体装置
TW497232B (en) Semiconductor device and method of manufacturing the same
JP4646789B2 (ja) 半導体装置
JP2982182B2 (ja) 樹脂封止型半導体装置
JP3048707B2 (ja) 混成集積回路
JP4047572B2 (ja) 電力用半導体装置
JPH01262654A (ja) 半導体装置
TWI773443B (zh) 半導體結構及其製作方法
JP2944295B2 (ja) 半導体集積回路装置
JP2674169B2 (ja) 半導体集積回路装置
JP4454422B2 (ja) リードフレーム
JP2000243771A (ja) 半導体素子
JP2009064942A (ja) ボンディング用のパッド及び電子機器
JPS61147560A (ja) 半導体装置
JPH03270029A (ja) 半導体装置
JP2000124390A (ja) Ｉｃパッケージ
JPH01179434A (ja) 半導体集積回路装置
JPH0122989B2 (ja)

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226