JP2944295B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2944295B2 JP2944295B2 JP7543292A JP7543292A JP2944295B2 JP 2944295 B2 JP2944295 B2 JP 2944295B2 JP 7543292 A JP7543292 A JP 7543292A JP 7543292 A JP7543292 A JP 7543292A JP 2944295 B2 JP2944295 B2 JP 2944295B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal wiring
- wirings
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置、さ
らに詳しくいえば、多層配線の配線形状を考慮した半導
体集積回路装置に関する。
らに詳しくいえば、多層配線の配線形状を考慮した半導
体集積回路装置に関する。
【０００２】
【従来の技術】従来の半導体集積回路装置では電源電位
や接地電位供給のための電源系配線には配線抵抗や電流
密度を小さくするために数十μｍから数百μｍの幅の広
い金属配線を用いている。近年、半導体集積回路装置が
大容量化するに伴い、チップサイズは増大し、その増大
を抑えるために高密度化が要求され、多層配線プロセス
が導入された。これは従来の金属配線の上に絶縁膜を介
して別の金属配線を設けるプロセスである。
や接地電位供給のための電源系配線には配線抵抗や電流
密度を小さくするために数十μｍから数百μｍの幅の広
い金属配線を用いている。近年、半導体集積回路装置が
大容量化するに伴い、チップサイズは増大し、その増大
を抑えるために高密度化が要求され、多層配線プロセス
が導入された。これは従来の金属配線の上に絶縁膜を介
して別の金属配線を設けるプロセスである。
【０００３】これにより電源系配線などの太い配線では
第１層目の金属配線と第２層目の金属配線とを重ねる構
造にすることにより横方向の寸法を縮小し、チップサイ
ズを小さくすることができる。例えば、従来、１００μ
ｍ幅の配線を設けていた部分を５０μｍ幅の配線を２層
重ねることにより５０μｍ寸法を小さくすることができ
る。
第１層目の金属配線と第２層目の金属配線とを重ねる構
造にすることにより横方向の寸法を縮小し、チップサイ
ズを小さくすることができる。例えば、従来、１００μ
ｍ幅の配線を設けていた部分を５０μｍ幅の配線を２層
重ねることにより５０μｍ寸法を小さくすることができ
る。
【０００４】
【発明が解決しようとする課題】しかし、この従来の多
層配線構造を備えた半導体集積回路装置内の太い配線が
重なっている領域では、２つの金属配線層間にある絶縁
膜にクラックが発生しやすいという問題があった。図２
（ａ）にこの従来の多層配線構造の平面図を、図２
（ｂ）に図２（ａ）のＢ−Ｂ’断面図を示す。上層の金
属配線１１と下層の金属配線１２が絶縁膜１４を介して
重なっている。
層配線構造を備えた半導体集積回路装置内の太い配線が
重なっている領域では、２つの金属配線層間にある絶縁
膜にクラックが発生しやすいという問題があった。図２
（ａ）にこの従来の多層配線構造の平面図を、図２
（ｂ）に図２（ａ）のＢ−Ｂ’断面図を示す。上層の金
属配線１１と下層の金属配線１２が絶縁膜１４を介して
重なっている。
【０００５】このような多層配線構造を備えた半導体集
積回路装置において、周囲温度が上昇すると熱膨張率の
異なる金属配線と絶縁膜との界面に熱応力が働く。この
力は金属配線幅が大きくて金属配線と絶縁膜との接触面
積が大きいほど大きく、ついには絶縁膜にクラックが発
生する。このクラックの発生を防ぐには太い金属配線に
スリットを入れて複数の金属配線に分割することにより
一本当たりの配線幅を小さくして、絶縁膜との接触面積
を小さくすればよい。
積回路装置において、周囲温度が上昇すると熱膨張率の
異なる金属配線と絶縁膜との界面に熱応力が働く。この
力は金属配線幅が大きくて金属配線と絶縁膜との接触面
積が大きいほど大きく、ついには絶縁膜にクラックが発
生する。このクラックの発生を防ぐには太い金属配線に
スリットを入れて複数の金属配線に分割することにより
一本当たりの配線幅を小さくして、絶縁膜との接触面積
を小さくすればよい。
【０００６】図３（ａ）はこのようにしてスリットを入
れ分割した状態を示す多層配線構造を示す平面図、図３
（ｂ）は図３（ａ）のＣ−Ｃ’断面図である。図３にお
いては１００μｍ幅の金属配線にスリットを入れて２０
μｍ幅程度の５本の配線２１ａ〜２１ｅ，２２ａ〜２２
ｅに分割して層間絶縁膜との接触面積を小さくしてい
る。ところが、このような配線構造にした場合、特定の
配線に電流が集中する場合がある。例えば、図４に示す
ように配線が途中から分岐する場合、分岐する配線２１
ｅのみ流れる電流が増大し、電位降下や浮き上がりなど
が発生して動作特性の悪化をもたらす。
れ分割した状態を示す多層配線構造を示す平面図、図３
（ｂ）は図３（ａ）のＣ−Ｃ’断面図である。図３にお
いては１００μｍ幅の金属配線にスリットを入れて２０
μｍ幅程度の５本の配線２１ａ〜２１ｅ，２２ａ〜２２
ｅに分割して層間絶縁膜との接触面積を小さくしてい
る。ところが、このような配線構造にした場合、特定の
配線に電流が集中する場合がある。例えば、図４に示す
ように配線が途中から分岐する場合、分岐する配線２１
ｅのみ流れる電流が増大し、電位降下や浮き上がりなど
が発生して動作特性の悪化をもたらす。
【０００７】これを防止するために図５に示すように分
割した配線を分岐点近傍で接続する構成が考えられる。
しかしながら、その部分だけ、絶縁膜との接触面積が増
大し、クラックが発生し易くなる。さらにこのような構
造では、分岐点が多い場合にはその都度分割した配線を
接続することになるので、配線を分割した効果が殆ど失
われるという可能性がある。本発明は上記考察に鑑みな
したもので、その目的は配線抵抗の増大を最少限に抑え
ながら層間絶縁膜にクラックが発生することを防止し特
定の配線に電流が集中することがないようにした半導体
集積回路装置を提供することにある。
割した配線を分岐点近傍で接続する構成が考えられる。
しかしながら、その部分だけ、絶縁膜との接触面積が増
大し、クラックが発生し易くなる。さらにこのような構
造では、分岐点が多い場合にはその都度分割した配線を
接続することになるので、配線を分割した効果が殆ど失
われるという可能性がある。本発明は上記考察に鑑みな
したもので、その目的は配線抵抗の増大を最少限に抑え
ながら層間絶縁膜にクラックが発生することを防止し特
定の配線に電流が集中することがないようにした半導体
集積回路装置を提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に本発明による半導体集積回路装置は、半導体基盤上の
第１の金属配線と第２の金属配線とを絶縁膜を挟んで重
ねて形成するとともに前記第１および第２の金属配線そ
れぞれに電流が流れる方向にスリットを入れて複数の配
線に分割している半導体集積回路装置において、前記第
１の金属配線のスリットと前記第２の金属配線のスリッ
トの、前記絶縁膜を挟んで形成される位置が互いに一致
しないようにずらして形成するとともに前記第１の金属
配線の分割された配線が前記第２の金属配線の分割され
た配線のうち、互いに隣接する２本の金属配線に接続さ
れるように構成されている。前記第１の金属配線の分割
された配線と第２の金属配線の分割された配線との接続
は複数の接続孔によって行うように構成されている。ま
た、本願発明の半導体集積回路装置は、絶縁膜を挟んで
第１の金属配線と第２の金属配線が重ねて形成され、こ
れら２つの配線それぞれに互いに位置が重ならないよう
に配線幅を小さくする方向にスリットを入れて複数の配
線に分割するとともに分割された前記第１の金属配線と
第２の金属配線が多数の接続孔を介して接続されてい
る。
に本発明による半導体集積回路装置は、半導体基盤上の
第１の金属配線と第２の金属配線とを絶縁膜を挟んで重
ねて形成するとともに前記第１および第２の金属配線そ
れぞれに電流が流れる方向にスリットを入れて複数の配
線に分割している半導体集積回路装置において、前記第
１の金属配線のスリットと前記第２の金属配線のスリッ
トの、前記絶縁膜を挟んで形成される位置が互いに一致
しないようにずらして形成するとともに前記第１の金属
配線の分割された配線が前記第２の金属配線の分割され
た配線のうち、互いに隣接する２本の金属配線に接続さ
れるように構成されている。前記第１の金属配線の分割
された配線と第２の金属配線の分割された配線との接続
は複数の接続孔によって行うように構成されている。ま
た、本願発明の半導体集積回路装置は、絶縁膜を挟んで
第１の金属配線と第２の金属配線が重ねて形成され、こ
れら２つの配線それぞれに互いに位置が重ならないよう
に配線幅を小さくする方向にスリットを入れて複数の配
線に分割するとともに分割された前記第１の金属配線と
第２の金属配線が多数の接続孔を介して接続されてい
る。
【０００９】
【実施例】以下、図面を参照して本発明をさらに詳しく
説明する。図１（ａ）は本発明による半導体集積回路装
置の実施例を示す平面図、同図（ｂ）は（ａ）のＡ−Ａ
断面図である。幅１００μｍの太い配線に２〜３μｍ幅
のスリットを入れてある。これにより１７〜１８μｍ幅
の配線に分割されている。金属配線１，２と絶縁膜４と
の接触面積が小さくなり、クラックの発生が防止され
る。
説明する。図１（ａ）は本発明による半導体集積回路装
置の実施例を示す平面図、同図（ｂ）は（ａ）のＡ−Ａ
断面図である。幅１００μｍの太い配線に２〜３μｍ幅
のスリットを入れてある。これにより１７〜１８μｍ幅
の配線に分割されている。金属配線１，２と絶縁膜４と
の接触面積が小さくなり、クラックの発生が防止され
る。
【００１０】上層の金属配線１のスリットと下層の金属
配線２のスリットは互いに重ならないようなずれた位置
に形成してある。そして、上層の金属配線１と下層の金
属配線２をコンタクト孔３により接続して分割した全て
の金属配線を接続した構成としてある。このような構成
にしておけば、配線が途中で分岐しているような構造で
も電流は常に分割した配線すべてに分散されるため、電
位降下や浮き上がりによる動作特性の悪化を防止するこ
とができる。
配線２のスリットは互いに重ならないようなずれた位置
に形成してある。そして、上層の金属配線１と下層の金
属配線２をコンタクト孔３により接続して分割した全て
の金属配線を接続した構成としてある。このような構成
にしておけば、配線が途中で分岐しているような構造で
も電流は常に分割した配線すべてに分散されるため、電
位降下や浮き上がりによる動作特性の悪化を防止するこ
とができる。
【００１１】
【発明の効果】以上、説明したように本発明は半導体基
盤上の第１の金属配線と第２の金属配線とを絶縁膜を介
して重ねて形成するとともに第１および第２の金属配線
にスリットを入れて複数の配線に分割してなり、第１の
金属配線のスリットと第２の金属配線のスリットの位置
は一致しないようにずらして形成するとともに第１の金
属配線の分割された配線が第２の金属配線の分割された
配線のうち、互いに隣接する２本の金属配線に接続され
るように構成することにより、配線抵抗の増大を最少限
に抑えながら層間絶縁膜にクラックが発生することを防
止するとともに特定の配線に電流が集中しないので、半
導体集積回路装置の動作の悪化を防止できるという効果
がある。
盤上の第１の金属配線と第２の金属配線とを絶縁膜を介
して重ねて形成するとともに第１および第２の金属配線
にスリットを入れて複数の配線に分割してなり、第１の
金属配線のスリットと第２の金属配線のスリットの位置
は一致しないようにずらして形成するとともに第１の金
属配線の分割された配線が第２の金属配線の分割された
配線のうち、互いに隣接する２本の金属配線に接続され
るように構成することにより、配線抵抗の増大を最少限
に抑えながら層間絶縁膜にクラックが発生することを防
止するとともに特定の配線に電流が集中しないので、半
導体集積回路装置の動作の悪化を防止できるという効果
がある。
【図１】（ａ）は本発明による半導体集積回路装置の実
施例を示す平面図、（ｂ）は（ａ）のＡ−Ａ’断面図で
ある。
施例を示す平面図、（ｂ）は（ａ）のＡ−Ａ’断面図で
ある。
【図２】（ａ）は従来の半導体集積回路装置における金
属配線構造を示す平面図、（ｂ）は（ａ）のＢ−Ｂ’断
面図である。
属配線構造を示す平面図、（ｂ）は（ａ）のＢ−Ｂ’断
面図である。
【図３】（ａ）は従来の半導体集積回路装置における他
の金属配線構造を示す平面図、（ｂ）は（ａ）のＣ−
Ｃ’断面図である。
の金属配線構造を示す平面図、（ｂ）は（ａ）のＣ−
Ｃ’断面図である。
【図４】図３における金属配線の形状を示す平面図であ
る。
る。
【図５】図３における金属配線の他の形状を示す平面図
である。
である。
１，１ａ〜１ｅ，１１，２１，２１ａ〜２１ｅ，３１ａ
〜３１ｅ…上層金属配線 ２，２ａ〜２ｅ，１２，２２…下層金属配線 ３…コンタクト孔 ４，１４，２４…絶縁膜
〜３１ｅ…上層金属配線 ２，２ａ〜２ｅ，１２，２２…下層金属配線 ３…コンタクト孔 ４，１４，２４…絶縁膜
Claims (3)
- 【請求項１】 半導体基盤上の第１の金属配線と第２の
金属配線とを絶縁膜を挟んで重ねて形成するとともに前
記第１および第２の金属配線それぞれに電流が流れる方
向にスリットを入れて複数の配線に分割している半導体
集積回路装置において、前記第１の金属配線のスリット
と前記第２の金属配線のスリットの、前記絶縁膜を挟ん
で形成される位置が互いに一致しないようにずらして形
成するとともに前記第１の金属配線の分割された配線が
前記第２の金属配線の分割された配線のうち、互いに隣
接する２本の金属配線に接続されるように構成したこと
を特徴とする半導体集積回路装置。 - 【請求項２】 前記第１の金属配線の分割された配線と
第２の金属配線の分割された配線との接続は複数の接続
孔によって行うことを特徴とする請求項１記載の半導体
集積回路装置。 - 【請求項３】 絶縁膜を挟んで第１の金属配線と第２の
金属配線が重ねて形成され、これら２つの配線それぞれ
に互いに位置が重ならないように配線幅を小さくする方
向にスリットを入れて複数の配線に分割するとともに分
割された前記第１の金属配線と第２の金属配線が多数の
接続孔を介して接続されていることを特徴とする半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7543292A JP2944295B2 (ja) | 1992-02-26 | 1992-02-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7543292A JP2944295B2 (ja) | 1992-02-26 | 1992-02-26 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243216A JPH05243216A (ja) | 1993-09-21 |
| JP2944295B2 true JP2944295B2 (ja) | 1999-08-30 |
Family
ID=13576061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7543292A Expired - Lifetime JP2944295B2 (ja) | 1992-02-26 | 1992-02-26 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944295B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3199012B2 (ja) * | 1998-01-26 | 2001-08-13 | 日本電気株式会社 | 半導体装置の評価方法 |
| JP4641396B2 (ja) * | 2004-09-02 | 2011-03-02 | Ｏｋｉセミコンダクタ株式会社 | 薄膜コンデンサとその製造方法 |
-
1992
- 1992-02-26 JP JP7543292A patent/JP2944295B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05243216A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4449824B2 (ja) | 半導体装置およびその実装構造 | |
| US5132878A (en) | Customizable circuitry | |
| US6262488B1 (en) | Semiconductor memory module having double-sided memory chip layout | |
| JP3179800B2 (ja) | 半導体集積回路装置 | |
| JP2008527710A (ja) | 信号導電効率を上げながら配線パッド用構造支持体を実現する方法及び装置 | |
| JPH05109813A (ja) | 半導体装置 | |
| US4467345A (en) | Semiconductor integrated circuit device | |
| JPH0362934A (ja) | 集積回路パツケージ | |
| US20170154849A1 (en) | Semiconductor device comprising power elements in juxtaposition order | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JP2944295B2 (ja) | 半導体集積回路装置 | |
| JPH0576174B2 (ja) | ||
| US6444919B1 (en) | Thin film wiring scheme utilizing inter-chip site surface wiring | |
| JP5033682B2 (ja) | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 | |
| JP2002270643A (ja) | 半導体チップ及び半導体装置 | |
| JPH06216526A (ja) | 薄膜多層配線基板 | |
| JP3353397B2 (ja) | 半導体集積回路 | |
| JP2822996B2 (ja) | 半導体装置 | |
| JP2003100766A (ja) | 半導体装置 | |
| JPS6180836A (ja) | 多層配線を有する半導体装置 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2778235B2 (ja) | 半導体装置 | |
| JPS6043845A (ja) | 多層配線部材の製造方法 | |
| JPH04111324A (ja) | 半導体装置 | |
| JPH03196631A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990601 |