JP3199012B2

JP3199012B2 - 半導体装置の評価方法

Info

Publication number: JP3199012B2
Application number: JP01233398A
Authority: JP
Inventors: 亨関口
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-01-26
Filing date: 1998-01-26
Publication date: 2001-08-13
Anticipated expiration: 2018-01-26
Also published as: JPH11214508A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層配線化された
半導体装置を評価する方法に関し、特に、上層の配線に
よって隠された下層の配線や素子の観察、解析、修正
を、装置の電気的な機能を損なうことなく容易に行うこ
とができる技術を提供するものである。

【０００２】

【従来の技術】近年、半導体装置の大規模化、高集積化
に伴い、半導体装置に形成される金属配線の多層化が進
展しており、例えば５層配線の半導体装置が実用化され
つつある。従来、このような多層配線化された半導体装
置の配線構造としては、下層の配線層の上に絶縁膜を形
成し、その絶縁膜に開口したスルーホールを介して、絶
縁膜を挟む上下の配線を接続する構造が一般的である。
しかしながら、多層配線においては各配線層間の断線あ
るいは短絡がないことという当然の条件に加えて、配線
密度が高いことや信頼性が高いことなどが重要であり、
そのために様々な配線構造が研究、開発されている。

【０００３】そのような、従来のスルーホールを用いる
配線構造とは異なる配線構造の一つに、絶縁膜中に溝を
設けその溝の中に上層の配線を埋め込むことによって、
スルーホールを不要にした配線構造が有る。例えば、特
開平５−２３５１７２号公報は、多層配線構造を有する
半導体装置において、層間絶縁膜に溝を形成した後、こ
の溝内にのみＣＶＤ法により金属膜を埋め込み、配線層
を形成する技術を開示している。上記公報記載の半導体
装置の製造方法では、層間絶縁膜の溝内に金属配線を形
成した後、その金属配線の上に、スパッタ法あるいはＣ
ＶＤ法で金属膜を形成し、所望のパターンにエッチング
することによって上層配線を形成する。こうして出来上
がった半導体装置においては、上層配線と下層配線との
間にはスルーホールがなく、下層配線が上層配線の下面
に張り付くように形成されることになる。

【０００４】また、特開平６−１５１４２２号公報は、
多層配線構造を有する半導体装置において、層間絶縁膜
に溝を形成した後、スパッタ法により金属膜を半導体基
板全面に被着させ、溝以外の場所に被着した金属膜をフ
ォトリソグラフィー技術やエッチング技術により除去し
た後、エキシマレーザを半導体基板全面に照射すること
により溝内の金属を溶融させ、溝内に金属配線を埋没さ
せる配線方法を開示している。こうしてでき上がった半
導体装置においても、上層配線と下層配線との間にはス
ルーホールがなく、下層配線が上層配線の下面に張り付
くように形成されることになる。

【０００５】

【発明が解決しようとする課題】上述したように、多層
配線化の高度化に伴って、接続の信頼性を確保しつつ配
線を高密度化させるために、上記公報記載のようなスル
ーホールを用いない配線構造が提案されている。しか
し、上記公報記載の配線構造は、一方で、接続の信頼性
向上に欠かせない故障個所の特定、観察、故障解析ある
いは配線の部分的加工などを著しく困難にさせるという
副作用を伴うものである。以下に、その説明を行う。

【０００６】近年の多層配線構造の半導体装置において
は、最上層配線は、主に電源配線やグランド配線として
用いられる。それら最上層に配置された電源配線、グラ
ンド配線は、下層部分に作り込まれた多数の回路に電力
を分配、供給する役割を持っていることから、配線幅が
広くなっている。幅の狭い配線に大電流が流れると、流
れる電子が衝突し配線材料であるアルミニウムの原子が
移動するというエレクトロマイグレーションが発生し、
ついには配線が断線してしまうことは良く知られてい
る。大電流が流れる上層の電源配線、グランド配線の配
線幅を広くする理由の一つに、上述のエレクトロマイグ
レーションによる断線の防止がある。しかもその幅広の
電源配線やグランド配線は、チップの全面に敷き詰めら
れるようになってきている。電源配線やグランド配線
は、チップ全体に亙って多数作り込まれている個々の回
路に電力を安定して供給しなければならない上に、半導
体装置の高速化に伴い、それら個々の回路の消費電力が
大きくなっているからである。上層配線の幅を広くしと
きには全面に敷き詰めるようにレイアウトする多層配線
技術の採用に伴い、近年の半導体装置においては、上層
配線によって覆い隠される下層の配線や素子の領域が急
増してきている。

【０００７】一方、半導体装置の故障個所特定技術に関
して言えば、その一つに、可視光や赤外光の検出技術を
応用した特定方法がある。これらの技術は、酸化膜のピ
ンホール箇所、ゲート電位の不定による貫通電流発生箇
所或いはラッチアップ発生箇所等から発せられる可視光
や、ジュール熱が生じているショート箇所から発する赤
外光を検出し、それらの発光像や赤外光像を配線パター
ン像に重ね合わせることにより、容易に不具合個所を特
定することができる技術である。テスターによる電気的
な解析では特定することができないリーク箇所や発熱箇
所を、１回のチップ全体観察で特定することが可能な発
光／赤外光解析技術は、大規模化、高集積化、複雑化し
てきている今日の半導体装置にとって、非常に有効な故
障解析技術となっている。

【０００８】また、半導体装置の配線修正技術として、
イオンビームによるエッチングを利用した加工技術（Ｆ
ＩＢ：ＦｏｃｕｓｅｄＩｏｎＢｅａｍ：集束イオン
ビーム）がある。真空中でイオンビームを照射すること
により、金属配線を切断することができる。加えて、タ
ングステンガスを吹き付けながらイオンビームを照射す
ることにより、逆にタングステン配線を形成することが
できる。これらの切断加工と配線形成加工を行うことに
より、設計不良箇所のパターン修正が可能となる。複雑
化してきている近年の半導体装置の開発においては、設
計不良を当初からゼロにすることは困難であり、ＦＩＢ
によるパターン修正で設計不良の改善を確認しながら開
発を進めていくやり方が、よく行われている。このＦＩ
Ｂによる配線修正加工技術も、今日の半導体装置の開発
において必要不可欠な技術となっている。

【０００９】しかしながら、今日の半導体装置は、前述
したように、多層配線化が進展しており、上層配線によ
って覆い隠される下層の配線や素子の領域が急増してい
る。下層に可視光や赤外光を発する不具合箇所があって
も、その上部に上層配線があると、可視光や赤外光は遮
られて検出不能となる。そのため、上層配線に覆い隠さ
れる下層の領域が増えれば増えるほど、可視光／赤外光
解析技術が活用しにくくなる。同様に、上層配線に覆い
隠れた下層の配線に対してＦＩＢによるパターン修正を
行う場合にも、修正個所の位置決め困難、上層配線とタ
ングステン配線との短絡といった問題が生じるため、上
層配線に覆い隠される下層領域が増えれば増えるほど、
ＦＩＢの活用が困難となる。

【００１０】ここで、上述の公報記載の配線構造で、上
層の配線が下層の配線や回路領域を覆い隠す場合を考え
る。この場合には、上記した理由により、可視光／赤外
光を用いた故障解析ができない。一方、上層配線を削り
取って下層の配線や回路領域を露出させることによって
故障解析は可能となるが、上記公報記載の配線構造で
は、上層配線を完全に削り取ってしまうと半導体装置の
電気的動作が損なわれてしまう。上層配線の代替となる
下層配線や探針用パッドが設けられていないからであ
る。上層配線を完全には削り取らないように厚さ方向の
途中まで取り去った場合には、上層配線の幅は削り取る
前と変わらないので、下層の配線や回路領域が上層配線
によって覆い隠されている状態は依然として変わらな
い。従って、上記公報記載の配線構造を適用した半導体
装置では、上層配線が下層の配線や回路領域を覆う構造
の半導体装置で生じる故障解析、配線修正加工における
問題を回避することができない。

【００１１】従って本発明は、上層配線が下層の配線や
回路領域を覆う構造であっても、可視光／赤外光による
故障解析及び配線修正加工が可能な配線構造を提供する
ことを目的とするものである。

【００１２】

【課題を解決するための手段】本発明の半導体装置の評
価方法は、その主配線と同電位で主配線より幅が狭く主
配線の下に隠れている配線であって、下層の配線又は素
子と電気的に接続している副配線とを備える多層配線構
造の半導体装置を評価の対象とし、評価対象の半導体装
置に対し、上方から前記主配線までを副配線を残して除
去し、外部端子に通電して前記残した副配線を介して回
路を動作させるに足る電力及び電気信号を供給しつつ、
上層の配線に隠された下層の配線及び素子を観察し、解
析し又は修正することを特徴とすることを特徴とする。

【００１３】本発明の対象になる半導体装置は、幅の広
い上層配線の下面に張り付くように作り込まれ或いは、
幅の広い上層配線より下の配線層に形成された幅の狭い
配線であって、幅広の配線が除去されても半導体装置の
電気的動作を維持する接続になっている幅の狭い配線を
有している。又、電源供給、接地、信号入出力、探針を
目的とする探針パッドを備えている。本発明によれば、
後述する配線除去技術を用いて幅の広い上層配線を除去
しても、幅の狭い配線が接続されていること及びパッド
を利用して電源供給、信号入力を補うことにより、半導
体装置の電気的動作を維持したまま下層部分の解析、修
正が可能である。

【００１４】

【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。始めに、チップに作り込
まれた金属配線を、局部的あるいは全面的に除去する方
法について説明する。以下に述べる実施の形態では、チ
ップ上の配線を局部的にあるいは全面的に取り除くこと
が行われるからである。金属配線除去方法の第１は、Ｆ
ＩＢを用いる方法である。ＦＩＢは、半導体装置の配線
修正、故障解析をはじめとする幅広い用途で活用されて
いる技術である。真空中でＧａイオンを照射することに
よって、被加工物の局所的領域（〜１５μｍ□）を精度
良く除去することが可能である。このＦＩＢは、広い範
囲の加工に用いるよりは、微細な加工に利用すると有効
である。

【００１５】第２に、ガスアシストＦＩＢと呼ばれる方
法がある。この技術は、被加工物の材質に合わせて選択
されたガスの雰囲気中で被加工物にＧａイオンを照射す
ることにより、対象とする被加工物の加工を促進し、短
時間の局所的加工を可能にする。一例として、被加工物
がアルミニウム配線の場合には、塩素、臭素、ヨウ素等
が選択される。保護膜や層間膜の加工には、ＸｅＦ₂等
のハロゲン系ガスが選択される。ガスアシストを用いな
いＦＩＢに比べ、広い範囲の配線や絶縁膜の加工を短時
間で行うことができるという利点を持つ。

【００１６】第３に、エキシマレーザを用いる局所的除
方法がある。エキシマレーザは、半導体装置の加工に従
来用いられてきたＹＡＧレーザ（発振波長：１０６０ｎ
ｍ）に比べ、発振波長が短く（励起ガスにＫｒＦを用い
た場合は２４８ｎｍ、ＡｒＦを用いた場合は１９３ｎ
ｍ）被加工物の表層部における吸収率が高いので、周辺
部に熱影響を残さずに精度の良い局所的加工（〜５０μ
ｍ□）が可能である。。エキシマレーザのパワーをさら
に高めることにより加工領域を２００μｍ□程度にまで
拡げることが、試行されている。

【００１７】第４に、薬品を用いた加工方法がある。エ
キシマレーザによって必要な部分だけ保護膜を除去して
アルミニウム配線を露出させ、薬品に浸して、必要な部
分だけのアルミニウム配線を除去する方法や、ＲＩＥ
（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ：反応性イ
オンエッチング）によってチップ全面の保護膜を除去し
た後、薬品に浸して、チップ全面のアルミニウム配線を
同時に除去する方法がある。アルミニウム配線除去に用
いる薬品としては、ＰＨＣ（リン酸、硝酸、氷酢酸の混
酸）などが挙げられる。

【００１８】第５に、研磨剤を用いた研磨による除去方
法がある。微粒子を含む研磨剤をつけたバフ面にチップ
のおもて面を接しさせ、研磨することにより、保護膜や
上層の配線層などを除去する。又、棒の先にバフをつけ
チップ面を擦ることにより、保護膜や上層の配線層を除
去することも行われる。

【００１９】本発明の実施の形態においては、上記の色
々な方法を単独で或いは組み合わせて用いて、チップ上
の配線を除去することが行われる。

【００２０】以下に、本発明のいくつかの実施の形態に
ついて述べる。図１（ａ）は、本発明の第１の実施の形
態に用いた半導体装置の配線構造の断面を模式的に示
す、斜視断面図である。図１（ａ）を参照すると、最上
層配線１は、幅の広い配線２とその下面に貼り付いてい
る幅の狭い配線３とからなる。最上層配線１とその下層
にある下層配線５とは、上層配線の狭い配線３の部分と
広い配線２の部分のそれぞれで、スルーホール４Ａ，４
Ｂを介して接続されている。図１（ｂ）は、図１（ａ）
中の最上層配線の幅の広い配線２を除去した後の状態を
示す図である。

【００２１】いま最上層配線１を電源配線であるとして
説明すると、電力は、最上層配線１から２個のスルーホ
ール４Ａ，４Ｂを介して、下層配線５に供給される。最
上層配線１における幅の狭い配線３は、幅の広い配線２
の下面に張り付くように作り込まれている。ここで、最
上層配線１を幅の広い配線２が無くなるまで上方から徐
々に除去していくと、図１（ｂ）に示すように、上層配
線と下層配線５とは、幅の狭い配線３の部分だけでスル
ーホール４Ａを介して接続されるようになる。電力は、
幅の狭い配線３からただ１個のスルーホール４Ａを介し
て、下層配線５に供給される。上層配線の広い配線２を
除去するには、上述した技術を用いる。上層配線１の幅
の狭い配線３は、図１（ｃ）に断面形状を示す構造のも
のであってもよい。図１（ｃ）を参照すると、幅の広い
配線２の下面に第１番目の狭い配線３１が張り付くよう
に作り込まれており、その第１番目の狭い配線３１の下
面には、さらに幅の狭い第２番目の狭い配線３２が張り
付くように作り込まれている。最上層配線が図１（ｃ）
に示す構造のものである場合は、最上層配線に隠れた下
層の部分を解析したり修正したりするときに、解析や修
正の対象となる下層の領域が広い配線２の除去だけで露
出する場合には、幅広の配線２だけを除去する。第１番
目の狭い配線３１まで除去しないと解析対象が露出しな
い場合は、第１番目の狭い配線３１まで除去する。尚、
図１（ｃ）は、幅の広い配線２，幅の狭い配線３１，３
２が左右対称の場合を示しているが、必ずしもこれにか
ぎられるものではない。狭い配線３１，３２が右、左の
どちらかに寄った、非対称な構造であっても、勿論良
い。

【００２２】図２（ａ）は、図１（ａ）に示す構造の配
線を適用した半導体装置の平面図であって、下層の回路
領域が最上層配線により覆い隠されている状態を示す。
図２（ｂ）は、図２（ａ）中のＸ１−ｘ１切断線におけ
る断面図を示す。図２（ｃ）は、図２（ａ）中の最上層
配線を除去した後の状態を示す。図２（ａ）を参照し
て、３列の最上層配線１Ａ，１Ｇ，１Ｂはそれぞれ、電
源配線、グランド配線、電源配線である。下層には２つ
の回路領域６Ａ，６Ｂが配置されている。下層にある回
路領域６Ａ中の回路は、電源配線１Ａから電力を供給さ
れ、グランド配線１Ｇによって接地されている。回路領
域６Ｂ中の回路は、電源配線１Ｂから電力を供給され、
グランド配線１Ｇにより接地されている。最上層配線１
Ａ，１Ｇ，１Ｂはそれぞれ、図２（ｂ）に示すように、
幅の広い配線２Ａ，２Ｇ，２Ｂと、幅の狭い配線３Ａ，
３Ｇ，３Ｂとからなっている。それぞれの広い配線２
Ａ，２Ｇ，２Ｂの下面には、幅の狭い配線３Ａ，３Ｇ，
３Ｂが張り付くように設けられている。スルーホール４
は、幅の狭い配線３Ａ，３Ｇ，３Ｂの部分に設けられて
おり、上層配線１Ａ，１Ｇ，１Ｂはそれぞれ、スルーホ
ール４を介して、下層の回路領域６Ａ，６Ｂと接続され
ている。

【００２３】図２（ｃ）を参照して、最上層配線の幅広
の配線部分を除去したことにより、下層の回路領域６
Ａ、回路領域６Ｂの大部分が露出している。３つの狭い
配線３Ａ，３Ｇ，３Ｂはそれぞれ、電源配線、グランド
配線、電源配線である。回路領域６Ａ中の回路は、狭い
電源配線３Ａによって電力を供給され、狭いグランド配
線３Ｇによって接地される。回路領域６Ｂの回路は、狭
い電源配線３Ｂによって電力を供給され、狭いグランド
配線３Ｇによって接地される。上層の幅の広い配線２
Ａ，２Ｇ，２Ｂを除去しても、回路領域６Ａ，６Ｂ中の
回路には幅の狭い配線３Ａ，３Ｇ，３Ｂによって、除去
前と同じく電源電圧とグランド電位が供給されているの
で、回路の電気的動作は支障なく行われる。以上のよう
にして、電気的動作が可能な状態で下層の配線や素子を
露出させたら、その下層部の観察、解析、修正を行う。
上記幅の狭い配線３Ａ，３Ｇ，３Ｂの配線幅と厚さと
は、半導体装置の不良解析が行える程度の短い通電期間
だけエレクトロマイグレーションによる断線が生じない
ようにするのに必要な、最低限の幅と厚さで良い。

【００２４】次に、第２の実施の形態について説明す
る。図３（ａ）は、本発明の第２の実施の形態に用いた
半導体装置の平面図であって、最上層配線によって下層
の回路領域が覆い隠されている状態を示す。図３（ａ）
を参照して、最上層配線１Ｇの下面に、幅の狭い配線３
Ｇに加えて、探針用パッド７Ａが作り込まれている点が
第１の実施の形態と異なっている。図３（ｂ）は、図３
（ａ）中のＸ２−ｘ２切断線における断面図を示す。図
３（ｃ）は、図３（ａ）の最上層配線を除去した後の状
態を示す。図３（ｂ）を参照すると、幅の広いグランド
配線２Ｇの下面に探針用パッド７Ａが張り付くように形
成されている。パッド７Ａの部分にはスルーホール４が
形成されて、下層の回路領域６Ａ，６Ｂとパッド７Ａと
が接続されている。この実施の形態において最上層配線
を除去すると、図３（ｃ）に示すように、下層の回路領
域６Ａ，６Ｂの大部分が露出する。回路領域６Ａ，６Ｂ
の上には、幅の狭い電源配線３Ａ、幅の狭いグランド配
線３Ｇ、幅の狭い電源配線３Ｂと、探針用パッド７Ａと
が残る。回路領域６Ａ，６Ｂ中の回路には、幅の狭い電
源配線３Ａ、グランド配線３Ｇ、電源配線３Ｂから及
び、パッド７Ａに接触させた探針から電力が供給され
る。

【００２５】次に、第３の実施の形態を説明する。図４
（ａ）は、本発明の第３の実施の形態に用いた半導体装
置の平面図であって、最上層配線によって下層の回路領
域が覆い隠されている状態を示している。図４（ａ）を
参照して、第２の実施の形態におけると同じ構造の探針
用パッド７Ａに加えて、二つの最上層配線１Ａ，１Ｂの
下面に、下層の回路から引き上げられた探針用パッド７
Ｂが作り込まれている点が、第２の実施の形態と異なっ
ている。図４（ｂ）は、図４（ａ）中のＸ３−ｘ３切断
線における断面図を示す。図４（ｃ）は、図４（ａ）中
の最上層配線を除去した後の状態を示している。図４
（ｂ）を参照して、幅の広いグランド配線２Ｇの下面
に、探針用パッド７Ａが張り付くように作り込まれてい
る。一方、幅の広い二つの電源配線２Ａ，２Ｂの下に
は、下層の回路から引き上げられた探針用パッド７Ｂ
が、それぞれ電源配線２Ａ，２Ｂに接触しないように間
隔を保って作り込まれている。二種類の探針用パッド７
Ａ，７Ｂのそれぞれの下にはスルーホール４が形成さ
れ、パッド７Ａ，７Ｂはそのスルーホール４を介して下
層の回路領域６Ａ、６Ｂに接続している。

【００２６】本実施の形態では、最上層配線の幅広の配
線２Ａ，２Ｇ，２Ｂを下層から引き上げられた探針用パ
ッド７Ｂが露出するまで削ると、図４（ｃ）に示すよう
に、下層の二つの回路領域６Ａ，６Ｂの大部分が露出す
る。回路領域６Ａ，６Ｂの上には、最上層配線のうちの
幅の狭い電源配線３Ａ、グランド配線３Ｇ，電源配線３
Ｂと、探針用パッド７Ａと、下層の回路から引き上げら
れた探針用パッド７Ｂとが残る。回路領域６Ａ，６Ｂ中
の回路には、狭い電源配線３Ａ，３Ｂと、狭いグランド
配線３Ｇと、二種類の探針用７Ａ，７Ｂに接触させた探
針とから電力の供給や信号入力が行われる。

【００２７】これまでの実施の形態は、最上層の配線が
幅の広い配線とその下面に張り付いた幅の狭い配線とか
らなっている例であるが、以下に述べる第４の実施の形
態のように、最上層より下の配線層が幅の広い配線と幅
の狭い配線とで構成されている場合でも、半導体装置と
しての所定の動作あるいは故障解析に必要な程度の部分
的動作を行わせ得るようにしたまま配線の除去を行い、
下層部分を露出させることが可能である。図５（ａ）
は、第４の実施の形態に用いた半導体装置の配線の断面
を模式的に示す斜視断面図である。図５（ａ）を参照す
ると、最上層配線層１０は非常に広い平板状の配線で、
下層の配線層を覆い尽くしている。最上層配線１０の一
つ下の配線層に、幅の広い配線２とその下面に張り付い
た幅の狭い配線層３とからなる配線が作り込まれてい
る。

【００２８】本実施の形態においては、図５（ｂ）に示
すように、最上層配線１０を部分的に除去した後、除去
した部分に現れた幅の広い配線２の部分を除去すると、
幅の狭い配線３だけが残り、狭い配線３の周辺の下層部
分が露出する。最上層配線１０が部分的に除去されただ
けであるうえに、幅の狭い配線３と下層配線５との接続
はスルーホール４Ａを介して確保されているので、回路
の電気的動作は保証されている。

【００２９】次に、本発明の第５の実施の形態につい
て、説明する。図６（ａ）は、第５の実施の形態に用い
た半導体装置の配線の断面を模式的に示す斜視断面図で
ある。図６（ａ）を参照して、最上層配線１０と、その
下に離れて形成された幅の狭い配線３０と、さらにその
下の下層配線５とが、スルーホール４Ａ，４Ｂを介し
て、互いに上下に接続されている。最上層配線１０が電
源配線であるとして説明すると、電力は、最上層配線１
０から２箇所のスルーホール４Ａ，４Ｂを介して、下層
配線５に供給される。図６（ｂ）に、最上層配線１０を
除去した後の状態を示す。図６（ｂ）を参照して、幅の
狭い配線３０がその下のスルーホール４Ａを介して下層
配線５に接続されているので、最上層配線１０を除去し
ても回路の電気的動作は保証されている。

【００３０】図７（ａ）は、図６（ａ）に示す構造の配
線を適用した半導体装置の平面図であって、三つの幅の
狭い配線３０Ａ，３０Ｇ，３０Ｂの上層に幅の広い最上
層配線１０Ａ，１０Ｇ，１０Ｂが配置され、下層のほぼ
全域が三つの最上層配線によって覆い隠されている状態
を示す。図７（ｂ）は、図７（ａ）中のＸ４−ｘ４切断
線における断面図を示す。図７（ｃ）は、図７（ａ）中
の最上層配線を除去した後の状態を示す。図７（ｂ）を
参照して、最上層配線１０Ａ，１０Ｇ，１０Ｂのすぐ下
の配線層に幅の狭い配線３０Ａ，３０Ｇ，３０Ｂが、そ
れぞれ最上層配線から離れて形成されている。最上層配
線と幅の狭い配線とは、スルーホール４０を介して接続
されている。また、幅の狭い配線３０Ａ，３０Ｇ，３０
Ｂと下層の回路領域６Ａ，６Ｂも、スルーホール４１に
よって接続されている。上記幅の狭い配線３０Ａ，３０
Ｇ，３０Ｂはそれぞれ、最上層配線１０Ａ，１０Ｇ，１
０Ｂの代替として機能する。

【００３１】本実施の形態において最上層配線１０Ａ，
１０Ｇ，１０Ｂを除去すると、図７（ｃ）に示すよう
に、下層の回路領域６Ａ，６Ｂの大部分が露出する。回
路領域６Ａ，６Ｂには幅の狭い電源３０Ａ，３０Ｂ及び
グランド配線３０Ｇが残る。回路領域６Ａ，６Ｂ中の回
路には、幅の狭い電源配線３０Ａ，３０Ｂ及びグランド
配線３０Ｇによって電力が供給される。このように、第
１の実施の形態とは異なって、幅の狭い配線３０Ａ，３
０Ｇ，３０Ｂが必ずしも幅の広い配線１０Ａ，１０Ｇ，
１０Ｂの下面に張り付くように形成されていなくても、
最上層配線の代替となる幅の狭い配線３０Ａ，３０Ｇ，
３０Ｂが最上層より下の配線層に形成されていれば、第
１の実施の形態におけると同じ効果が得られる。

【００３２】次に、第６の実施の形態について、説明す
る。図８（ａ）は、最上層配線１０Ａ，１０Ｇ，１０Ｂ
の上にパッド８が設けられている構造の半導体装置の平
面図を示す。このような構造の半導体装置はフリップチ
ップ製品に多く、パッド８はチップ全域に配置されてい
る。パッド８をチップ全域に設ける一つの理由は、電源
端子やグランド端子をチップ全面に均等に配置すること
により、チップ全体に電源を満遍なく供給することにあ
る。電源を満遍なく供給することで、偏った部分に大電
流が流れることを防ぎ、エレクトロマイグレーションに
よる断線を防ぐことができる。尚、解析等を目的とした
チップの短期的動作には、全ての電源端子、グランド端
子を用いる必要はなく、必要最低限の接続であってもチ
ップは動作する。

【００３３】図８（ａ）を参照して、三つの最上層配線
１０Ａ，１０Ｇ，１０Ｂは、それぞれ電源配線、グラン
ド配線、電源配線である。図８（ｂ）に、図８（ａ）中
のＸ５−ｘ５切断線における断面図を示す。又、図８
（ｃ）に、図８（ａ）中のＹ−ｙ切断線における断面図
を示す。図８（ｂ），（ｃ）を参照すると、最上層配線
１０Ａ，１０Ｇ，１０Ｂは、厚さが場所によって異なっ
ていることが分る。回路領域６の上部にあたる部分の厚
さが、他の部分に比べて薄くなっている。

【００３４】図９（ａ）に、最上層配線１０Ａ，１０
Ｇ，１０Ｂを上方から削った後の状態を示す。又、図９
（ｂ）に、図９（ａ）中のＸ６−ｘ６切断線における断
面図を示す。図９（ａ），（ｂ）を参照して、最上層配
線１０Ａ，１０Ｇ，１０Ｂの薄い部分が削り取られたこ
とで、下層の回路領域６が露出している。回路領域６の
上部にあった電源配線１０Ａ，１０Ｂやグランド配線１
０Ｇが無くなっても、最上層に残っている電源配線やグ
ランド配線が別の場所で下層の回路領域６に接続してい
るので、下層の回路領域６中の回路は、最上層配線除去
前と変わりなく動作する。こうして、電気的動作を維持
したまま下層の配線や素子を露出させたうえで、その下
層部の観察、解析、修正などを行う。

【００３５】

【発明の効果】以上説明したように、本発明の半導体装
置の評価方法は、幅の広い主配線と、その主配線と同電
位で主配線より幅が狭く主配線の下に隠れている副配線
であって、下層の配線又は素子と電気的に接続している
副配線とを備える多層配線構造の半導体装置を解析の対
象とし、上方から前記主配線までを除去し、外部端子に
通電することによって前記副配線を介して回路を動作さ
せるに足る電力及び電気信号を供給しつつ、上層の配線
に隠された下層の配線及び素子を観察し、解析し又は修
正するようにしている。

【００３６】これにより本発明によれば、ＦＩＢ、エキ
シマレーザ、薬品あるいは研磨剤による研磨等の加工技
術を用いることにより、多層配線化された半導体装置に
おいて、上層配線によって覆い隠された下層の配線や素
子の観察、解析、修正を、半導体装置の電気的動作を維
持させたまま行うことが可能となる。本発明は、多層配
線化の進展によってますます困難となってきている故障
解析のターン・アラウンド・タイムの短縮に、大きく寄
与する。

【図面の簡単な説明】

【図１】第１の実施の形態に用いた半導体装置の配線の
斜視断面図、幅の広い配線を除去した後の斜視断面図及
び、配線構造の他の例を示す斜視断面図である。

【図２】第１の実施の形態に用いた態半導体装置の平面
図、断面図及び最上層配線を除去した後の平面図であ
る。

【図３】第２の実施の形態に用いた半導体装置の平面
図、断面図及び最上層配線を除去した後の平面図であ
る。

【図４】第３の実施の形態に用いた半導体装置の平面
図、断面図及び最上層配線を除去した後の平面図であ
る。

【図５】第４の実施の形態に用いた半導体装置の配線の
斜視断面図及び、最上層配線を一部除去した後の状態を
示す斜視断面図である。

【図６】第５の実施の形態に用いた半導体装置の配線の
斜視断面図及び、最上層配線を除去した後の状態を示す
斜視断面図である。

【図７】第５の実施の形態に用いた半導体装置の平面
図、断面図及び最上層配線を除去した後の平面図であ
る。

【図８】第６の実施の形態に用いた半導体装置の平面図
及び断面図である。

【図９】第６の実施の形態において最上層配線の一部を
除去した後の状態を示す平面図及び断面図である。

【符号の説明】

１，１Ａ，１Ｇ，１Ｂ最上層配線２，２Ａ，２Ｇ，２Ｂ幅の広い配線３，３Ａ，３Ｇ，３Ｂ幅の狭い配線４，４Ａ，４Ｂ，スルーホール５下層配線６，６Ａ，６Ｂ回路領域７Ａ，７Ｂ探針用パッド８パッド１０，１０Ａ，１０Ｇ，１０Ｂ最上層配線２０Ａ，２０Ｇ，２０Ｂ幅の広い配線３０，３０Ａ，３０Ｇ，３０Ｂ幅の狭い配線４０，４１スルーホール

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768 H01L 21/66

Claims

(57)【特許請求の範囲】

【請求項１】幅の広い主配線と、その主配線と同電位
で主配線より幅が狭く主配線の下に隠れている配線であ
って、下層の配線又は素子と電気的に接続している副配
線とを備える多層配線構造の半導体装置を評価の対象と
し、評価対象の半導体装置に対し、上方から前記主配線まで
を副配線を残して除去し、外部端子に通電して前記残し
た副配線を介して回路を動作させるに足る電力及び電気
信号を供給しつつ、上層の配線に隠された下層の配線及
び素子を観察し、解析し又は修正することを特徴とする
半導体装置の評価方法。
【請求項２】前記主配線までを除去するに当り、集束
イオンビーム、ガスアシスト集束イオンビーム、エキシ
マレーザ、化学薬品、反応性イオンエッチング又は研磨
剤を単独で又は組み合せて用いることを特徴とする、請
求項１に記載の半導体装置の評価方法。
【請求項３】前記主配線までを除去した後に、ジュー
ル熱の発生に伴って放射される可視光又は赤外光を検出
することにより過剰電流発生部位を特定することを特徴
とする、請求項１又は請求項２に記載の半導体装置の評
価方法。
【請求項４】前記主配線までを除去した後に、集束イ
オンビームによる金属配線の切断又は金属配線の形成を
行うことを特徴とする、請求項１乃至３の何れか１項に
記載の半導体装置の評価方法。