JPH04291740A - 集積回路の欠陥許容電力分配ネットワークおよびその方法 - Google Patents

集積回路の欠陥許容電力分配ネットワークおよびその方法

Info

Publication number
JPH04291740A
JPH04291740A JP3329054A JP32905491A JPH04291740A JP H04291740 A JPH04291740 A JP H04291740A JP 3329054 A JP3329054 A JP 3329054A JP 32905491 A JP32905491 A JP 32905491A JP H04291740 A JPH04291740 A JP H04291740A
Authority
JP
Japan
Prior art keywords
power distribution
line
region
width
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3329054A
Other languages
English (en)
Other versions
JPH0734450B2 (ja
Inventor
Michael W Yung
マイケル・ダブリユ・ユング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH04291740A publication Critical patent/JPH04291740A/ja
Publication of JPH0734450B2 publication Critical patent/JPH0734450B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/92—Conductor layers on different levels connected in parallel, e.g. to reduce resistance

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路に関し、さら
に分配ネットワーク中の許容短絡回路であるウェハース
ケール集積回路の電力分配ネットワークに関し、またネ
ットワークからこのような短絡回路を除去するための方
法に関する。
【０００２】
【従来の技術】ウェハースケール集積回路（ＩＣ）の製
造において必要な重要なことは、製造における欠陥を許
容する能力である。かなりの研究が記憶回路の欠陥公差
を高めるために試みられているが、ランダム論理回路に
ついての研究は少ない。通常、冗長論理回路はチップ上
に構成され、動作が適当でない主論理回路の１つの場合
の予備品として使用される。欠陥論理回路が位置される
場合、それはＩＣの残りの部分から除去され（一般にそ
の接続をカットするレーザの使用による）、冗長回路モ
ジュールが置換するように切替えられる。冗長論理モジ
ュールの使用はＭｏｏｒｅ氏による１９８６年５月のア
メリカ電気・電子通信学会会報第７４巻第５号第６８４
　乃至６９８　頁に記載されている。
【０００３】論理回路中の欠陥の他に、これらの回路の
電源バスの製造欠陥は実質的に生産効率を低下させる。 電力バスは種々のランダムな欠陥を生じ、それには開回
路、同じ層の２つのバス間の短絡、および電力バスと他
のバスあるいは異なる層上の回路構造の別の部分との間
の短絡が含まれる。異なる層上のバスの間の短絡は、検
出および除去の観点から最も難しい問題である。
【０００４】開回路の欠陥は、回路のある部分に電源を
供給することができなくなるので明らかとなる。このタ
イプの欠陥は致命的ではない。すなわち、それはダイ全
体（あるいはウェハースケール集積回路の場合のウェハ
ー）を試験不可能にはしない。開回路はすべての主電力
バスがかなりの幅を有し、両端から電力を供給される場
合にある程度は許容される。一方、短絡回路は含まれる
層のインピーダンスによって致命的である。電力バス短
絡回路はポリシリコン、約１０オーム／ｃｍ２　以上の
抵抗を有する拡散あるいはウエル層のような高インピー
ダンスの層を含む場合、欠陥は金属層の全電力バスでは
致命的なものではない。しかしながら、そのような短絡
回路の下の回路モジュールは正しく機能をせず、冗長回
路モジュールによって置換されなければならない。
【０００５】中程度のインピーダンス層（約１オーム／
ｃｍ２　の抵抗）あるいは低いインピーダンス層（約０
．１オーム／ｃｍ２　の抵抗を有する金属のような）を
含む短絡回路では致命的となる電位を有し、確認し、除
去されなければならない。電力搬送金属層と基板の間の
層間の短絡は致命的となるが、このような故障の発生率
は非常に低い。２つの金属電力ライン（誘電体層によっ
て分離される）の交差部分に沿った短絡回路の頻度はか
なり高い。
【０００６】電力供給ライン上の欠陥を克服するための
通常の方法は、電力分配ネットワークおよび関係する回
路を多くの異なる部分に分け、それらの試験後に良好な
部分のみを接続することであった。接続機構としての電
力トランジスタはＦｒｉｅｄ氏による１９８６年のウェ
ハースケール集積回路の研究集会会報第１２７　乃至１
４２　頁に記載され、プログラム可能なあるいはレーザ
リンクの使用はＲａｆｆｅｌ氏による１９７９年のＶＬ
ＳＩのカルテック会議会報第９５乃至１０４　頁、およ
びＣｈａｐｍａｎ氏による１９８５年のウェハースケー
ル集積回路の研究集会会報第２０４　乃至２１５　頁に
記載されている。金属の付加的な層は、接続機構として
使用される。
【０００７】
【発明が解決しようとする課題】上記の方法は、本質的
に効率が悪い。セグメント数があまり大きくない場合、
単一の欠陥は回路のかなりの部分を動作不能にする。セ
グメント数が増加する場合、試験入力／出力インターフ
ェイスの駆動体およびパッドは必要なウェハー面積を増
加し、レーザリンクが動作するのに必要な時間も比例し
て増加する。
【０００８】意図されない短絡回路に適応させるよりも
回路設計を最適にするための企図で多くの映像技術は故
障および生産分析のためＩＣ産業で使用されている。こ
のような技術の１つにおいて、分析される回路はコレス
テリック液晶のフィルムで被覆され、基板は液晶の転移
温度より僅かに低い温度に加熱される。それから電流は
回路のホットスポットが転移温度以上であるように回路
に適用され、ホットスポット上の液晶を黒く変化させる
。この技術はＨｉａｔｔ氏による信頼性物理学シンポジ
ウム会報の１９８１年第１９号第１３０　乃至１３３　
頁に記載されている。Ｌｅｆｔｗｉｃｈ氏およびＫｉｎ
ｔｉｇｈ氏による１９７７年のＳＰＩＥ第１０４　巻第
１０４　乃至１１０　頁に記載されるように赤外線熱映
像は回路分析目的のホットスポットを検出するために使
用される。
【０００９】赤外線映像はさらに効果的であるため液晶
検出より好ましく、液晶処理で結合された化学物質によ
る装置の損傷および汚染の影響は受けない。赤外線熱映
像は、約２乃至１５ミクロンの波長の放射を使用する。 外部の電力が回路に供給される場合、電力分配ネットワ
ーク中の短絡回路によるホットスポットはこの領域内の
波長のエネルギを放射する。しかしながら、場合によっ
てはこの技術はホットスポットの位置を正確に解像しな
い。空間的な解像度は長い放射波長によってのみではな
く、短絡回路の性質および短絡回路を取囲む材料の熱伝
導特性によっても限定される。比較的大きな領域が実際
の短絡位置の周囲で加熱され、ホットスポットがあまり
に汚れていて全く検出されない。さらに短絡電流密度が
比較的低い小さい領域あるいは部分的な短絡回路に関し
て、第１の位置の検出可能なホットスポットを生成する
ために十分に加熱されない。
【００１０】
【課題を解決するための手段】本発明は、欠陥許容電力
分配ネットワーク、およびネットワークの短絡を検出し
除去する関連した方法を提供し、それは表面領域を経済
的効果的にし、構成するために多くの時間を必要とせず
、高い解像度で短絡回路の位置を決定し、低レベルの短
絡回路も検出可能である。
【００１１】これらの特徴は領域内の電力分配ネットワ
ークの導電性ラインの少なくともいくつかを、その領域
の幅がラインの残りの部分に関して減少されることによ
って達成される。幅の減少量は、ライン上の電気的な下
流位置の短絡回路に流れる電流に応じてホットスポット
を生成するのに十分である。それは特定のホットスポッ
トに適するように位置されると、短絡回路はレーザカッ
ト等によりネットワークの残りの部分から除去される。
【００１２】本発明は、特に絶縁層によって分離されて
いる電力分配ラインの交差部分に適用される。上部ライ
ンは平行に電気的に接続された複数の分離可能なチャン
ネルとして交差領域の近傍に形成され、、交差領域の近
傍から除去される上部ラインの部分よりも狭い。各チャ
ンネルの少なくとも一部はチャンネルと交差するライン
の間の短絡に応じて所望なホットスポットを生成するの
に十分である。チャンネルはそれらの反対の端部の直前
の領域でその幅がさらに減少されることが好ましく、そ
れによりホットスポットが短絡回路に応じてこのような
領域で生ずる。さらに減少した幅の領域は関連した交差
領域の外側に近接して形成されることが好ましい。
【００１３】本発明は、全体的な電力分配ラインから機
能的回路に延在する端末ラインの短絡回路の検出にも適
用できる。端末ラインは関連した全体的な電力分配ライ
ンに近接して幅の減少した領域を含み、その領域は端末
ライン上の短絡回路に応じてホットスポットを生成する
のに十分である。端末ラインは減少した幅の領域でそれ
を切断することによって回路の残りの部分から除去され
、冗長回路モジュールに置換される。
【００１４】本発明のこれらおよび別の特徴および利点
は、添付図面と共に以下の詳細な説明から当業者に明ら
かであろう。
【００１５】
【実施例】ＩＣチップあるいはウェハー２上の電力分配
ネットワークの簡単な図は図１に示される。本発明は、
プリント回路板およびそのようなものの電力分配ネット
ワークにも適用されるが、ＩＣが主な応用と考えられる
。ネットワークはウェハーの異なる領域に電力を分配す
る主ライン４および分岐ライン５を有する全体の電力ラ
イン４、および全体の分配ラインから特定の機能回路Ｃ
１ａ，Ｃ２ａ，Ｃ１ｂ，Ｃ２ｂ等に電力を分配する端末
ラインを含む。（これらの回路は別の冗長予備品を含む
。）この回路はＩ／Ｏラインとして示される入力および
出力データラインに接続される。
【００１６】回路に使用される電源電圧の異なる値に適
用して使用される“電力”という用語は、接地電圧基準
を含む。パッドＰ１，Ｐ２は、外部電源からの電圧を受
入れるための主電力分配ラインに設けられている。
【００１７】２つの異なる電力分配ラインの間の多数の
交差部分８は通常、ウェハー全体の種々の電力レベルの
経路が必要なため生ずる。一般的に、交差部分の数は回
路がさらに複雑になるにしたがって増加する。これらの
交差部分の領域は致命的な短絡回路になりやすい電力分
配ネットワークの部分である。
【００１８】このような交差部分の断面図は図２に与え
られる。下部金属のリード１０は、チップあるいはウェ
ハー基板２上に左から右へ延在して示される。下部リー
ド１０は絶縁材料１２の層によって覆われ、上部の金属
リード１４は絶縁層上に延在し、下部リード１０から電
気的に絶縁されている。“交差領域”は上部および下部
の間に重複する領域として限定される。付加的な金属お
よび誘電体層がさらに設けられ、さらに交差部分が生じ
てもよい。
【００１９】交差した電力分配ラインの間の短絡の検出
および除去を容易にする本発明の適用は、図３に示され
る。上部のライン１４は複数のチャンネル１６に交差領
域内で分けられ、それぞれは交差部分の近傍から除去さ
れる領域のライン１４の幅よりも実質的に狭い。交差領
域の外側では、チャンネル１６は領域１８で幅をさらに
減少されてもよい。これは短絡回路の場合の分配ネット
ワークの残りの部分からチャンネルを除去するための小
さい切込み領域を供給する。チャンネルは、上部層のラ
インに使用される金属被着用マスクにアレイ型の不透明
な領域を設ける方法で構成される。所望ならば、チャン
ネル１６の領域の上部ライン１４の外側の寸法は、交差
部分の近傍の金属の減少を補正し、ラインに沿った一定
の電流の密度を維持するために交差部分から離れたライ
ン１４の残りの部分よりも大きく形成される。
【００２０】チャンネル１６の１つと下側にあるライン
１０の間の短絡２０の場合には、高い電流Ｉは故障位置
にさらに減少した幅の領域１８を通って流れる。これは
減少した幅の領域１８にホットスポットを生成し、それ
が電流路の最も狭い位置であるため電流密度は最も高い
。電流はチャンネルの反対の縁部から故障位置に流れ、
電力分配ネットワークはこの位置のいずれかの側から電
流を供給される。領域１８のホットスポットは一部分で
あるチャンネル１６に沿った短絡回路の存在を示すが、
正確な位置の短絡回路の位置は知られている必要はない
。減少した幅１８の領域がなくても、チャンネル１６の
１つに沿ったライン間の短絡回路は通常、ライン１４の
残りのものよりもずっと狭いためにチャンネルに沿って
検出可能なホットスポットを生成する。
【００２１】短絡したチャンネルがチャンネル自身のホ
ットスポットあるいは減少した幅の１つの領域１８のホ
ットスポットの存在によって明らかにされると、チャン
ネルを開き、端部の狭い領域１８で回路の残りの部分か
ら分離することによって電力分配ネットワークの残りの
部分から除去される。これは、図４に示されるようにレ
ーザ２２によって達成されることが好ましい。レーザス
ポット２４は領域１８の幅を超えるが、隣接したチャン
ネルに重複しない。レーザの代りに収束イオンビーム（
ＦＩＢ）が使用でき、ＦＩＢ処理は長くかかるが、さら
に正確なカットを与えるために使用される。超音波の機
械的プローブはレーザあるいはＦＩＢのカットより正確
ではなく、好ましくないが、使用可能である。減少した
幅の領域１８は、カット処理が下部金属ライン１０に損
傷を与えないように、また交差領域のチャンネルに沿っ
た短絡回路が減少した幅の領域１８の切断によって分離
されるように実際の交差領域の外側まで延在することが
好ましい。
【００２２】前記のような液晶フィルムはホットスポッ
ト検出のために使用されるが、市販される赤外線の熱映
像顕微鏡がホットスポットを検出するために使用される
ことが好ましい。ウェハーはすべての主短絡回路を明ら
かにするために最初に低倍率レンズで走査され、粗く座
標に示す。それから高倍率レンズが欠陥を分離するため
に短絡回路の位置を正確に決定するために使用される。 狭いチャンネルを通り、それらが供給される場合減少し
た幅１８の領域を通る故障電流は、高度の解像度で位置
されるホットスポットを生成する。狭いチャンネルにラ
インを分割することなしに得られる解像度は放射の長い
波長（約５乃至１０ミクロン）によってのみでなく、金
属の広い領域の故障電流の広がりから生ずる熱密度によ
っても限定される。
【００２３】狭い領域１８は近接する領域１８の間の幅
Ｗ、長さＬ、および間隔Ｓによって特徴づけられる。こ
れらの寸法は、スポットの大きさおよび電力のようにレ
ーザの動作特性によって決定される。ピッチ（Ｗ＋Ｓ）
は、赤外線顕微鏡の解像度によって決定される。交差領
域のチャンネル１６の間の間隔は、チャンネルの導電度
を最大にするために最小の間隔の回路配置の設計規定に
整合する。最小のチャンネルの間隔Ｓｍｉｎ　はチャン
ネル間の短絡回路を阻止するために十分な大きさである
。これらのパラメータの特定値によって、通常の固体の
金属導線と比較される導電度の損失は、チャンネルに沿
って単位長さにつき５０％以下とされる。全体の電力分
配ネットワークの重複する領域と非重複の領域の割合は
非常に小さく、導電度の全体にわたる損失は最小である
。その代りに上記のようにリードの外部の寸法は、交差
領域で幅が広くされてもよい。
【００２４】ＩＣにおいて、主電力バスを含んでいる交
差部分が６以上のチャンネルに分けられることが好まし
い。通常、最小のチャンネル幅Ｗは約１乃至２０ミクロ
ンの範囲内であり、他の寸法も選択可能である。しかし
ながら、ＩＣのための寸法（ミクロン）の適当な組セッ
トは次の通りである。
【００２５】Ｗ　　＝１０ Ｌ　　＝１０ Ｓ　　＝　　４ Ｓｍｉｎ　＝　　２．５ 上記の寸法は主電力バスに関する。分岐電力バスに関し
て、３乃至６のチャンネルが使用されることは好ましく
、Ｗの寸法は約６ミクロンに減少される。多少大きい寸
法がプリント回路板の場合に適用される。
【００２６】供給電流レベルＩは、チャンネル短絡によ
るホットスポットを生成するために適当に選択される。 非常に低い電流は検出されるための十分な温度を生成し
ないが、非常に高い電流は他の問題を生ずる。例えば、
狭い導体のトレースは高い電流レベルによって破壊ある
いは劣化し、多重プローブが数百ミリアンペア以上の電
流を流すために必要とされる。正確な電流値は、導体の
トレースの寸法、予想された短絡回路の数および電力供
給プローブの数および配置による。通常、１５０乃至２
００ミリアンペアは場合によっては十分であるが、約３
００ミリアンペアは単一の短絡回路で一定に加熱される
ために必要である。
【００２７】他に考えられる係数は、赤外線熱映像顕微
鏡からホットスポットの正確な位置に赤外線および光学
映像を相関する能力である。映像システムは、注意深く
補正される場合に可視および赤外線映像の間の粗い相関
を与える組込まれた光学顕微鏡を有する。しかしながら
、この正確度はソフトウェアのズームが使用される場合
失われる。必要な相関関係を得るための信頼性のある方
法は、システムに組込まれたカーソルを使用している温
度マップと放射率マップとを相関することである。放射
率マップは異なる材料に対応する回路特性を示すため、
約５ミクロンのホットスポット位置の正確さは、領域の
高倍率光学映像と放射率関数の比較によって達成される
。しかしながら、この方法は層間の短絡回路が小さい放
射率のコントラストが監視されたフレーム内に存在する
大きい導体領域内に生ずるときには制限される。
【００２８】本発明は、電力分配ネットワークの端末ラ
インの短絡回路の検出および分離にも適用される。全体
の電力分配回路網の分岐ライン５に接続されるこのよう
な端末ライン６は、図５に示される。この場合、端末ラ
イン６は分岐ライン５に最も近い減少した幅の領域に設
けられる。領域２６の幅は、高いに解像度のホットスポ
ットが端末ライン６上の故障点に流れる電流に応じて形
成されるように選択される。端末ラインはレーザカット
あるいは他の適当な手段によって減少した幅の領域２６
で開放され、故障部分はそれによってシステムの残りの
部分から絶縁される。これはさらに、端末ライン２６が
接続される回路モジュールをシステムから除去するが、
回路モジュールは標準型式の冗長モジュールに置換され
る。
【００２９】本発明は、低レベルの短絡回路の存在を検
出して正確に解像するために使用され、基板の領域の非
常に小さい部分のみを必要とするに過ぎない。本発明の
例示的な実施例が示され記載されたが、多くの変更およ
び別の実施例は当業者によって行われる。このような変
更および別の実施例は企図され、添付された特許請求の
範囲に定められるような本発明の技術的範囲から逸脱す
ることなく行われる。
【図面の簡単な説明】
【図１】ＩＣチップ上の電力分配ネットワークの簡単な
概略図。
【図２】２つの電力分配ラインの間の交差部分の断面図
。
【図３】本発明にしたがって構成される電力分配ライン
の交差部分の平面図。
【図４】分配ラインの交差部分の短絡回路の分離を示し
ている平面図。
【図５】本発明にしたがって構成される電力分配端末ラ
インの平面図。
【符号の説明】
６…端末ライン、８…交差部分、１６…チャンネル、１
８…領域、２０…短絡回路。

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】　　基板と、前記基板の複数の機能回路と
    、前記機能回路に電力を供給するために接続された前記
    基板上の電力分配ネットワークとを具備し、前記電力分
    配ネットワークは予め定められた幅の導電性電力分配ラ
    インを有しており、このラインの少なくともいくつかの
    ものは幅がそのラインの残りの部分に関して減少されて
    いる領域を含み、前記ラインの電気的な下流位置の短絡
    に応じて前記減少した幅の領域に電流により誘起される
    ホットスポットを生成するのに十分な狭い幅にされてい
    ることを特徴とする回路構造。
  2. 【請求項２】　　前記電力分配ネットワークは絶縁層に
    よって分離される電力分配ラインの交差領域を含んでお
    り、交差領域の近傍の交差された上部のラインは電気的
    に並列に接続された複数の互いに間隔を隔てたチャンネ
    ルを備え、それらチャンネルはチャンネルと交差する下
    部のラインとの間の短絡に応じてホットスポットを生成
    するのに十分であるように少なくとも一部分において幅
    が減少されている請求項１記載の回路構造。
  3. 【請求項３】　　ホットスポットが交差する前記チャン
    ネルと電力分配ラインとの間の短絡に応じたさらに減少
    する幅の領域に生じるように、前記チャンネルは幅がチ
    ャンネルの残りの部分に対してさらに減少されている両
    端部に近い領域をそれぞれ含んでいる請求項２記載の回
    路構造。
  4. 【請求項４】　　前記さらに減少した幅の領域は、交差
    領域に近い前記チャンネルの外側部分に形成されている
    請求項３記載の回路構造。
  5. 【請求項５】　　前記幅の減少された領域の幅は約１乃
    至２０ミクロンである請求項４記載の回路構造。
  6. 【請求項６】　　前記電力分配ネットワークは、全体的
    な電力分配ラインおよびそれぞれ機能回路まで延在して
    いる端末ラインを含んでおり、少なくとも幾つかの端末
    ラインはその端末ライン上の短絡に応じてホットスポッ
    トを生成するのに十分であるように関連した全体的な電
    力分配ラインに近い位置に削減した幅の領域を含んでい
    る請求項１記載の回路構造。
  7. 【請求項７】　　集積回路で構成されている請求項１記
    載の回路構造。
  8. 【請求項８】　　電力分配ネットワークに電流を供給し
    、短絡回路の位置の大きな電流によって形成されるホッ
    トスポットを検出してその位置を決定することによる短
    絡回路の位置を確定し、電力分配ネットワークの残りの
    部分から前記のように位置を確定された電力分配ネット
    ワークの部分を除去することを特徴とする回路の電力分
    配ネットワークから中間層の短絡回路を除去する方法。
  9. 【請求項９】　　電力分配ネットワーク内の電力分配ラ
    インの交差部分が絶縁材料の層によって交差するライン
    を分離することによって形成され、交差領域の近傍の上
    部のラインが電気的に並列に接続された複数の互いに間
    隔を隔てたチャンネル交差領域の近傍から移動される前
    記上部ラインの部分よりも狭い複数の間隔の空いたチャ
    ンネルとして構成され、前記チャンネルと交差したライ
    ンとの間の短絡が前記短絡と関係する前記チャンネルに
    おけるホットスポットを検出し前記上部のラインの残り
    の部分から交差領域の前記上部ラインの部分を分離する
    ことによって回路から除去される請求項８記載の方法。
  10. 【請求項１０】　　チャンネルに短絡が存在するときに
    ホットスポットがさらに減少した幅の領域に生ずるよう
    に、前記チャンネルがそれらの両端部に近い位置にさら
    に減少した幅の領域をそれぞれ形成される請求項９記載
    の方法。
  11. 【請求項１１】　　さらに減少した幅の領域のホットス
    ポットを有するチャンネルが、さらに減少した領域で前
    記チャンネルの両端部を切断することによって電力分配
    ラインから分離される請求項１０記載の方法。
  12. 【請求項１２】　　さらに減少した幅の前記領域が、関
    連した交差領域に近い外側の前記チャンネルに形成され
    る請求項１０記載の方法。
  13. 【請求項１３】　　ホットスポットが端末ラインに沿っ
    て短絡回路に対して減少した幅の前記領域で生ずるよう
    に、全体的な電力分配ラインから延在する前記電力分配
    ネットワークの少なくとも１つの端末ラインが前記全体
    的なラインに近い位置に減少した幅の領域を形成される
    請求項１３記載の方法。
  14. 【請求項１４】　　減少した幅の領域にホットスポット
    を有する前記端末ラインが減少した幅の前記領域におい
    て端末ラインを切断することによって前記全体のライン
    から移動される請求項１３記載の方法。
  15. 【請求項１５】　　電力分配ネットワークの前記部分が
    レーザカットによって電力分配ネットワークの残りの部
    分から除去される請求項８記載の方法。
  16. 【請求項１６】　　基板と、予め決められた幅の導電性
    電力分配ラインを有する前記基板上の電力分配ネットワ
    ークとを具備し、少なくとも幾つかの前記ラインはその
    幅が前記ラインの電気的に下流位置の短絡に応じて減少
    した幅の領域に電流によって誘起されるホットスポット
    を生成するのに十分なようにラインの残りの部分に関し
    て幅が減少された領域を具備していることを特徴とする
    回路構造。
  17. 【請求項１７】　　前記電力分配ネットワークは絶縁層
    によって分離された電力分配ラインの交差領域を含んで
    おり、交差領域の近傍の交差された上部のラインは電気
    的に並列に接続された複数の互いに間隔を隔てたチャン
    ネルを備え、それらチャンネルはチャンネルと交差する
    下部のラインとの間の短絡に応じてホットスポットを生
    成するのに十分であるように少なくとも一部分において
    幅が減少されている請求項１６記載の回路構造。
  18. 【請求項１８】　　ホットスポットが前記チャンネルと
    交差する電力分配ラインとの間の短絡に応じてさらに減
    少した幅の前記領域に生ずるように、幅がチャンネルの
    残りの部分に関連してさらに減少されている両端部に近
    い領域をそれぞれ備えている前記チャンネルにおける請
    求項１７記載の回路構造。
  19. 【請求項１９】　　さらに減少した幅の前記領域が関連
    した交差領域に近い前記チャンネルの外側に形成されて
    いる請求項１８記載の回路構造。
JP3329054A 1990-12-12 1991-12-12 集積回路の欠陥許容電力分配ネットワークおよびその方法 Expired - Lifetime JPH0734450B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US626645 1990-12-12
US07/626,645 US5274264A (en) 1990-12-12 1990-12-12 Defect tolerant power distribution network and method for integrated circuits

Publications (2)

Publication Number Publication Date
JPH04291740A true JPH04291740A (ja) 1992-10-15
JPH0734450B2 JPH0734450B2 (ja) 1995-04-12

Family

ID=24511243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3329054A Expired - Lifetime JPH0734450B2 (ja) 1990-12-12 1991-12-12 集積回路の欠陥許容電力分配ネットワークおよびその方法

Country Status (3)

Country Link
US (1) US5274264A (ja)
EP (1) EP0490377A3 (ja)
JP (1) JPH0734450B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009517875A (ja) * 2005-11-30 2009-04-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 高出力用途向けレーザ・ヒューズ構造体

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504017A (en) * 1994-12-20 1996-04-02 Advanced Micro Devices, Inc. Void detection in metallization patterns
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
US5636172A (en) * 1995-12-22 1997-06-03 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
US6741943B2 (en) * 2001-09-13 2004-05-25 Abb Power Automation Ltd. Crossover fault classification for power lines with parallel circuits
US6760670B2 (en) 2001-09-13 2004-07-06 Abb Power Automation Ltd. Crossover fault classification for power lines with parallel circuits
US6738719B2 (en) 2001-09-13 2004-05-18 Abb Power Automation Ltd. Crossover fault classification for power lines with parallel circuits
US11089689B2 (en) * 2016-04-02 2021-08-10 Intel Corporation Fine feature formation techniques for printed circuit boards
CN110133448B (zh) * 2019-06-12 2021-03-23 河南工程学院 基于松弛优化的配电网故障区间高容错性故障定位方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1451960A (en) * 1973-06-23 1976-10-06 Ferranti Ltd Power transistors
US4703436A (en) * 1984-02-01 1987-10-27 Inova Microelectronics Corporation Wafer level integration technique
US4733372A (en) * 1985-08-23 1988-03-22 Hitachi, Ltd. Semiconductor memory having redundancy
US4962294A (en) * 1989-03-14 1990-10-09 International Business Machines Corporation Method and apparatus for causing an open circuit in a conductive line

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009517875A (ja) * 2005-11-30 2009-04-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 高出力用途向けレーザ・ヒューズ構造体

Also Published As

Publication number Publication date
EP0490377A2 (en) 1992-06-17
JPH0734450B2 (ja) 1995-04-12
US5274264A (en) 1993-12-28
EP0490377A3 (en) 1992-08-26

Similar Documents

Publication Publication Date Title
JP2962234B2 (ja) 半導体デバイスの寄生ＭＩＭ構造箇所解析法及びＳｉ半導体デバイスの寄生ＭＩＭ構造箇所解析法
US4974048A (en) Integrated circuit having reroutable conductive paths
US5701666A (en) Method for manufacturing a stimulus wafer for use in a wafer-to-wafer testing system to test integrated circuits located on a product wafer
Raffel et al. A wafer-scale digital integrator using restructurable VSLI
JP3142801B2 (ja) 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード
JP4364515B2 (ja) ヒューズレイアウト，及びトリミング方法
US5679609A (en) Fabrication, testing and repair of multichip semiconductor structures having connect assemblies with fuses
JPH04291740A (ja) 集積回路の欠陥許容電力分配ネットワークおよびその方法
US6020746A (en) Method and apparatus for probing an integrated circuit through the back side of an integrated circuit die
JP3689154B2 (ja) 電子回路の製造方法、半導体材料ウエハー及び集積回路
JP2000294730A (ja) システムｌｓｉチップ及びその製造方法
US6307162B1 (en) Integrated circuit wiring
TW407357B (en) Inherently robust repair process for thin film circuitry using UV laser
Wyatt et al. Restructurable VLSI-a demonstrated wafer-scale technology
US7516375B2 (en) Methods and systems for repairing an integrated circuit device
US6002267A (en) In-line voltage plane tests for multi-chip modules
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
JPH10199943A (ja) 半導体集積回路装置の検査方法及びプローブカード
Doong et al. Design and simulation of addressable failure site test structure for IC process control monitor
JPH01307243A (ja) 半導体集積回路装置
US20230187354A1 (en) Method and apparatus for electromigration reduction
JPH0669444A (ja) 半導体集積回路装置
JP3199012B2 (ja) 半導体装置の評価方法
JPS6187349A (ja) 半導体ウエハ
JP3496970B2 (ja) 半導体装置