JPH0669444A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0669444A
JPH0669444A JP4221126A JP22112692A JPH0669444A JP H0669444 A JPH0669444 A JP H0669444A JP 4221126 A JP4221126 A JP 4221126A JP 22112692 A JP22112692 A JP 22112692A JP H0669444 A JPH0669444 A JP H0669444A
Authority
JP
Japan
Prior art keywords
fuse element
integrated circuit
circuit device
semiconductor integrated
polysilicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4221126A
Other languages
English (en)
Other versions
JP2924482B2 (ja
Inventor
Yoshinori Sato
義則 佐藤
Sanae Inaba
早苗 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4221126A priority Critical patent/JP2924482B2/ja
Publication of JPH0669444A publication Critical patent/JPH0669444A/ja
Application granted granted Critical
Publication of JP2924482B2 publication Critical patent/JP2924482B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】半導体集積回路装置の冗長メモリセルを使用す
るために、レーザビームを照射してヒューズ素子を溶断
する際に、ヒューズ素子が正しく溶断できたか検知する
手段を設けて、ヒューズトリミングの歩留向上を計るよ
うにした。 【構成】半導体集積回路装置に設けられたヒューズ素子
のポリシリコン膜1に隣接してレーザ・ビームがずれて
正しいヒューズ素子が溶断されなかったことを認知する
ために、ポリシリコン膜5を配置し、このパターンの両
端に、プロービングパッド6,7を設けて、この両端の
導通、非導通を電気的にモニターすることによってヒュ
ーズ素子が正しく切れたか判定できることを可能とし
た。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は冗長回路を有する半導体
集積回路装置に関し、特に冗長回路の使用の切り換えを
行うPROM素子としてレーザ照射で溶断するヒューズ
素子を用いた半導体集積回路装置に関する。
【0002】
【従来の技術】半導体集積回路装置において、冗長回路
を有して不良のメモリセルを冗長メモリセルに置き換え
るためにレーザ照射により溶断するヒューズ素子を設け
ることが一般的に行われている。このようなヒューズ素
子は、半導体チップの所定の層間絶縁膜を、図3に示す
ように、選択的に被覆するポリシリコン膜1などの両端
に一対の電極(金属配線層4−1,4−2)を設けたも
のであり、半導体集積回路装置をテストして、不良メモ
リセルの位置、不良メモリセル数を調査した後に、冗長
メモリセルを使用すれば全メモリセルが良品となる場合
に適当なヒューズ素子にレーザビームを照射して溶断
し、不良のアドレス番地を冗長アドレス番地に置き換え
冗長メモリセルにデータ書き込み、読み出し可能にする
という様にして用いられる。
【0003】このように、半導体集積回路装置のテスト
を行い不良のメモリセルを冗長メモリセルに置き換える
手法を用いて、製造上の歩留を上げる方法が一般的に行
われている。特にメモリセルの大容量化に伴い全メモリ
セルが不良なく出来る確率が低くなり、製造ラインの微
細なゴミの問題も考慮すると冗長メモリセルを半導体集
積回路装置に設ける方法が一般的になってきた。
【0004】
【発明が解決しようとする課題】この従来の冗長回路の
使用のためのヒューズ素子は半導体集積回路装置に設け
られているだけで、もし、ヒューズ素子を切断するため
のレーザ・ビームの照射位置がずれても本来切断すべき
ヒューズ素子が切断されなくても確認する方法がなく、
正しくヒューズ素子が切断されていれば良品となる半導
体集積回路装置が不良となってしまうという問題点があ
った。
【0005】
【課題を解決するための手段】本発明は、半導体チップ
の所定の層間絶縁膜に選択的に被着された第1の導電膜
の両端に一対の電極を設け、前記第1の導電膜部にレー
ザ照射用の開口を有する保護膜で被覆されたヒューズ素
子を有する冗長回路を備えた半導体集積回路装置におい
て、前記ヒューズ素子の第1の導電膜に隣接して設けら
れた第2の導電膜と、前記導電膜の両端に設けられた一
対のプロービングパッドとを有するというものである。
【0006】
【実施例】図1を参照すると本発明の第1の実施例で
は、複数のヒューズ素子(厚さ0.3μm,幅1.0μ
m,長さ4.0μmのストライプ状のポリシリコン膜
1,その両端に接続された金属配線層4−1,4−2か
らできている。)が4.0μmのピッチで設けられ、厚
さ0.3μm,幅1.0μmのポリシコン膜5がポリシ
リコン膜1の間を通って蛇行して設けられている。ポリ
シリコン膜5の両端にはプロービングパッド6,7が接
続されている。
【0007】半導体集積回路装置を電気的にテストを行
い不良メモリセルの数とその位置を調査し、不良アドレ
スを冗長回路に切り換えるめに適当なヒューズ素子のポ
リシリコン膜1をレーザ照射して溶断させることによっ
て不良メモリセルを冗長メモリセルに置き換える。2
は、ポリシリコン膜1を設けたのちに堆積される層間絶
縁膜、金属接続層4−1,4−2を覆う保護膜に設けら
れた開口でレーザ照射によってポリシリコン膜1を溶断
しやすくするために設けられている。3は、スルーホー
ルでポリシリコン膜1と金属配線層4−1,4−2を接
続するために開けてある。金属配線層4−1,4−2は
図示しない冗長回路へと接続されている。この時レーザ
ビームの照射位置がずれて、たとえば隣接する2つのヒ
ューズ素子のポリシリコン膜1の間にレーザビームが照
射されて本来切断すべきヒューズ素子が溶断されないこ
とがあってもポリシリコン膜5が溶断されるので、プロ
ービングパッド6と7と間に電気的に電圧を印加するこ
とによってレーザ・ビーム照射の位置ずれの有無を調べ
ることが可能となる。もしプロービングパッド6と7と
の間が開放であればレーザビームがずれてポリシリコン
膜5を溶断したのであるから再度レーザビームの位置合
わせを行い、再度レーザビームを照射しヒューズ素子の
切断を行えばよい。なおプロービングパッド6,7部に
は保護膜にそれぞれ開口8−6,8−7が設けられてい
る。
【0008】図2は本発明の第2の実施例を示す平面図
で、ヒューズ素子それぞれの両側にポリシリコン膜5と
プロービングパッド6,7からなる検知素子が設けられ
ている。1本のヒューズ素子の両側の検知素子のいずれ
か1組のプロービングパッドが開放であれば、その両側
のヒューズ素子のいずれかが溶断されていないことにな
るので、溶断されていないヒューズ素子の特定の精度が
良いという利点がある。
【0009】
【発明の効果】以上説明したように本発明は、不良メモ
リセルを冗長メモリセルに置き換えるプログラミング用
のヒューズ素子に隣接して第2の導電膜を配置し、その
両側の電気的導通をチェックすることによってヒューズ
素子溶断時のレーザビームの位置ずれによる置き換え不
良を発見し、再度レーザビームを照射することによって
正しく置き換えることを可能にし、冗長回路付きの半導
体集積回路装置の歩留りを改善できるという効果を有す
る。
【図面の簡単な説明】
【図1】本発明の第1の実施例を概略的に示す平面図で
ある。
【図2】本発明の第2の実施例を概略的に示す平面図で
ある。
【図3】従来例を概略的に示す平面図である。
【符号の説明】
1 ポリシリコン膜 2 開口 3 スルーホール 4−1,4−2 金属配線層 5 ポリシリコン膜 6,7 プロービングパッド 8−6,8−7 開口

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップの所定の層間絶縁膜に選択
    的に被着された第1の導電膜の両端に一対の電極を設
    け、前記第1の導電膜部にレーザ照射用の開口を有する
    保護膜で被覆されたヒューズ素子を有する冗長回路を備
    えた半導体集積回路装置において、前記ヒューズ素子の
    1の導電膜に隣接して設けられた第2の導電膜と、前記
    導電膜の両端に設けられた一対のプロービングパッドと
    を有することを特徴とする半導体集積回路装置。
JP4221126A 1992-08-20 1992-08-20 半導体集積回路装置 Expired - Lifetime JP2924482B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4221126A JP2924482B2 (ja) 1992-08-20 1992-08-20 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4221126A JP2924482B2 (ja) 1992-08-20 1992-08-20 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH0669444A true JPH0669444A (ja) 1994-03-11
JP2924482B2 JP2924482B2 (ja) 1999-07-26

Family

ID=16761873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4221126A Expired - Lifetime JP2924482B2 (ja) 1992-08-20 1992-08-20 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP2924482B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100316716B1 (ko) * 1999-09-30 2001-12-12 윤종용 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리장치
KR100338842B1 (ko) * 1998-11-11 2002-05-30 니시가키 코지 점유 면적이 적은 용장성 퓨즈블록
KR20050011082A (ko) * 2003-07-21 2005-01-29 매그나칩 반도체 유한회사 확장된 내부 프로빙 패드를 갖는 반도체 칩
US6949971B2 (en) 2003-07-29 2005-09-27 Hynix Semiconductor Inc. Reference voltage generating circuit for outputting multi-level reference voltage using fuse trimming

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338842B1 (ko) * 1998-11-11 2002-05-30 니시가키 코지 점유 면적이 적은 용장성 퓨즈블록
KR100316716B1 (ko) * 1999-09-30 2001-12-12 윤종용 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리장치
KR20050011082A (ko) * 2003-07-21 2005-01-29 매그나칩 반도체 유한회사 확장된 내부 프로빙 패드를 갖는 반도체 칩
US6949971B2 (en) 2003-07-29 2005-09-27 Hynix Semiconductor Inc. Reference voltage generating circuit for outputting multi-level reference voltage using fuse trimming

Also Published As

Publication number Publication date
JP2924482B2 (ja) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100333633B1 (ko) 리페어용 퓨즈를 구비한 반도체 장치 및 퓨즈의 레이저트리밍 방법
JP4364515B2 (ja) ヒューズレイアウト,及びトリミング方法
EP0194519A2 (en) Electric circuits having repairable circuit lines and method of making the same
KR20010108118A (ko) 반도체 집적 회로 장치 및 그 제조 방법
JP3689154B2 (ja) 電子回路の製造方法、半導体材料ウエハー及び集積回路
JPH10229125A (ja) 半導体装置
JP4995512B2 (ja) 半導体装置
JPH0669444A (ja) 半導体集積回路装置
JPH0265149A (ja) 半導体装置
JP2913768B2 (ja) 半導体装置
JPH09244048A (ja) 液晶パネル基板及び液晶パネルの製造方法
JPH0734450B2 (ja) 集積回路の欠陥許容電力分配ネットワークおよびその方法
KR950001753B1 (ko) 반도체장치 및 그 제조방법
KR20070081640A (ko) 반도체 소자 및 그 제조 방법
JPH0917872A (ja) 半導体装置
JPS6130044A (ja) 半導体チツプの検査方法
JPS61168242A (ja) 半導体集積回路装置
JPS61241943A (ja) 半導体集積回路装置用ヒユ−ズの溶断方法
JPH0548625B2 (ja)
JP3239889B2 (ja) リペア用ヒューズを備えた半導体装置およびそのレーザトリミング方法
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
JP3496970B2 (ja) 半導体装置
KR20050109585A (ko) 반도체장치
JP2004119460A (ja) 半導体装置
JPH01133333A (ja) 冗長回路付き半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990406

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090507

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090507

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110507

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120507

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120507

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130507

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130507

Year of fee payment: 14