JPH01133333A - 冗長回路付き半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、冗長回路付き半導体装置に関し、さらに詳
しくは、ウェハでの個々のチップ上にあって、少なくと
も所定の機能をもつ特定回路、およびこの特定回路と同
じ機能をもつ予備の冗長回路を、それぞれに他の回路と
の間に溶断除去可能なヒユーズ部分を介して形成させ、
装置の製造時に特定回路が不良であると判断されたとき
、各ヒユーズ部分を溶断して他の回路に対し、不良回路
を冗長回路にａｌｌき換え得るようにした冗長回路付き
半導体装置において、置き換え溶断によって生ずる装置
の異常を検出し得るように改良した冗長回路付き半導体
装置に係るものである。

〔従来の技術〕

従来例によるこの種の冗長回路付き半導体装置の概要構
成を第５図および第６図に示す、すなわち、第５図は従
来例での冗長回路付き半導体装置を全面に形成したウェ
ハの態様を示す平面構成図であり、第６図は同上各チッ
プ毎の冗長回路付き半導体装置の内部構造を模式的に示
す構成説明図である。

これらの第５図、第６図に示す従来例構成おいて、符号
ｌは全面に冗長回路付き半導体装置（以下、チップとも
呼ぶ）２を個々に形成させて搭載したウェハである。ま
た、３，４．・・・・ｎは例えばメモリ半導体装置での
同一機能をもつ記憶セルの各ブロック３ａ　、　４ａ　
、・・・・ｎａを不活性化させるためのそれぞれにヒユ
ーズ、６は不活性化された記憶セルの各ブロック３ａ　
、　４ａ　、・・・・ｎａの何れかと同等の機能を有す
る冗長ブロック（以下、冗長回路部とも蒔ぶ）　８ａを
活性化させるためのヒユーズであり、同様に７は冗長ブ
ロック６ａを活性化させるためのスイッチの役割を果す
ＭＯＳ　）ランジスタである。さらに、８，９およびｌ
ＯはこのＭＯＳ　）ランジスタフをスイッチング機能さ
せるための電源、抵抗およびグランドであり、１１およ
び１２は冗長回路付き半導体装置２を機能させるために
外部から電気信号を印加する電極である。

続いて、この従来例構成の場合での機能試験について述
べる。

一般に半導体製造プロセスを経て、所期のチップ２を形
成したウェハｌについては、次の手順によって装置の異
常検出のための処理を行なう、すなわち、この処理手順
は、通常、不良ビット救済工程と称されていて、その実
行手段としては、電気信号のみで処理する場合と、電気
信号と共々にレーザビームを使用して処理する場合とが
知られており、こ−では、説明の都合上、後者のレーザ
ビームを使用して処理する場合、つまり、いわゆるレー
ザトリミング（以下、ＬＴとも呼ぶ）処理について述べ
ること−する。

このＬＴ無処理、半完成品であるチップ２を形成したウ
ェハ１の状態で実行される。すなわち。

まず最初に、ウェハｌ上での各チップ２に対しては、そ
の電極１１を通して、図示しｂい機能試験装置（以下、
テスタとも呼ぶ）からの機能試験のための電気信号を印
加させ、この状態でチップ２が正常であれば、印加信号
に対する期待信号が電極１２から出力される。こ−で、
前記テスタにおいては、チップ２に印加された信号と、
出力される信号との相間々係を基にして、被処理対象チ
ー２プ２の良／不良を判定する。

また、各チップ２には、予め実現すべき機能が同一であ
るところの、各ブロック３ａ　、　４ａ　、・・・・ｎ
ａおよび６ａが形成されており、これらのうちから、各
チップ２が実現すべき機能は、本来、各ブロック３ａ、
４ａ、・・・・ｎａのみでよく、前記テスタによるチッ
プ２の機能試験結果によって、各ブロック３ａ、４ａ。

・・・・ｎａの何れかが不良と判定された場合には、そ
の不良となった対応ブロックと冗長ブロック６ａとを置
き換えることで、チップ２は、本来の実現すべき機能を
満たすことになる。すなわち、不良品と判断されたチッ
プ２に、良品となる可能性が生ずる。

またこへで、前記ＬＴ処理以前、ＭＯＳトランジスタ７
のゲート電極には、グランドｌＯのレベルの電位が印加
されていて、このＭＯＳ　）ランジスタフを非導通状態
に保持しており、これによって冗長ブロック６ａがチッ
プ２内で電気的に分離されている。

しかして、この状態でＬＴ無処理実行され、その結果９
例えばチップ２のブロック３ａが不良であると判定され
たとき、この不良ブロック３ａは１次のようにして冗長
ブロック６ａに置き換える。

すなわち、この場合、テスタによって、ブロック３ａの
不良が検出されると、このテスタにおいては、まず、チ
ップ２内でのヒユーズ３および６に関する情報、換言す
ると、不良アドレスあるいはチップ内での位置座標（以
下、置き換え情報とも呼ぶ）などをＬＴ処理装置に与え
、ついで、このＬＴ処理装置では、与えられた８き換え
情報に基づき、ヒユーズ３および６をレーザビームの照
射により溶断して、一方のヒユーズ３の溶断によっては
、不良ブロック３ａをチップ２内で分離させ、また、他
方のヒユーズ８の溶断によっては、　ＭＯＳトランジス
タ７のゲート電極に、抵抗９を介し電源電圧８が印加さ
れてこのＭＯＳ　）ランジスタフを導通させ、結果的に
不良ブロック３ａを冗長ブロック６ａに置き換え得るの
である。

〔発明が解決しようとする問題点〕

従来例による冗長回路付き半導体装置の場合。

前記したように、ＬＴ処理後でのテスタによるこの半導
体装置のための異常検出方式においては、各ブロック３
ａ、４ａ、・・・・ｎａの何れかの不良に基づいて、こ
れに対応するヒユーズ３，４．・・・・ｎと、冗長ブロ
ック６ａのヒユーズ６とを、レーザビームの照射により
溶断して、その不良となった対応ブロックと冗長ブロッ
ク６ａとを置き換えるようにしているため、ＬＴ処理装
置に何等かの異常を生じて、照射されるレーザビームの
レーザパワーが過大になると、単にヒユーズの溶断のみ
にとＣまらす、ヒユーズの下地絶縁層にダメージを与え
て破壊する慣れがある。

そして、このように本来、所期の絶縁値をもつべき下地
絶縁層が絶縁破壊されると、この下地絶縁層は、絶縁体
としての備えるべき十分な絶縁値（こ−では、〉１０１
２Ω程度）をもたずにリーク電流を生じ、このリーク電
流値が大きい場合（例えば、〉１００ルＡ程度）には、
装置自体が所期の機能を発揮せず、また、リーク電流値
が小さい場合（例えば、１０ｐＡ　−１００ＩＬＡ程度
）にあっても、初期の時点でこそ機能しても長期の使用
で不良になり、これがいわゆる信頼性上の問題を惹起す
る可能性があった。

この発明は、従来のこのような問題点を解消するために
なされたものであって、その目的とするところは、不良
回路を分離、冗長回路を接続させて置き換える場合、各
ヒユーズ部分の溶断によって生ずる装置の異常を検出し
得るようにした。この種の冗長回路付き半導体装置を提
供することである。

〔問題点を解決するための手段〕

前記の目的を達成するために、この発明に係る冗長回路
付き半導体装置は、同一チップ内にあって、少なくとも
所定の機能をもつ特定回路、およびこの特定回路と同じ
機能をもつ予備の冗長回路を、それぞれに他の回路との
間に溶断除去可能なヒユーズ部分を介して形成させ、装
置の製造時に特定回路が不良であると判断されたとき、
各ヒユーズ部分を溶断して他の回路に対し、不良回路を
冗長回路に置き換え得るようにした冗長回路付き半導体
装置において、前記した同一チップ内にあって、少なく
とも前記特定回路および冗長回路のヒユーズ部分と可及
的に同一条件で形成されたヒユーズ部分をもつモニタ回
路を設け、前記不良回路および冗長回路の各ヒユーズ部
分の溶断と同時に、このモニタ回路のヒユーズ部分をも
溶断させて、置き換え溶断によって生ずる装置の異常を
検出し得るようにしたことを特徴としている。

〔作　　　用〕

すなわち、この発明においては、装置の製造時に特定回
路が不良であると判断されたとき、各ヒユーズ部分を溶
断することにより、他の回路に対して、不良回路を分離
、冗長回路を接続させて置き換える場合、モニタ回路の
ヒユーズ部分をも同一条件で溶断させるために、このモ
ニタ回路によって検出される情報により、各ヒユーズ部
分の溶断によって生ずる装置の異常を容易に検出し得る
のである。

〔実　施　例〕

以下、この発明に係る冗長回路付き半導体装置の一実施
例につき、第１図ないし第４図を参照して詳細に説明す
る。

第１図はこの実施例による各チップ毎の冗長回路付き半
導体装置の内部構造を模式的に示す構成説明図であり、
また、第２図、および第３図は同上装置のモニタ回路部
分の一例による概要を示す平面構成図、および同第２図
ｍ−■線部の断面図であって、これらの第１図ないし第
３図に示す実施例構成において、前記した第５図および
第６図従来例構成と同一符号は同一または相当部分を表
わしている。

すなわち、これらの第１図ないし第３図に示す実施例構
成においても、符号２はウェハの全面に搭載された冗長
回路付き半導体装置、こ−ではそれぞれにチップである
。また、３，４．・・・・ｎは例えばメモリ半導体装置
での同一機能をもつ記憶セルの各ブロック（この場合、
いわゆる特定の機能をもつ回路ブロック）　３ａ、４ａ
、・・・・ｎａを不活性化させるだめのそれぞれにヒユ
ーズであり、５はこの実施例で付加されたモニタ回路で
ある。さらに、８は不活性化された記憶セルの各ブロッ
ク３ａ、４ａ、・・・・ｎ、の何れかと同等の機能を有
する冗長ブロック６ａを活性化させるためのヒユーズ、
７は同様に冗長ブロック８ａを活性化させるためのスイ
ッチの役割を果すＭＯＳトランジスタであり、８，８お
よびｌＯはこのｌＯ９）ランジスタフをスイッチング機
能させるための電源、抵抗およびグランド、ｌｌおよび
１２は冗長回路付き半導体装置（チップ）２を機能させ
るために外部から電気信号を印加する電極である。

また、前記モニタ回路５は、シリコン基板２０上にあっ
て、第２図および第３図に示したように構成される。す
なわち、こ−でも、符号１３．１４はこのモニタ回路５
に外部からの電気信号を印加させるための電極、１５は
シリコン基板２０に不純物を選択的に注入して形成した
活性層、１Ｂはこの活性層１５に接続部ｌｅａで結合さ
れると共に、電極１３に接続された配線であり、１７は
前記ヒユーズ３，４．・・・・ｎおよび６と同質の材料
を用い、シリコン基板２０との間に１例えば、Ｓ　ｉＯ
２などによる下地絶縁層１日を介して形成されたヒユー
ズであって電極１４に接続されている。

しかして、この第１図ないし第３図実施例構成の場合に
あっても、各チップ２に対して装置の異常検出のための
ＬＴ無処理行なわれ、このＬＴ無処理よって、各チップ
２毎に、例えば次のような情報が得られる。すなわち、
冗長ブロックからなる冗長回路部６ａと、不良と判断さ
れた各ブロック３ａ、４ａ、・・・・ｎａからなる機能
部９例えばブロック３ａとを置き換えることで対応する
チップ２が良品となる可能性のある場合には、ヒユーズ
３および８を溶断するための情報に相当し、また、不良
機能部が多すぎて、これをたとえ冗長回路部８ａに置き
換えたとしても、対応するチップ２が良品となる可能性
のない場合には、これに対応する情報である。

そして、前者情報の場合に限って、前記ＬＴ処理装置（
こ−では各ヒユーズを溶断するための外部装置）が正常
に作動されていると、従来例での場合と同様に、不良と
１判断されたブロック３ａに対応するヒユーズ３および
これに置き換える冗長回路部６ａのヒユーズ６を溶断し
、所期通りにこのブロック３ａを冗長回路部８ａに置き
換えて、当初の目的を達成し得るのであるが、この実施
例の場合にあっては、同時に、同一条件下におかれたモ
ニタ回路５のヒユーズ１７を溶断して、前記の置き換え
作動をモニタする。

一方、こ−で、ＬＴ処理装ａに何等かの作動上の異常を
生じていて、ブロック３ａに対応するヒユーズ３および
これに置き換える冗長回路部６ａのヒユーズ８を、過大
なレーザパワーで溶断したときには、これをモニタ回路
５によるモニタにより。

間接的に検出して処理する。

この場合の操作を一層詳しく述べると、まず。

溶断に先立って、ＬＴ処理装置に装備された図示しない
簡単な抵抗測定器により、モニタ回路５の電極１３．１
４間の抵抗値を測定するが、こ−では、各電極１３．１
４間が、Ｓ　ｉＯ２などの下地絶縁層１８によって分離
されているため、その抵抗値は椙めて大（おへよそ、＞
　１０１２Ω程度）であり、続いて、不良ブロック３ａ
に対応するヒユーズ３およびこれに置き換える冗長回路
部８ａのヒユーズＢの溶断と共になされるモニタ回路５
のヒユーズ１７の溶断後。

同様に各電極１３．１４間の抵抗値を再度測定し、溶断
前に測定された抵抗値と比較して、レーザビームによる
各ヒユーズの溶断が正常になされているか否かを判断す
る。

すなわち、こ−では、モニタ回路５のヒユーズ１７が、
正常なレーザパワーで溶断された場合、換言すると、ヒ
ユーズ！７の部分を絶縁している下地絶縁層１８に対し
て、溶断時にダメージが与えられていない場合には、各
電極１３　、１４間の抵抗値が溶断前の抵抗値のま−で
あり、過大なレーザパワーで溶断された場合には、ヒユ
ーズ１７の部分だけでなく、これを絶縁している下地絶
縁層１Ｂの部分もまた一部溶断されてシリコン基板２０
に貫通し、本来、絶縁下で分離されている活性層１５と
ヒユーズ１７とが、シリコン基板２０を介して電気的に
導通され、溶断後の各電極１３．１４間の抵抗値が、溶
断前の抵抗値に比較して減少する。

つまり、このようにモニタ回路５を利用して、溶断前と
溶断後の抵抗値を比較することで、結果的には、レーザ
ビームによる各ヒユーズの溶断。

ひいては、不良ブロック３ａに代えた冗長回路部８ａの
置き換えが、正常になされているか否かを容易に検出し
得るのであり、従って、過大なレーザパワーによる溶断
で、下地絶縁層１８にダメージを与えた場合には、ＬＴ
処理装置に何らかの異常が発生したものと見做してＬＴ
無処理中断することにより、異常のま−で処理する危険
性を避は得ると共に、処理後における冗長回路付き半導
体装置でのリーク電波による異常発生、こ＼では信頼性
の低下を効果的に防止できるのである。

なお、前記実施例においては、モニタ回路をウェハ上で
の全てのチップに設けるようにしているが、必ずしもこ
のようにする必要はなく、同一のウェハ上の各チップは
、その全てのもの一各回路部分が殆んど同一条件で形成
されることから、数チップのみにモニタ回路を設けるよ
うにしてもよい。

また、前記モニタ回路自体の構成についても、前記実施
例においては、入出力のための電極を二ヶ所にだけ形成
させるようにしているが、第４図に示した別の変形例か
ら明らかなように、三ケ所とか、あるいはそれ以上の個
所に形成させてもよく、かつその内部配線の形状にも拘
束されないことは勿論であり、この第４図実施例構成で
の効果としては、各配線とヒユーズ部分、活性層とヒユ
ーズ部分のそれぞれが、構造的にみて相互に交差されな
いので、モニタ回路の形成時に生ずる慣れのある各部分
相互間の短絡などを回避し得るのである。

〔発明の効果〕

以上詳述したようにこの発明によれば、同一チップ内に
あって、少なくとも所定の機能をもつ特定回路、および
この特定回路と同じ機能をもつ予備の冗長回路を、それ
ぞれに他の回路との間に溶断除去可能なヒユーズ部分を
介して形成させ、装置の製造時に特定回路が不良である
と判断されたときには、各ヒユーズ部分を外部の溶断処
理装置により溶断し、他の回路に対して、不良回路を冗
長回路に置き換え得るようにした冗長回路付き半導体装
置において、同一チップ内に、少なくとも特定回路およ
び冗長回路のヒユーズ部分と可及的　・に同一条件で形
成されたヒユーズ部分をもつモニタ回路を設けたので、
半導体装置の製造時にあって、特定回路が不良であると
判断されたとき、各ヒユーズ部分を溶断することで、他
の回路に対して、それぞれに不良回路を分離、冗長回路
を接続させて置き換える場合、モニタ回路のヒユーズ部
分をも同一条件で溶断させるために、このモニタ回路に
よって検出される情報によって、外部の溶断処理装置に
よる各ヒユーズ部分の溶断が適正になされたか否かを適
確に確認でき、この各ヒユーズ部分の溶断で生ずる半導
体装置の異常を容易に検出し得るのであり、この結果、
溶断処理が適確になされないま−でウェハを次々に処理
してしまう慣れを排除できると共に、置き換え処理時点
で溶断されたヒユーズ部分からのリーク電流による半導
体装置の信頼性低下を阻止でき、併せて、構造的にも従
来構成に比較して、単にモニタ回路を付加するだけのも
のであるから、容易かつ簡単に実施し得るなどの特長を
有するものである。

【図面の簡単な説明】

第１図はこの発明の一実施例による各チップ毎の冗長回
路付き半導体装置の内部構造を模式的に示す構成説明図
、第２図、および第３図は同上装置のモニタ回路部分の
一例による概要を示す平面構成図、および同面−ｍ線部
の断面図、第４図は同上装置のモニタ回路部分の他側に
よる概要を示す平面構成図であり、また、第５図は従来
例での冗長回路付き半導体装置を全面に形成したウェハ
の態様□を示す平面構成図、第６図は同上各チップ毎の
冗長回路付き半導体装置の内部構造を模式的に示す構成
説明図である。 ２・・・・同一ウェハ上の冗長回路付き半導体装置（チ
ップ）　、　３ａ、４ａ、・・・・ｎ、・・・・回路ブ
ロック（特定回路）　、　３，４．・・・・ｎ・・・・
同上ヒユーズ、５・・・・モニタ回路、６・・・・冗長
回路、８ａ・・・・同上ヒユーズ、７・・・・ＭＯＳト
ランジスタ、８．３および１０・・・・同−Ｆ電源、抵
抗およびグランド、１１および１２・・・・同上ＴＬ極
、１３および１４・・・・モこ夕回路の電極、１５・・
・・同上活性層、１６・・・・同上配線、１７・・・・
同上ヒユーズ、１８・・・・同上下地絶縁層、２０・・
・・シリコン基板。 代理人　　大　　岩　　増　　雄 第１図 第２図 １５：’（ｚ＝７回お卜の電才壬鳩・ト生層１６：目ヱ
向υ泉 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 　同一チップ内にあつて、少なくとも所定の機能をもつ
   特定回路、およびこの特定回路と同じ機能をもつ予備の
   冗長回路を、それぞれに他の回路との間に溶断除去可能
   なヒューズ部分を介して形成させ、装置の製造時に特定
   回路が不良であると判断されたとき、各ヒューズ部分を
   溶断して他の回路に対し、不良回路を冗長回路に置き換
   え得るようにした冗長回路付き半導体装置において、前
   記同一チップ内にあつて、少なくとも前記特定回路およ
   び冗長回路のヒューズ部分と可及的に同一条件で形成さ
   れたヒューズ部分をもつモニタ回路を設け、前記不良回
   路および冗長回路の各ヒューズ部分の溶断と同時に、こ
   のモニタ回路のヒューズ部分をも溶断させて、置き換え
   溶断によつて生ずる装置の異常を検出し得るようにした
   ことを特徴とする冗長回路付き半導体装置。