JPH0265149A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0265149A JPH0265149A JP21710488A JP21710488A JPH0265149A JP H0265149 A JPH0265149 A JP H0265149A JP 21710488 A JP21710488 A JP 21710488A JP 21710488 A JP21710488 A JP 21710488A JP H0265149 A JPH0265149 A JP H0265149A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- alignment mark
- circuit
- redundant circuit
- redundant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 abstract description 7
- 238000012360 testing method Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 10
- 238000011990 functional testing Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000007664 blowing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001028 reflection method Methods 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、所定の機能を持つ特定回路、及びこの特定
回路と同一機能を持つ冗長回路を、それぞれに他の回路
との間に溶断除去可能なヒユーズ部分を介して形成し、
半導体装置の製造時に特定回路が不良と判断されたとき
、各ヒユーズ部分を溶断して、不良回路を冗長回路に置
き換え得るようにした冗長回路付き半導体装置において
、レーザトリマの機械系の座標と、冗長回路付き半導体
装置内のヒユーズの実座標を合わせ込むためのアライメ
ントマークの、該半導体装置内における占有面積を少な
くできるようにした冗長回路付き半導体装置に関するも
のである。
回路と同一機能を持つ冗長回路を、それぞれに他の回路
との間に溶断除去可能なヒユーズ部分を介して形成し、
半導体装置の製造時に特定回路が不良と判断されたとき
、各ヒユーズ部分を溶断して、不良回路を冗長回路に置
き換え得るようにした冗長回路付き半導体装置において
、レーザトリマの機械系の座標と、冗長回路付き半導体
装置内のヒユーズの実座標を合わせ込むためのアライメ
ントマークの、該半導体装置内における占有面積を少な
くできるようにした冗長回路付き半導体装置に関するも
のである。
第３図ないし第５図は従来の冗長回路付き半導体装置内
のアライメントマークに関する図で、第３図はアライメ
ントマークを、冗長回路付き半導体装置内の所定の機能
を持つ特定回路とは別の部分に配置した平面図、第４図
はアライメントマークを、冗長回路付き半導体装置内の
所定の機能を持つ特定回路中の、アルミニウムを平面的
に形成した例えばアルミ配線に形成した場合の平面ｒλ
ｊ、第５図は第３図に示すＸ−Ｘ及び第４図に示すＹ・
Ｙにおけるアライメントマークの断面図である。
のアライメントマークに関する図で、第３図はアライメ
ントマークを、冗長回路付き半導体装置内の所定の機能
を持つ特定回路とは別の部分に配置した平面図、第４図
はアライメントマークを、冗長回路付き半導体装置内の
所定の機能を持つ特定回路中の、アルミニウムを平面的
に形成した例えばアルミ配線に形成した場合の平面ｒλ
ｊ、第５図は第３図に示すＸ−Ｘ及び第４図に示すＹ・
Ｙにおけるアライメントマークの断面図である。
図において、（１）は冗長回路付き半導体装置のチップ
で、ウェハ上に複数個形成される。（２）はアライメン
トマーク形成アルミ材、（３）はアライメントマーク形
成ポリシリコン、（４）は冗長回路付き半導体装置を機
能させるために外部から電気信号を印加する電極（以下
ポンディングパッドと呼ぶ） 、（５）はポンディング
パッド（４）と機能回路を結ぶアルミ配線である。また
、アライメントマーク形成アルミ材（２）及びアルミ配
線（５）は第５図に示すごとくアライメントマーク形成
ポリシリコン（３）の上に被せて形成している。
で、ウェハ上に複数個形成される。（２）はアライメン
トマーク形成アルミ材、（３）はアライメントマーク形
成ポリシリコン、（４）は冗長回路付き半導体装置を機
能させるために外部から電気信号を印加する電極（以下
ポンディングパッドと呼ぶ） 、（５）はポンディング
パッド（４）と機能回路を結ぶアルミ配線である。また
、アライメントマーク形成アルミ材（２）及びアルミ配
線（５）は第５図に示すごとくアライメントマーク形成
ポリシリコン（３）の上に被せて形成している。
次に動作について説明する。半完成品であるチップ（１
）に対し、機能試験装置（以下テスタと呼ぶ）を用いて
ポンディングパッド（４）を通して機能試験を行い、チ
ップ（１）が正常に動作していなければ、その不良回路
部分を冗長回路部分と置換することにより、チップ（１
）は、本来の実現すべき機能を満たすことになる。すな
わち、不良品と判断されたチップ（１）に、良品となる
可能性が生ずる。
）に対し、機能試験装置（以下テスタと呼ぶ）を用いて
ポンディングパッド（４）を通して機能試験を行い、チ
ップ（１）が正常に動作していなければ、その不良回路
部分を冗長回路部分と置換することにより、チップ（１
）は、本来の実現すべき機能を満たすことになる。すな
わち、不良品と判断されたチップ（１）に、良品となる
可能性が生ずる。
上記の置換は、テスタによる機能試験で得られた不良回
路の不良情報に基づき、レーザトリマにて不良回路を冗
長回路と置き換え得るようにチップ（１）内に形成され
たヒユーズを溶断することにより行われる。この溶断の
際に、レーザトリマの機械系の座標と、ヒユーズの実座
標を合わせ込まねばヒユーズの所定の位置を溶断てきな
いので、その−手段としてチップ（１）内にアライメン
トマーク形成アルミ材（２）及びアライメントマーク形
成ポリシリコン（３）を形成し、し・−ザトリマにて合
わせ込みを行う。
路の不良情報に基づき、レーザトリマにて不良回路を冗
長回路と置き換え得るようにチップ（１）内に形成され
たヒユーズを溶断することにより行われる。この溶断の
際に、レーザトリマの機械系の座標と、ヒユーズの実座
標を合わせ込まねばヒユーズの所定の位置を溶断てきな
いので、その−手段としてチップ（１）内にアライメン
トマーク形成アルミ材（２）及びアライメントマーク形
成ポリシリコン（３）を形成し、し・−ザトリマにて合
わせ込みを行う。
従来の冗長回路付き半導体装置内に形成したアライメン
トマークは以上のように構成されているので、上記半導
体装置の所定の機能を持つ特定回路部分の、チップ内に
おける占有面積増加また、アルミ配線（５）の微細化に
伴い、アライメントマークの形成に要する面積の確保が
困難になる問題点があった。
トマークは以上のように構成されているので、上記半導
体装置の所定の機能を持つ特定回路部分の、チップ内に
おける占有面積増加また、アルミ配線（５）の微細化に
伴い、アライメントマークの形成に要する面積の確保が
困難になる問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、アライメントマークの上記半導体装置内に
おける占有面積を少なくできることを目的とする。
れたもので、アライメントマークの上記半導体装置内に
おける占有面積を少なくできることを目的とする。
この発明に係る冗長回路付き半導体装置は、同一チップ
内にあって、所定の機能を持つ特定回路、及びこの特定
回路と同一機能を持つ冗長回路を、それぞれに他の回路
との間に溶断除去可能なヒユーズ部分を介して形成し、
半導体装置の製造時に特定回路が不良と判断されたとき
、上記各ヒユーズ部分を溶断して他の回路に対し、不良
回路を冗長回路に置き換え得るようにした冗長回路付き
半導体装置において、ヒユーズを溶断することにより冗
長回路へ置換するレーザトリマの機械系の座標と、冗長
回路付き半導体装置内のヒユーズの実座標を合わせ込む
ためのアライメントマークを、上記半導体装置内のポン
ディングパッド上に形成するようにしたものである。
内にあって、所定の機能を持つ特定回路、及びこの特定
回路と同一機能を持つ冗長回路を、それぞれに他の回路
との間に溶断除去可能なヒユーズ部分を介して形成し、
半導体装置の製造時に特定回路が不良と判断されたとき
、上記各ヒユーズ部分を溶断して他の回路に対し、不良
回路を冗長回路に置き換え得るようにした冗長回路付き
半導体装置において、ヒユーズを溶断することにより冗
長回路へ置換するレーザトリマの機械系の座標と、冗長
回路付き半導体装置内のヒユーズの実座標を合わせ込む
ためのアライメントマークを、上記半導体装置内のポン
ディングパッド上に形成するようにしたものである。
この発明における半導体装置のチップは、アライメント
マークをアライメントマークの形成に必要なチップ内に
おける面積とほぼ同一であるポンディングパッド上に形
成することにより、冗長回路付き半導体装置内における
占有面積を少なくでき、かつ確実に確保でき得る。
マークをアライメントマークの形成に必要なチップ内に
おける面積とほぼ同一であるポンディングパッド上に形
成することにより、冗長回路付き半導体装置内における
占有面積を少なくでき、かつ確実に確保でき得る。
以下、この発明に係る冗長回路付き半導体装置の一実施
例を図について説明する。第１図は各チップごとの冗長
回路付半導体装置内のアライメントマークの平面形状を
模式的に示す平面図、第２図はこの発明の他の実施例に
よる各チップごとの冗長回路付き半導体装置内のアライ
メントマークの平面形状を模式的に示す平面図である。
例を図について説明する。第１図は各チップごとの冗長
回路付半導体装置内のアライメントマークの平面形状を
模式的に示す平面図、第２図はこの発明の他の実施例に
よる各チップごとの冗長回路付き半導体装置内のアライ
メントマークの平面形状を模式的に示す平面図である。
囚１こおいて（１）、（３）〜（５月よ第３因及び第４
図の従来例に示したものと同等であるので説明を省略す
る。第１図に小−６ｚ −ｚにおけるアライメントマー
クの断面は第５図の従来例に示したものと同様である。
図の従来例に示したものと同等であるので説明を省略す
る。第１図に小−６ｚ −ｚにおけるアライメントマー
クの断面は第５図の従来例に示したものと同様である。
次に動作ｆこついて説明する。第１図に示すごとくポン
ディングパッド（４）上にアライメントマーク形成ポリ
シリコン（３月こよって設けたアライメントマークによ
って、レーザトリマの機械系の座標と、ヒユーズの実座
標を合わせ込み、冗長回路付ぎ半導体装置の機能試験に
一〇不艮と判定された回路を、レーザトリマにて冗長回
路に置換する処理を行う。
ディングパッド（４）上にアライメントマーク形成ポリ
シリコン（３月こよって設けたアライメントマークによ
って、レーザトリマの機械系の座標と、ヒユーズの実座
標を合わせ込み、冗長回路付ぎ半導体装置の機能試験に
一〇不艮と判定された回路を、レーザトリマにて冗長回
路に置換する処理を行う。
また、第５図に示す断面図のごとくアライメントマーク
の形成にはアライメントマーク形成ポリシリコン（３）
上にアルミニウムを被せればよいので、アルミニウムで
形成されたポンディングパッド（４）においても実現で
き得る。
の形成にはアライメントマーク形成ポリシリコン（３）
上にアルミニウムを被せればよいので、アルミニウムで
形成されたポンディングパッド（４）においても実現で
き得る。
なお、上記実施例ではアライメントマークのチップ（１
）内での構成において、一箇所のポンディングパッド（
４）上にだけ形成させるものを示したが、第４図に示し
たごとく、アライメントマークを例えば４箇所、あるい
はそれ以上の箇所に形成させても良く、かつアライメン
トマークの形状にも拘束されないことはもちろんである
。また、上記実施例においては、レーザトリマの座標合
わせ込みのときにアライメントマークを使用したが、上
記半導体装置の機能試験やインライン評価において、ア
ライメントマークを、レーザを使用した非破壊光反射方
式のウエハプローバのウェハアライメント用ターゲット
としても良い。
）内での構成において、一箇所のポンディングパッド（
４）上にだけ形成させるものを示したが、第４図に示し
たごとく、アライメントマークを例えば４箇所、あるい
はそれ以上の箇所に形成させても良く、かつアライメン
トマークの形状にも拘束されないことはもちろんである
。また、上記実施例においては、レーザトリマの座標合
わせ込みのときにアライメントマークを使用したが、上
記半導体装置の機能試験やインライン評価において、ア
ライメントマークを、レーザを使用した非破壊光反射方
式のウエハプローバのウェハアライメント用ターゲット
としても良い。
以上のように、この発明によれば、冗長回路付き半導体
装置の所定の機能を持つ特定回路の不良回路部分を、上
記特定回路と同一機能を持つ冗長回路にレーザトリマに
て置換するときに、レーザトリマの機械系の座標と冗長
回路付き半導体内のヒユーズの実座標を合わせ込むため
のアライメントマークを、ポンディングパッド上に形成
したので、アライメントマークの、冗長回路付き半導体
装置内における６冶面積を少なくでき、ひいては、冗長
回路付き半導体装置の所定の機能を持つ特定回路部分の
、チップ内における占有面積が増加する場合にも、容易
にアライメントマークを形成できる効果がある。
装置の所定の機能を持つ特定回路の不良回路部分を、上
記特定回路と同一機能を持つ冗長回路にレーザトリマに
て置換するときに、レーザトリマの機械系の座標と冗長
回路付き半導体内のヒユーズの実座標を合わせ込むため
のアライメントマークを、ポンディングパッド上に形成
したので、アライメントマークの、冗長回路付き半導体
装置内における６冶面積を少なくでき、ひいては、冗長
回路付き半導体装置の所定の機能を持つ特定回路部分の
、チップ内における占有面積が増加する場合にも、容易
にアライメントマークを形成できる効果がある。
第１図は、この発明の一実施例による各チップごとの冗
長回路付き半導体装置のポンディングパッド上に形成し
たアライメントマークの平面図、第２図はこの発明の他
の実施例による各チップごとの冗長回路付き半導体装置
のポンディングパッド上に形成したアライメントマーク
の平面図、第３図は従来の冗長回路付き半導体装置内の
回路とは別の部分に形成したアライメントマークの平面
図、第４図は従来の冗長回路付き半導体装置内のアルミ
配線に形成したアライメントマークの平面図、第５図は
第１図に示すＺ−Ｚ、第３図に示すＸ−Ｘ、及び第４図
に示すＹ−Ｙにおけるアライメントマークの断面図であ
る。 図において、（１）はチップ、（２）はアライメントマ
ーク形成アルミ材、（３）はアライメントマーク形成ポ
リシリコン、（４）はポンディングパッド、（５）はア
ルミ配線である。 なお、図中、同一符号は同一、又は相当部分を示す。
長回路付き半導体装置のポンディングパッド上に形成し
たアライメントマークの平面図、第２図はこの発明の他
の実施例による各チップごとの冗長回路付き半導体装置
のポンディングパッド上に形成したアライメントマーク
の平面図、第３図は従来の冗長回路付き半導体装置内の
回路とは別の部分に形成したアライメントマークの平面
図、第４図は従来の冗長回路付き半導体装置内のアルミ
配線に形成したアライメントマークの平面図、第５図は
第１図に示すＺ−Ｚ、第３図に示すＸ−Ｘ、及び第４図
に示すＹ−Ｙにおけるアライメントマークの断面図であ
る。 図において、（１）はチップ、（２）はアライメントマ
ーク形成アルミ材、（３）はアライメントマーク形成ポ
リシリコン、（４）はポンディングパッド、（５）はア
ルミ配線である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 半導体装置を製造する装置の機械系の座標と、上記半導
体装置内の特定場所の座標とを合わせ込むために用いる
アライメントマークの、該半導体装置内の配置場所を他
の機能の配置場所と共用したことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21710488A JPH0265149A (ja) | 1988-08-30 | 1988-08-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21710488A JPH0265149A (ja) | 1988-08-30 | 1988-08-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0265149A true JPH0265149A (ja) | 1990-03-05 |
Family
ID=16698915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21710488A Pending JPH0265149A (ja) | 1988-08-30 | 1988-08-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0265149A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5863192A (en) * | 1995-04-19 | 1999-01-26 | Tokyo Gas Company, Ltd. | Low nitrogen oxides generating method and apparatus |
| US6265119B1 (en) * | 1995-02-17 | 2001-07-24 | Nikon Corporation | Method for producing semiconductor devices |
| US6661106B1 (en) * | 2002-08-13 | 2003-12-09 | International Business Machines Corporation | Alignment mark structure for laser fusing and method of use |
| JP2006173218A (ja) * | 2004-12-14 | 2006-06-29 | Ricoh Co Ltd | 半導体ウェハ並びに半導体ウェハの位置決め方法及びレーザートリミング方法 |
| US20130271945A1 (en) | 2004-02-06 | 2013-10-17 | Nikon Corporation | Polarization-modulating element, illumination optical apparatus, exposure apparatus, and exposure method |
| US9341954B2 (en) | 2007-10-24 | 2016-05-17 | Nikon Corporation | Optical unit, illumination optical apparatus, exposure apparatus, and device manufacturing method |
| US9423698B2 (en) | 2003-10-28 | 2016-08-23 | Nikon Corporation | Illumination optical apparatus and projection exposure apparatus |
| US9678332B2 (en) | 2007-11-06 | 2017-06-13 | Nikon Corporation | Illumination apparatus, illumination method, exposure apparatus, and device manufacturing method |
| US9678437B2 (en) | 2003-04-09 | 2017-06-13 | Nikon Corporation | Illumination optical apparatus having distribution changing member to change light amount and polarization member to set polarization in circumference direction |
| US9885872B2 (en) | 2003-11-20 | 2018-02-06 | Nikon Corporation | Illumination optical apparatus, exposure apparatus, and exposure method with optical integrator and polarization member that changes polarization state of light |
| US9891539B2 (en) | 2005-05-12 | 2018-02-13 | Nikon Corporation | Projection optical system, exposure apparatus, and exposure method |
| US10101666B2 (en) | 2007-10-12 | 2018-10-16 | Nikon Corporation | Illumination optical apparatus, exposure apparatus, and device manufacturing method |
-
1988
- 1988-08-30 JP JP21710488A patent/JPH0265149A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265119B1 (en) * | 1995-02-17 | 2001-07-24 | Nikon Corporation | Method for producing semiconductor devices |
| US5863192A (en) * | 1995-04-19 | 1999-01-26 | Tokyo Gas Company, Ltd. | Low nitrogen oxides generating method and apparatus |
| US6661106B1 (en) * | 2002-08-13 | 2003-12-09 | International Business Machines Corporation | Alignment mark structure for laser fusing and method of use |
| US9885959B2 (en) | 2003-04-09 | 2018-02-06 | Nikon Corporation | Illumination optical apparatus having deflecting member, lens, polarization member to set polarization in circumference direction, and optical integrator |
| US9678437B2 (en) | 2003-04-09 | 2017-06-13 | Nikon Corporation | Illumination optical apparatus having distribution changing member to change light amount and polarization member to set polarization in circumference direction |
| US9423698B2 (en) | 2003-10-28 | 2016-08-23 | Nikon Corporation | Illumination optical apparatus and projection exposure apparatus |
| US9760014B2 (en) | 2003-10-28 | 2017-09-12 | Nikon Corporation | Illumination optical apparatus and projection exposure apparatus |
| US10281632B2 (en) | 2003-11-20 | 2019-05-07 | Nikon Corporation | Illumination optical apparatus, exposure apparatus, and exposure method with optical member with optical rotatory power to rotate linear polarization direction |
| US9885872B2 (en) | 2003-11-20 | 2018-02-06 | Nikon Corporation | Illumination optical apparatus, exposure apparatus, and exposure method with optical integrator and polarization member that changes polarization state of light |
| US10234770B2 (en) | 2004-02-06 | 2019-03-19 | Nikon Corporation | Polarization-modulating element, illumination optical apparatus, exposure apparatus, and exposure method |
| US10241417B2 (en) | 2004-02-06 | 2019-03-26 | Nikon Corporation | Polarization-modulating element, illumination optical apparatus, exposure apparatus, and exposure method |
| US20130271945A1 (en) | 2004-02-06 | 2013-10-17 | Nikon Corporation | Polarization-modulating element, illumination optical apparatus, exposure apparatus, and exposure method |
| US10007194B2 (en) | 2004-02-06 | 2018-06-26 | Nikon Corporation | Polarization-modulating element, illumination optical apparatus, exposure apparatus, and exposure method |
| JP2006173218A (ja) * | 2004-12-14 | 2006-06-29 | Ricoh Co Ltd | 半導体ウェハ並びに半導体ウェハの位置決め方法及びレーザートリミング方法 |
| US9891539B2 (en) | 2005-05-12 | 2018-02-13 | Nikon Corporation | Projection optical system, exposure apparatus, and exposure method |
| US10101666B2 (en) | 2007-10-12 | 2018-10-16 | Nikon Corporation | Illumination optical apparatus, exposure apparatus, and device manufacturing method |
| US9857599B2 (en) | 2007-10-24 | 2018-01-02 | Nikon Corporation | Optical unit, illumination optical apparatus, exposure apparatus, and device manufacturing method |
| US9341954B2 (en) | 2007-10-24 | 2016-05-17 | Nikon Corporation | Optical unit, illumination optical apparatus, exposure apparatus, and device manufacturing method |
| US9678332B2 (en) | 2007-11-06 | 2017-06-13 | Nikon Corporation | Illumination apparatus, illumination method, exposure apparatus, and device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0178227B1 (en) | Integrated circuit semiconductor device formed on a wafer | |
| US5691570A (en) | Integrated circuits having patterns of mirror images and packages incorporating the same | |
| JPH0265149A (ja) | 半導体装置 | |
| US5616931A (en) | Semiconductor device | |
| JP4489106B2 (ja) | 不良解析装置 | |
| JP2002033361A (ja) | 半導体ウェハ | |
| US20230282529A1 (en) | Semiconductor wafer with probe pads located in saw street | |
| US6972583B2 (en) | Method for testing electrical characteristics of bumps | |
| JPH03180047A (ja) | 集積回路及びその製造方法 | |
| KR100448113B1 (ko) | 반도체 소자 | |
| US6184569B1 (en) | Semiconductor chip inspection structures | |
| JP3001587B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0222842A (ja) | レーザートリミング方法 | |
| JP2001358144A (ja) | 半導体装置およびその製造方法 | |
| JPH0669444A (ja) | 半導体集積回路装置 | |
| JPH03228345A (ja) | 半導体素子チップ及びその素子チップの検査方法 | |
| JPH07111282A (ja) | 半導体チップおよびそれを用いた半導体集積回路装置 | |
| JPH08335616A (ja) | 半導体装置及びその検査方法 | |
| JPS61278127A (ja) | 半導体装置 | |
| KR19990000215A (ko) | 포스트 마스크의 검사패턴 | |
| JPH08274178A (ja) | 半導体装置の製造方法 | |
| JPH03203344A (ja) | 半導体デバイスの識別方法 | |
| JP2010096772A (ja) | 不良解析装置 | |
| JPH08115958A (ja) | 半導体装置 | |
| JP2000156411A (ja) | 半導体装置 |