JP2006173218A - 半導体ウェハ並びに半導体ウェハの位置決め方法及びレーザートリミング方法 - Google Patents
半導体ウェハ並びに半導体ウェハの位置決め方法及びレーザートリミング方法 Download PDFInfo
- Publication number
- JP2006173218A JP2006173218A JP2004360725A JP2004360725A JP2006173218A JP 2006173218 A JP2006173218 A JP 2006173218A JP 2004360725 A JP2004360725 A JP 2004360725A JP 2004360725 A JP2004360725 A JP 2004360725A JP 2006173218 A JP2006173218 A JP 2006173218A
- Authority
- JP
- Japan
- Prior art keywords
- axis direction
- semiconductor wafer
- positioning
- laser beam
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】
位置決め専用のアライメントマークを用いることなく、半導体ウェハの位置決めを行なう。
【解決手段】
半導体ウェハ2では、チップ領域4におけるパッド開口部8の近傍に、位置決め用レーザー光がX軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ配線パターン10が1本だけY軸方向に形成されているX軸方向スキャン領域Aと、位置決め用レーザー光がY軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ配線パターン10が1本だけX軸方向に形成されているY軸方向スキャン領域Bとを備えている。
【選択図】図1
位置決め専用のアライメントマークを用いることなく、半導体ウェハの位置決めを行なう。
【解決手段】
半導体ウェハ2では、チップ領域4におけるパッド開口部8の近傍に、位置決め用レーザー光がX軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ配線パターン10が1本だけY軸方向に形成されているX軸方向スキャン領域Aと、位置決め用レーザー光がY軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ配線パターン10が1本だけX軸方向に形成されているY軸方向スキャン領域Bとを備えている。
【選択図】図1
Description
本発明は、少なくともX軸方向とY軸方向に配線パターンを備えている複数のチップ領域がスクライブラインを挟んでマトリクス状に配置されている半導体ウェハと、その半導体ウェハに対して位置決め用レーザー光を照射して基準位置を設定するための半導体ウェハの位置決め方法と、その位置決め方法を用いたレーザートリミング方法に関するものである。
半導体ウェハ上のチップ領域に形成されている抵抗素子の抵抗値を、レーザートリミングを用いて調整する技術がある。レーザートリミングを行なう際には、トリミング位置を決定するために、例えば図6に示すように、半導体ウェハ30のチップ領域32間に形成されたスクライブライン34上に位置決め用のアライメントマーク36を形成し、アライメントマーク36を利用して位置決めを行なう方法がある。
この方法では、スクライブライン34上に例えば長方形等の特定の形状に形成されたアライメントマーク36にレーザー光を照射し、レーザー光をアライメントマーク36と相対的に移動させてアライメントマーク36からの反射光を検出し、そのコントラストから絶対位置を認識してトリミングを行なう相対位置を決定する(例えば、特許文献1参照。)。
特開平5−129176号公報
特許第3171134号公報
スクライブライン上にアライメントマークを形成し、そのアライメントマークを利用してレーザートリミングを行なう場合、スクライブラインはチップ領域を多数配置するために微細に形成されているので、チップ領域周辺の、例えばアルミニウムなどの配線パターンを誤認識する可能性や、反射コントラストの悪影響による認識不良を生じる可能性がある。
そこで本発明は、位置決め専用のアライメントマークを用いることなく位置決めを行なうことができる半導体ウェハ並びに半導体ウェハの位置決め方法及びレーザートリミング方法を提供することを目的とするものである。
本発明にかかる半導体ウェハは、少なくともX軸方向とY軸方向に配線パターンが形成されている複数のチップ領域がスクライブラインを挟んでマトリクス状に配置されている半導体ウェハであって、上記チップ領域は、位置決め用レーザー光がX軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ配線パターンが1本だけY軸方向に形成されているX軸方向スキャン領域と、位置決め用レーザー光がY軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ配線パターンが1本だけX軸方向に形成されているY軸方向スキャン領域とを備えているものである。
これにより、位置決め専用のアライメントマークを用いることなく、チップ領域内に設けられたX軸方向スキャン領域及びY軸方向スキャン領域を用いて基準位置を設定することができる。
これにより、位置決め専用のアライメントマークを用いることなく、チップ領域内に設けられたX軸方向スキャン領域及びY軸方向スキャン領域を用いて基準位置を設定することができる。
また、スクライブライン上にアライメントマークを形成する方法に代えて、例えばアライメントマークをスクライブライン上ではなくチップ領域内に形成されたキャパシタ上に形成し、アライメントマークが形成されているキャパシタ形成領域に対してレーザー光を照射して、反射光のコントラストから絶対位置を認識してトリミングを行なう相対位置を決定する方法がある(例えば、特許文献2参照。)。しかし、アライメントマークをチップ領域内のキャパシタ形成領域上に形成した場合、レーザートリミングを行なう際に、位置決め用レーザー光の照射によりキャパシタにダメージを与えるという問題があった。
そこで本発明の半導体ウェハにおいて、上記X軸方向スキャン領域及び上記Y軸方向スキャン領域に配線パターン以外の素子が形成されていないようにすることが好ましい。
これにより、キャパシタなどの素子に対して位置決め用レーザー光を照射することをなくすことができ、素子への位置決め用レーザー光照射によるダメージを抑えることができる。
これにより、キャパシタなどの素子に対して位置決め用レーザー光を照射することをなくすことができ、素子への位置決め用レーザー光照射によるダメージを抑えることができる。
また、アライメントマークをスクライブライン上に形成した場合、ダイシングの際にダイシングカッターがアライメントマークを切断しなければならいことから、アルミニウムなどの金属膜からなるアライメントマークがダイシングカッターの磨耗や破損の原因となっていた。さらに、ダイシングの際にダイシングカッターにアルミニウムが付着してしまい、ダイシングカッターの切断能力が低下して基板表面の酸化膜にクラックが生じるという問題があった。
そこで本発明の半導体ウェハにおいて、スクライブライン上にはアライメントマークが形成されていないようにすることが好ましい。
その結果、アライメントマークを切断することなくダイシングを行なうことができるので、ダイシングカッターの磨耗や破損を抑えることができる。
その結果、アライメントマークを切断することなくダイシングを行なうことができるので、ダイシングカッターの磨耗や破損を抑えることができる。
本発明の半導体ウェハにおいて、配線パターンの材料の例として、金属材料、ポリシリコン又はポリサイドを挙げることができる。
また、上記チップ領域内に、抵抗値を調節するためのヒューズ素子又は薄膜抵抗体を備えているようにしてもよい。
チップ領域内に、抵抗値を調節するためのヒューズ素子又は薄膜抵抗体を備えているようにすれば、トリミング用レーザー光をヒューズ素子又は薄膜抵抗体に照射して切断するレーザートリミングを用いた抵抗値の調整を行なうことができる。
チップ領域内に、抵抗値を調節するためのヒューズ素子又は薄膜抵抗体を備えているようにすれば、トリミング用レーザー光をヒューズ素子又は薄膜抵抗体に照射して切断するレーザートリミングを用いた抵抗値の調整を行なうことができる。
本発明にかかる半導体ウェハの位置決め方法は、少なくともX軸方向とY軸方向に配線パターンが形成されている複数のチップ領域がスクライブラインを挟んでマトリクス状に配置されている半導体ウェハに対し、位置決め用レーザー光を照射して半導体ウェハにおける基準位置を決定する半導体ウェハの位置決め方法であって、上記チップ領域内の、位置決め用レーザー光がX軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ配線パターンが1本だけY軸方向に形成されているX軸方向スキャン領域と、位置決め用レーザー光がY軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ配線パターンが1本だけX軸方向に形成されているY軸方向スキャン領域を用い、上記X軸方向スキャン領域及び上記Y軸方向スキャン領域で位置決め用レーザー光を走査させて上記半導体ウェハの基準位置の決定を行なう。
これにより、位置決め専用のアライメントマークを用いることなく半導体ウェハの基準位置を決定することができる。
これにより、位置決め専用のアライメントマークを用いることなく半導体ウェハの基準位置を決定することができる。
本発明の位置決め方法において、本発明の半導体ウェハを用いることができる。
本発明にかかるレーザートリミング方法は、チップ領域内に、少なくとも抵抗値調整用のヒューズ素子又は薄膜抵抗体が形成された半導体ウェハに対して位置決め用レーザー光を照射して基準位置を決定し、上記基準位置との相対位置関係からトリミング用レーザー光を照射すべきヒューズ素子又は薄膜抵抗体の位置を設定し、トリミング用レーザー光を照射してヒューズ素子又は薄膜抵抗体の所定の位置を切断して抵抗値を調整するレーザートリミング方法であって、本発明の半導体ウェハの位置決め方法を用いて半導体ウェハの基準位置を決定する。
これにより、専用のアライメントマークを用いることなく半導体ウェハの基準位置を決定してレーザートリミングを行なうことができる。
これにより、専用のアライメントマークを用いることなく半導体ウェハの基準位置を決定してレーザートリミングを行なうことができる。
本発明の半導体ウェハでは、チップ領域において、位置決め用レーザー光がX軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ配線パターンが1本だけY軸方向に形成されているX軸方向スキャン領域と、位置決め用レーザー光がY軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ配線パターンが1本だけX軸方向に形成されているY軸方向スキャン領域とを備えているようにしたので、アライメントマークを用いることなく、チップ領域内に設けられたX軸方向スキャン領域及びY軸方向スキャン領域を用いて基準位置を設定することができる。
さらに、X軸方向スキャン領域及びY軸方向スキャン領域に配線パターン以外の素子が形成されていないようにすれば、キャパシタなど配線パターン以外の素子に位置決め用レーザー光を照射することなく位置決めを行なうことができるので、位置決めの際に半導体ウェハに形成された配線パターン以外の素子が位置決め用レーザー光によってダメージを受けることを防止することができる。
さらに、スクライブライン上に位置決め用のアライメントマークが形成されていないようにすれば、ダイシングの際にアライメントマークを切断することがないので、ダイシングカッターの磨耗や破損を抑えることができる。
また、チップ領域内に、抵抗値を調節するためのヒューズ素子又は薄膜抵抗体を備えているようにすれば、トリミング用レーザー光をヒューズ素子又は薄膜抵抗体に照射して切断するレーザートリミングを用いて抵抗値の調整を行なうことができる。
本発明の半導体ウェハの位置決め方法では、少なくともX軸方向とY軸方向に配線パターンが形成されている複数のチップ領域がスクライブラインを挟んでマトリクス状に配置されている半導体ウェハに対し、位置決め用レーザー光を照射して半導体ウェハにおける基準位置を決定する半導体ウェハの位置決め方法において、チップ領域内の、位置決め用レーザー光がX軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ配線パターンが1本だけY軸方向に形成されているX軸方向スキャン領域と、位置決め用レーザー光がY軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ配線パターンが1本だけX軸方向に形成されているY軸方向スキャン領域を用い、X軸方向スキャン領域及びY軸方向スキャン領域で位置決め用レーザー光を走査させて半導体ウェハの基準位置の決定を行なうようにしたので、アライメントマークを用いることなく半導体ウェハの基準位置を決定することができる。
本発明のレーザートリミング方法では、チップ領域内に、少なくとも抵抗値調整用のヒューズ素子又は薄膜抵抗体が形成された半導体ウェハに対して位置決め用レーザー光を照射して基準位置を決定し、上記基準位置との相対位置関係からトリミング用レーザー光を照射すべきヒューズ素子又は薄膜抵抗体の位置を設定し、トリミング用レーザー光を照射してヒューズ素子又は薄膜抵抗体の所定の位置を切断して抵抗値を調整するレーザートリミング方法において、本発明の位置決め方法を用いて半導体ウェハの位置決めを行なうようにしたので、専用のアライメントマークを用いることなく半導体ウェハの基準位置を決定してレーザートリミングを行なうことができる。
以下に本発明の好適な実施形態の一例を図面を参照して説明する。以下に挙げる実施例は本発明の実施形態の一例であり、本発明はこれに限定されるものではない。
本発明の半導体ウェハを図1及び図2を参照しながら説明する。図1は本発明の半導体ウェハの一実施例を説明するための図であり、(A)は平面図、(B)はチップ領域の拡大図、(C)は(B)の端部の接続端子周辺の拡大図である。
半導体ウェハ2は、複数のチップ領域4がマトリクス状に形成されており、隣り合うチップ領域4の間にはそれぞれのチップ領域4に分割するためのスクライブライン6が形成されている。
チップ領域4には、(B)に示すように、外部との電気的接続を行なうためのパッド開口部8がチップ領域4の周縁に沿うように形成され、さらにヒューズ切断の複数のトリミング窓開口部9が設けられており、パッド開口部8とトリミング窓開口部9以外の領域はパッシベーション膜7で被われている。
チップ領域4には、(B)に示すように、外部との電気的接続を行なうためのパッド開口部8がチップ領域4の周縁に沿うように形成され、さらにヒューズ切断の複数のトリミング窓開口部9が設けられており、パッド開口部8とトリミング窓開口部9以外の領域はパッシベーション膜7で被われている。
図2は半導体ウェハ2の断面を示したものであり、(A)は図1(C)のW−W位置での断面図、(B)は同図のX−Xでの断面図、(C)は図1(B)のY−Y位置での断面図、(D)は同図のZ−Z位置での断面図である。
半導体ウェハ2は、ソース領域,ドレイン領域,ウェル領域などが形成されている半導体基板12上にシリコン酸化膜からなる素子分離絶縁膜14やゲート絶縁膜(図示は省略)が形成されており、素子分離絶縁膜14上にポリシリコンからなるヒューズ22が形成され、ゲート酸化膜上にポリシリコンからなるゲート電極(図示は省略)が形成されている。ヒューズ22上及びゲート電極上を含んで素子分離絶縁膜14上全面に層間絶縁膜16が形成されている。層間絶縁膜上16上に、例えばアルミニウムなどの金属材料からなる配線パターン10と電極パッド20が形成されている。配線パターン10上を含んで層間絶縁膜16上にパッシベーション膜7が形成されている。電極パッド20は配線パターン10を形成するのと同時に同じ材料で形成されている。
半導体ウェハ2は、ソース領域,ドレイン領域,ウェル領域などが形成されている半導体基板12上にシリコン酸化膜からなる素子分離絶縁膜14やゲート絶縁膜(図示は省略)が形成されており、素子分離絶縁膜14上にポリシリコンからなるヒューズ22が形成され、ゲート酸化膜上にポリシリコンからなるゲート電極(図示は省略)が形成されている。ヒューズ22上及びゲート電極上を含んで素子分離絶縁膜14上全面に層間絶縁膜16が形成されている。層間絶縁膜上16上に、例えばアルミニウムなどの金属材料からなる配線パターン10と電極パッド20が形成されている。配線パターン10上を含んで層間絶縁膜16上にパッシベーション膜7が形成されている。電極パッド20は配線パターン10を形成するのと同時に同じ材料で形成されている。
電極パッド20上のパッシベーション膜7にパッド開口部8が形成されている。また、ヒューズ22上のパッシベーション膜7にトリミング窓開口部9が形成されている。トリミング窓開口部9の底部には、層間絶縁膜16が所定の膜厚だけを残されている。
尚、図示されていないが、配線パターン10と、ヒューズ22やゲート電極などのポリシリコンパターンは、層間絶縁膜16に形成されたコンタクトホールを介して電気的に接続されている。
尚、図示されていないが、配線パターン10と、ヒューズ22やゲート電極などのポリシリコンパターンは、層間絶縁膜16に形成されたコンタクトホールを介して電気的に接続されている。
半導体ウェハ2は、チップ領域4のパッド開口部8の近傍に、位置決め用レーザー光がX軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ配線パターン10が1本だけY軸方向に形成されているX軸方向スキャン領域Aと、位置決め用レーザー光がY軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ配線パターン10が1本だけX軸方向に形成されているY軸方向スキャン領域Bとを備えている(図1(C)を参照。)。
ここで、例えばレーザートリミングを行なう際に用いる位置決め用レーザー径が例えば7〜8μm程度、レーザー光の走査幅が例えば20μm程度である場合には、X軸方向スキャン領域Aの寸法は、X軸方向に20μm以上、ここでは25μm、Y軸方向に7〜8μm程度の幅寸法であり、またY軸方向スキャン領域Bの寸法は、X軸方向に7〜8μm程度、Y軸方向に20μm以上、ここでは25μmの幅寸法である。また、X軸方向スキャン領域A及びY軸方向スキャン領域B内に形成されている配線パターン10の幅寸法は位置決め用レーザー光径以下に形成されており、ここでは7μmである。
この実施例の半導体ウェハ2には、スクライブライン6やチップ領域4内に位置決め専用のアライメントマークが形成されていない。さらに、X軸方向スキャン領域A及びY軸方向スキャン領域Bにおいて、1本の配線パターン10以外の素子は形成されていない。
次に、図1及び図2を参照して説明した半導体ウェハ2を用いて行なう半導体ウェハの位置決め方法とその位置決め方法を用いたレーザートリミング方法の実施例を説明する。
図3は半導体ウェハの位置決め方法の実施例を説明するための概略構成図である。この実施例では、半導体ウェハ2の位置決めにX軸方向スキャン領域A及びY軸方向スキャン領域Bを用いる。
図3は半導体ウェハの位置決め方法の実施例を説明するための概略構成図である。この実施例では、半導体ウェハ2の位置決めにX軸方向スキャン領域A及びY軸方向スキャン領域Bを用いる。
半導体ウェハ2をチップ領域4が上面となるように配置し、位置決め用レーザー光を上方から半導体ウェハ2に対して鉛直下向きに照射する。位置決め用レーザー光としては、例えばヒューズトリミング用レーザー光を分光したものであってもよいし、位置決め専用の光源を設けてもよい。位置決め用レーザー光の光源(位置決め用レーザー光がトリミング用レーザー光の分光である場合には分光器)24と半導体ウェハ2との間に、ハーフミラー26を配置し、ハーフミラー26の側方に検出器28を配置する。ハーフミラー26は半導体ウェハ2に対して照射される位置決め用レーザー光を透過させ、半導体ウェハ2からの反射光を反射させて側方に配置された検出器28に導くようになっている。
ここで、位置決め用レーザー径は、例えば7〜8μmであり、検出器28で信号強度を正確に検出するために必要な位置決め用レーザー光の走査幅は、例えば20μmである。但し、ここでのレーザー径及び走査幅は位置決め方法をより具体的に説明するために用いた一例であり、本発明はこれに限定されるものではない。
位置決め用レーザー光をスキャン領域A及びBに対して順に照射して信号を検出器28で検出する。ここでは、まずスキャン領域Aに対して位置決め用レーザー光を照射する。スキャン領域A内に形成されている1本の配線パターン10に対して直交するように、位置決め用レーザー光を例えば20μmだけ走査させる。スキャン領域A及びB内に形成されている配線パターン10の幅寸法は、ここでは7μmである。
スキャン領域A内に形成されている配線パターン10の幅寸法は位置決め用レーザー径以下であるので、位置決め用レーザー径を走査させてその反射光を検出することにより、例えば図4に示すような波形の検出信号を得ることができる。このサイン波状の検出信号のピーク位置を正確に検出することで、X軸方向の基準位置を決定することができる。
スキャン領域Aについて反射光を検出した後、スキャン領域Bについても同様に配線パターン10に対して直交するように位置決め用レーザー光を走査させてその反射光を検出し、ピーク位置を検出する。
スキャン領域Aについて反射光を検出した後、スキャン領域Bについても同様に配線パターン10に対して直交するように位置決め用レーザー光を走査させてその反射光を検出し、ピーク位置を検出する。
ここで、スキャン領域A,Bからの反射光強度のピークを検出する手段としては、検出器28で得たサイン波状の信号強度のピークを検出する方法以外にも、例えば検出した信号強度を時間微分した値からピーク位置を検出する方法であってもよい。
半導体ウェハ2での基準位置が決定すると、その基準位置に基づいてレーザートリミングを行なう。ヒューズ22の位置は、基準位置に対して予め設定されている。したがって、検出器28で得た信号強度のピーク位置より基準位置を決定することで、ヒューズ22の位置を正確に割り出すことができる。そして、切断すべきヒューズ22の位置に相当するトリミング窓開口部9に対してトリミング用レーザー光を照射して、ヒューズ22を図5に示すように切断する。
この実施例では、位置決め用レーザー光を半導体ウェハ2のチップ領域中に設けられたスキャン領域A,Bで走査させて半導体ウェハ2の位置決めを行なうようにしたので、アライメントマークを用いることなく位置決めを行なうことができ、スクライブライン6上にアライメントマークを形成する必要をなくすことができる。スクライブライン6上にアライメントマークが存在しないようにすることで、ダイシングの際にダイシングカッターがアライメントマークを切断することをなくして、ダイシングカッターの磨耗や損傷を防止することができる。さらに、スキャン領域A,Bには配線パターン10以外の素子が形成されていないので、位置決め用レーザー光をスキャン領域A,B内で走査させても素子に対してダメージを与えることがない。
この実施例の半導体ウェハ2において、配線パターン10はアルミニウムにより形成されているが、X軸方向スキャン領域及びY軸方向スキャン領域に配置される配線パターン10の材料としてアルミニウムの他、アルミニウム合金、銅、銅合金などの金属材料や、ポリシリコン、ポリサイドなどを用いることができる。また、抵抗値調整用のヒューズ22はポリシリコン以外の材料、例えば金属材料で形成されているものであってもよい。また、半導体ウェハ2のヒューズ22に代えて、薄膜抵抗体を抵抗値調整用の素子として用いてもよい。
この実施例において、半導体ウェハ2は配線パターン10が1層に形成されているが、本発明は、位置決め用レーザー光を走査させるスキャン領域を除く領域において2層以上に配線パターンが形成されているものに対しても適用することができる。
この実施例において、半導体ウェハ2は配線パターン10が1層に形成されているが、本発明は、位置決め用レーザー光を走査させるスキャン領域を除く領域において2層以上に配線パターンが形成されているものに対しても適用することができる。
本発明の半導体ウェハ並びに半導体ウェハの位置決め方法及びレーザートリミング方法は、この実施例のようにスクライブライン上にアライメントマークが形成されていないことが好ましいが、スクライブライン上にアライメントマークが形成されていても適用することができる。
この実施例の半導体ウェハ2において、X軸方向スキャン領域A及びY軸方向スキャン領域Bはパッド開口部8近傍に設けられているが、本発明の半導体ウェハはこれに限定されるものではなく、これらのスキャン領域A及びBがパッド開口部8近傍の領域以外の領域に設けられているものであってもよい。また、本発明の位置決め方法及びその位置決め方法を用いたレーザートリミング方法は、スキャン領域A及びBがパッド開口部8近傍の領域以外の領域に存在しているものに対しても適用することができる。
この実施例の半導体ウェハ2において、X軸方向スキャン領域A及びY軸方向スキャン領域Bはパッド開口部8近傍に設けられているが、本発明の半導体ウェハはこれに限定されるものではなく、これらのスキャン領域A及びBがパッド開口部8近傍の領域以外の領域に設けられているものであってもよい。また、本発明の位置決め方法及びその位置決め方法を用いたレーザートリミング方法は、スキャン領域A及びBがパッド開口部8近傍の領域以外の領域に存在しているものに対しても適用することができる。
この実施例で示した、スキャン領域A及びBの寸法やスキャン領域A及びB内に形成されている配線パターンの幅寸法は、この実施例で用いた位置決め用レーザー光源28や検出器32に対応するために挙げた数値例であって、本発明はこれに限定されるものではなく、位置決めに用いるレーザー光径や検出器等の周辺機器の変更に伴ないこれらの数値を変更することができる。
この実施例においては、配線パターン10を用いた位置決め方法をレーザートリミングに用いているが、本発明の位置決め方法は、レーザートリミング以外においても用いることができる。
この実施例においては、配線パターン10を用いた位置決め方法をレーザートリミングに用いているが、本発明の位置決め方法は、レーザートリミング以外においても用いることができる。
2 半導体ウェハ
4 チップ領域
6 スクライブライン
7 パッシベーション膜
8 パッド開口部
9 トリミング窓開口部
10 配線パターン
12 半導体基板
14 素子分離絶縁膜
16 層間絶縁膜
20 電極パッド
22 ヒューズ
24 位置決め用レーザー光源
26 レンズ
28 光検出器
A,B スキャン領域
4 チップ領域
6 スクライブライン
7 パッシベーション膜
8 パッド開口部
9 トリミング窓開口部
10 配線パターン
12 半導体基板
14 素子分離絶縁膜
16 層間絶縁膜
20 電極パッド
22 ヒューズ
24 位置決め用レーザー光源
26 レンズ
28 光検出器
A,B スキャン領域
Claims (8)
- 少なくともX軸方向とY軸方向に配線パターンを備えている複数のチップ領域がスクライブラインを挟んでマトリクス状に配置されている半導体ウェハにおいて、
前記チップ領域は、位置決め用レーザー光がX軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ前記配線パターンが1本だけY軸方向に形成されているX軸方向スキャン領域と、前記位置決め用レーザー光がY軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ前記配線パターンが1本だけX軸方向に形成されているY軸方向スキャン領域とを備えていることを特徴とする半導体ウェハ。 - 前記X軸方向スキャン領域及び前記Y軸方向スキャン領域に、前記配線パターン以外の素子が形成されていない請求項1に記載の半導体ウェハ。
- 前記スクライブライン上に、位置決め用のアライメントマークが形成されていない請求項1又は2に記載の半導体ウェハ。
- 前記配線パターンは、金属材料、ポリシリコン又はポリサイドにより形成されている請求項1から3のいずれかに記載の半導体ウェハ。
- 前記チップ領域内に、抵抗値を調節するためのヒューズ素子又は薄膜抵抗体を備えている請求項1から4のいずれかに記載の半導体ウェハ。
- 少なくともX軸方向とY軸方向に配線パターンを備えている複数のチップ領域がスクライブラインを挟んでマトリクス状に配置されている半導体ウェハに対し、位置決め用レーザー光を照射して前記半導体ウェハにおける基準位置を決定する半導体ウェハの位置決め方法において、
前記チップ領域内の、位置決め用レーザー光がX軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ前記配線パターンが1本だけY軸方向に形成されているX軸方向スキャン領域と、前記位置決め用レーザー光がY軸方向に走査される範囲内に位置決め用レーザー径以下の幅寸法をもつ前記配線パターンが1本だけX軸方向に形成されているY軸方向スキャン領域を用い、前記X軸方向スキャン領域及び前記Y軸方向スキャン領域で位置決め用レーザー光を走査させて前記半導体ウェハの基準位置の決定を行なうことを特徴とする半導体ウェハの位置決め方法。 - 前記半導体ウェハとして、請求項1から5のいずれかに記載の半導体ウェハを用いる請求項6に記載の半導体ウェハの位置決め方法。
- チップ領域内に少なくとも抵抗値調整用のヒューズ素子又は薄膜抵抗体が形成されている半導体ウェハに対して位置決め用レーザー光を照射して基準位置を決定し、前記基準位置との相対位置関係からトリミング用レーザー光を照射すべき前記ヒューズ素子又は前記薄膜抵抗体の位置を設定し、前記トリミング用レーザー光を照射して前記ヒューズ素子又は前記薄膜抵抗体の所定の位置を切断して抵抗値を調整するレーザートリミング方法において、
請求項6又は7に記載の位置決め方法を用いて半導体ウェハの基準位置を決定することを特徴とするレーザートリミング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004360725A JP2006173218A (ja) | 2004-12-14 | 2004-12-14 | 半導体ウェハ並びに半導体ウェハの位置決め方法及びレーザートリミング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004360725A JP2006173218A (ja) | 2004-12-14 | 2004-12-14 | 半導体ウェハ並びに半導体ウェハの位置決め方法及びレーザートリミング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006173218A true JP2006173218A (ja) | 2006-06-29 |
Family
ID=36673655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004360725A Pending JP2006173218A (ja) | 2004-12-14 | 2004-12-14 | 半導体ウェハ並びに半導体ウェハの位置決め方法及びレーザートリミング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006173218A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6245112A (ja) * | 1985-08-23 | 1987-02-27 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPS6345833A (ja) * | 1986-08-13 | 1988-02-26 | Nec Corp | 半導体装置 |
JPS63119528A (ja) * | 1986-11-07 | 1988-05-24 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPH0265149A (ja) * | 1988-08-30 | 1990-03-05 | Mitsubishi Electric Corp | 半導体装置 |
JPH02192754A (ja) * | 1989-01-20 | 1990-07-30 | Mitsubishi Electric Corp | 半導体装置 |
JPH1167620A (ja) * | 1997-08-08 | 1999-03-09 | Mitsubishi Electric Corp | アライメントマークを有する半導体装置 |
JP2001035924A (ja) * | 1999-07-22 | 2001-02-09 | Mitsumi Electric Co Ltd | 半導体装置及びトリミング方法 |
JP2003163268A (ja) * | 2001-09-17 | 2003-06-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置及びその製造方法 |
-
2004
- 2004-12-14 JP JP2004360725A patent/JP2006173218A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6245112A (ja) * | 1985-08-23 | 1987-02-27 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPS6345833A (ja) * | 1986-08-13 | 1988-02-26 | Nec Corp | 半導体装置 |
JPS63119528A (ja) * | 1986-11-07 | 1988-05-24 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPH0265149A (ja) * | 1988-08-30 | 1990-03-05 | Mitsubishi Electric Corp | 半導体装置 |
JPH02192754A (ja) * | 1989-01-20 | 1990-07-30 | Mitsubishi Electric Corp | 半導体装置 |
JPH1167620A (ja) * | 1997-08-08 | 1999-03-09 | Mitsubishi Electric Corp | アライメントマークを有する半導体装置 |
JP2001035924A (ja) * | 1999-07-22 | 2001-02-09 | Mitsumi Electric Co Ltd | 半導体装置及びトリミング方法 |
JP2003163268A (ja) * | 2001-09-17 | 2003-06-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9716039B2 (en) | Wafer processing method | |
CN101425504B (zh) | 半导体器件、其测试方法和设备及制造半导体器件的方法 | |
US5475268A (en) | Semiconductor device having an alignment mark | |
JP5076407B2 (ja) | 半導体装置及びその製造方法 | |
TWI629750B (zh) | 用於雷射刻劃製程中之雷射聚焦平面測定的方法與系統 | |
JP4967904B2 (ja) | 半導体装置 | |
US6320242B1 (en) | Semiconductor device having trimmable fuses and position alignment marker formed of thin film | |
US6586282B1 (en) | Method of manufacturing a semiconductor device | |
JP2006173218A (ja) | 半導体ウェハ並びに半導体ウェハの位置決め方法及びレーザートリミング方法 | |
JP3650281B2 (ja) | 半導体装置 | |
JP2003163268A (ja) | 半導体集積回路装置及びその製造方法 | |
CN1841661A (zh) | 半导体制造方法 | |
US20020084487A1 (en) | Semiconductor device | |
JP2855868B2 (ja) | レーザトリミング用位置合わせマーク、半導体装置及び半導体装置の製造方法 | |
JP5353035B2 (ja) | 半導体装置およびその製造方法 | |
CN101101894A (zh) | 半导体结构及其制作方法 | |
JP5217527B2 (ja) | 電子デバイス | |
JP2005166900A (ja) | 半導体装置及びその製造方法 | |
JP2001320018A (ja) | 半導体装置 | |
JP7016684B2 (ja) | 半導体装置及び半導体装置の位置検出方法及び半導体装置の製造方法 | |
US20240036486A1 (en) | Manufacturing method of semiconductor apparatus | |
JPS63237433A (ja) | 半導体集積回路装置 | |
JP4441915B2 (ja) | 素子の製造方法 | |
JP2005057101A (ja) | 半導体装置およびその製造方法 | |
JP2020150140A (ja) | 半導体トリミング装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110823 |