JP2005057101A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005057101A
JP2005057101A JP2003287387A JP2003287387A JP2005057101A JP 2005057101 A JP2005057101 A JP 2005057101A JP 2003287387 A JP2003287387 A JP 2003287387A JP 2003287387 A JP2003287387 A JP 2003287387A JP 2005057101 A JP2005057101 A JP 2005057101A
Authority
JP
Japan
Prior art keywords
pad
electrode pad
protective film
opening
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003287387A
Other languages
English (en)
Inventor
Noriyuki Nagai
紀行 永井
Yasushi Takemura
康司 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003287387A priority Critical patent/JP2005057101A/ja
Publication of JP2005057101A publication Critical patent/JP2005057101A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 ボンディング及びプロービング時の電極パッドの認識精度を向上させる。
【解決手段】 電極パッド（１）上のパッド保護膜６の開口の周囲に、断面がテーパー状または円弧状の段差部７を形成する。これにより、ボンディング及びプロービング時に電極パッド（１）を認識する際、上方からパッド部に光を照射した際に、パッド保護膜６の段差部７と、それ以外の部分とで光の反射量が大きく異なるために、段差部７の認識が容易となりその認識精度が著しく向上する。この段差部７を認識することで電極パッド（１）を認識でき、電極パッドの認識精度が著しく向上する。したがって微細プロセスによるパッドピッチ縮小、及びパッド開口サイズ縮小時であっても電極パッドの認識が容易になる。
【選択図】 図１

Description

本発明は、ボンディングやプローブ検査で使用する電極パッドを有する半導体装置およびその製造方法を提供する。
従来の半導体装置の電極パッド構造について図面を参照して説明する。図３は従来の半導体装置の電極パッド構造を示す断面図である。図３において、１、２、３はメタル配線層であり、主にアルミニウムや銅材が用いられる。通常配線層は３〜４層で形成される。１は電極パッドである最上層メタル配線層、２は最上層から１層下のメタル配線層、３は最上層から２層下のメタル配線層である。そしてそのメタル配線層間には絶縁膜４が形成されている。これらの絶縁膜４は主にＳｉＯ2で構成され、ここではＦＳＧ，ＴＥＯＳの２種類の積層構造膜として図示している。最上層メタル配線層１とその下のメタル配線層２とはビア５によって接続されている。ビア５は主にタングステンで構成されている。電極パッドである最上層メタル配線層１の保護膜６として窒化膜が形成される。パッド周縁エッジ部Ａにおいて、パッド保護膜６の上面８とパッド保護膜６の開口面９とはほぼ垂直関係となっている。
次に、この従来の半導体装置の製造方法について図４を参照して説明する。図４（ａ）に示すように、電極パッドである最上層メタル配線層１を形成する。次に図４（ｂ）に示すようにパッド保護膜６として一様なレートで窒化膜を形成する。これにより最上層メタル配線層１とそれがない部分において段差が生じる。次に図４（ｃ）に示すようにパッド開口寸法と例えば同じサイズで開口を形成した露光用マスク１３越しに上方から露光１４（例えば等倍露光）を行うことにより、保護膜６である窒化膜がドライエッチングされる。この時のエッチングはフルエッチングとする。これによりパッド保護膜６に開口が形成されて図４（ｄ）に示すようなパッド構造が構成される。
上記従来の半導体装置である半導体チップの平面図を図５に示す。図５に示すように、内部素子領域１５とその特性を外部に引き出す電極パッド１６（最上層メタル配線層１に相当）、及びチップ中央位置を認識するためのカギ状マーク１７,１８から構成される。電極パッド１６は金ワイヤー及びバンプを形成することにより内部素子領域１５と外部を接続するボンディング工法、及びチップをパッケージに組み立てる工程前の中間特性検査としてのプロービングの際に使用されている。一例としてボンディングにおける電極パッド位置の認識について図６を参照して以下に説明する。
まず、チップ中央位置を認識するためにチップ左上に形成されているカギ状マーク１７をボンディング装置に認識させる。この際、認識はカギ状マークを囲むエリア１９の濃淡の光量調節を行い２値化の情報を記憶させることで行う。同様にチップ右下に形成されているカギ状マーク１８を認識させる。この２箇所の認識動作によりチップ中心２０を割り出し、認識させる。
次に、電極パッド１６を２値化によりボンディング装置に認識させる。この２値化による認識は、パッド保護膜６とその開口部２１（電極パッド１６の露出面）の濃淡差によりパッドエッジ２２を認識することで行う。
次に、電極パッド１６と同サイズのレチクルマークをボンディング装置モニター上に作成し、電極パッド１６とレチクルマークが一致した位置を認識させる。これによりチップ中心２０からの電極パッド１６の位置が割り出され座標として設備に登録される。
特開平６−１３４６４号公報
しかしながら上記従来のパッド構造においては、微細プロセスによるパッドピッチ縮小、及びパッド開口サイズ縮小時にボンディング及びプロービングのパッド認識精度が劣化する。これはパッド保護膜６の窒化膜とパッド開口部２１との色の濃淡差が小さいため、２値化によるパッド認識が困難となることに起因する。
本発明は、ボンディング及びプロービング時の電極パッドの認識精度を向上させることのできる半導体装置およびその製造方法を提供することを目的とする。
本発明の半導体装置は、基板上に形成された電極パッドと、電極パッドの形成された基板上を覆い、かつ電極パッド上に開口を有する保護膜とを備えた半導体装置であって、保護膜は、開口の周囲に断面テーパー状または断面円弧状の段差部を有したことを特徴とする。
また、本発明において、開口の周囲に断面テーパー状または断面円弧状の段差部を２段以上有した構成としてもよい。
本発明の半導体装置の製造方法は、基板上に電極パッドを形成した後、電極パッドを覆うように基板上に保護膜を形成する工程と、電極パッド上の保護膜をハーフエッチングして凹部を形成することにより、凹部の周囲の保護膜に断面テーパー状または断面円弧状の段差部が形成される凹部形成工程と、凹部の内側領域の保護膜を開口する工程とを含むことを特徴とする。
また、本発明において、凹部形成工程を複数回有し、ｎ回目（ｎは２以上の整数）に形成する凹部を、ｎ−１回目に形成された凹部の内側に形成するようにしてもよい。
本発明によれば、電極パッド上の保護膜の開口の周囲に、断面がテーパー状または円弧状の段差部を形成しているため、ボンディングやプロービング時に電極パッドを認識する際、段差部とそれ以外の部分とで光の反射量が大きく異なるために、開口周囲の段差部の認識が容易となりその認識精度が著しく向上する。この段差部を認識することで電極パッドを認識でき、電極パッドの認識精度が著しく向上する。したがって微細プロセスによるパッドピッチ縮小、及びパッド開口サイズ縮小時であっても電極パッドの認識が容易になる。
以下、本発明の実施の形態の半導体装置について図面を参照して説明する。図１は本実施の形態の半導体装置の電極パッド構造を示す断面図である。図１において、１、２、３はメタル配線層であり、主にアルミニウムや銅材が用いられる。通常配線層は３〜４層で形成される。１は電極パッドである最上層メタル配線層、２は最上層から１層下のメタル配線層、３は最上層から２層下のメタル配線層である。そしてそのメタル配線層間には絶縁膜４が形成されている。これらの絶縁膜４は主にＳｉＯ2で構成され、ここではＦＳＧ，ＴＥＯＳの２種類の積層構造膜として図示している。最上層メタル配線層１とその下のメタル配線層２とはビア５によって接続されている。ビア５は主にタングステンで構成されている。電極パッドである最上層メタル配線層１の保護膜６として窒化膜が形成される。
本実施の形態では、パッド周縁エッジ部Ａにおいて、パッド保護膜６の開口上部が断面テーパー状または円弧状の段差部７となっている。これ以外のパッド保護膜６の上面８とパッド保護膜６の開口下部面９とはほぼ垂直関係となっている。また、パッド保護膜６の開口下部面９は最上層メタル配線層１の表面ともほぼ垂直関係となっている。
このように構成される本実施の形態の半導体装置の製造方法について図２を参照して説明する。
図２（ａ）に示すように、電極パッドである最上層メタル配線層１を形成する。次に図２（ｂ）に示すようにパッド保護膜６として一様なレートで窒化膜を形成する。これにより最上層メタル配線層１とそれがない部分において段差が生じる。次に図２（ｃ）に示すようにパッド開口寸法より数μｍ周囲に大きな寸法のサイズで開口を形成した露光用マスク１３越しに上方から露光１１（例えば等倍露光）を行うことにより、保護膜６である窒化膜がドライエッチングされる。この時のエッチングは最上層メタル配線層１が露出しないハーフエッチングとする。これにより図２（ｄ）に示すようにエッチングされた領域の膜厚が薄くなって凹部１２が形成され、この凹部１２の周囲部分のパッド保護膜６に断面テーパー状または断面円弧状の段差部７が発生する。次に図２（ｅ）に示すように、パッド開口寸法と例えば同じサイズで開口を形成した露光用マスク１３越しに上方から露光１４（例えば等倍露光）を行うことにより、保護膜６である窒化膜がドライエッチングされる。これにより図２（ｆ）に示すような、パッド保護膜６の開口上部が断面テーパー状または円弧状の段差部７となり、パッド保護膜６の開口下部面９がパッド保護膜６の上面８および最上層メタル配線層１の表面とほぼ垂直関係であるパッド構造が形成される。
本実施の形態の半導体装置である半導体チップの平面図は従来の図５と同様に示される。また、ボンディング及びプロービング時の電極パッド（１）の認識も図６を用いた説明と同様にして行うが、ただし本実施の形態の場合、上方からパッド部に光を照射した際に、従来のようにパッド保護膜６とその開口部２１（電極パッド１６の露出面）との色の濃淡差によりパッドエッジ２２を認識するのではなく、パッド保護膜６の開口エッジ部分の段差部７と、それ以外の部分（パッド保護膜６の平坦面や、その開口内の最上層メタル配線層１の露出面）とで、色の濃淡差が顕著に発生し、段差部７を認識するものである。
以上のように本実施の形態によれば、電極パッド（１）上のパッド保護膜６の開口の周囲に、断面がテーパー状または円弧状の段差部７を形成しているため、ボンディング及びプロービング時に電極パッド（１）を認識する際、上方からパッド部に光を照射した際に、パッド保護膜６の開口エッジ部分の段差部７と、それ以外の部分（パッド保護膜６の平坦面や、その開口内の最上層メタル配線層１の露出面）とで光の反射量が大きく異なるために、色の濃淡差が発生する。これによりパッド認識の際の２値化で差が大きくなるため、認識精度が著しく向上し、微細プロセスによるパッドピッチ縮小、及びパッド開口サイズ縮小時であってもパッド認識が容易になる。
なお、本実施の形態では、図２（ｃ）の工程を１回としたが、２回以上行った後、図２（ｅ）の工程によりパッド上を開口するようにしてもよい。この場合、図２（ｃ）の工程のハーフエッチングによりパッド保護膜６に形成される凹部については、ｎ回目（ｎは２以上の整数）のハーフエッチングにより形成する凹部を、ｎ−１回目に形成された凹部の内側に形成するようにし、最終回目に形成された凹部のさらに内側に図２（ｅ）の工程でパッド保護膜６に開口を形成する。これにより、断面テーパー状または円弧状の段差部７が、パッド保護膜６の開口の周囲を２重、３重・・・に取り囲むように形成される。
なお、図１、図２では、段差部７が凹曲面で断面円弧状の場合を示しているが、前述のように断面テーパー状であってもよい。あるいは、凸曲面で断面円弧状になっていてもよい。
本発明の半導体装置およびその製造方法は、ボンディングやプロービング時での電極パッドの認識視認性を向上させることができ、パッドピッチやパッド開口サイズが縮小される微細プロセスによる半導体装置等に有用である。
本発明の実施の形態の半導体装置のパッド構造を示す断面図 本発明の実施の形態の半導体装置の製造方法を示す工程断面図 従来の半導体装置のパッド構造を示す断面図 従来の半導体装置の製造方法を示す工程断面図 従来の半導体チップを示す図 従来例におけるボンディング及びプロービング時のパッド認識方法を示す図
符号の説明
１、２、３ メタル配線層
４ 絶縁膜
５ ビア
６ パッド保護膜
７ テーパー状または円弧状の段差部
１２ 凹部

Claims (4)

  1. 基板上に形成された電極パッドと、前記電極パッドの形成された前記基板上を覆い、かつ前記電極パッド上に開口を有する保護膜とを備えた半導体装置であって、
    前記保護膜は、前記開口の周囲に断面テーパー状または断面円弧状の段差部を有したことを特徴とする半導体装置。
  2. 前記開口の周囲に前記断面テーパー状または断面円弧状の段差部を２段以上有した請求項１記載の半導体装置。
  3. 基板上に電極パッドを形成した後、前記電極パッドを覆うように前記基板上に保護膜を形成する工程と、
    前記電極パッド上の前記保護膜をハーフエッチングして凹部を形成することにより、前記凹部の周囲の前記保護膜に断面テーパー状または断面円弧状の段差部が形成される凹部形成工程と、
    前記凹部の内側領域の前記保護膜を開口する工程とを含むことを特徴とする半導体装置の製造方法。
  4. 前記凹部形成工程を複数回有し、ｎ回目（ｎは２以上の整数）に形成する前記凹部を、ｎ−１回目に形成された前記凹部の内側に形成することを特徴とする請求項３記載の半導体装置の製造方法。
JP2003287387A 2003-08-06 2003-08-06 半導体装置およびその製造方法 Pending JP2005057101A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003287387A JP2005057101A (ja) 2003-08-06 2003-08-06 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003287387A JP2005057101A (ja) 2003-08-06 2003-08-06 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005057101A true JP2005057101A (ja) 2005-03-03

Family

ID=34366378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003287387A Pending JP2005057101A (ja) 2003-08-06 2003-08-06 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005057101A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015199266A (ja) * 2014-04-08 2015-11-12 株式会社リコー 電気−機械変換素子、電気−機械変換素子の製造方法、インクジェット記録ヘッド及びインクジェット記録装置
JPWO2016103335A1 (ja) * 2014-12-24 2017-11-09 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
CN109148389A (zh) * 2018-07-11 2019-01-04 上海华虹宏力半导体制造有限公司 温度循环测试时阻止产生裂纹的器件和工艺方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015199266A (ja) * 2014-04-08 2015-11-12 株式会社リコー 電気−機械変換素子、電気−機械変換素子の製造方法、インクジェット記録ヘッド及びインクジェット記録装置
JPWO2016103335A1 (ja) * 2014-12-24 2017-11-09 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
CN109148389A (zh) * 2018-07-11 2019-01-04 上海华虹宏力半导体制造有限公司 温度循环测试时阻止产生裂纹的器件和工艺方法

Similar Documents

Publication Publication Date Title
US9245851B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7977770B2 (en) Semiconductor device and method of manufacturing the same
JP4517843B2 (ja) 半導体装置
JP2010021293A (ja) 半導体装置および半導体装置の製造方法
US8164164B2 (en) Semiconductor wafer, and semiconductor device formed therefrom
JP2010153750A (ja) 半導体装置の製造方法
US20070290204A1 (en) Semiconductor structure and method for manufacturing thereof
US8093719B1 (en) Seal ring for preventing crack propagation in integrated circuit devices
JP2005057101A (ja) 半導体装置およびその製造方法
JP2006108489A (ja) 半導体装置の製造方法
US7517786B2 (en) Methods of forming wire bonds for semiconductor constructions
JP4352579B2 (ja) 半導体チップ及びその製造方法
TW201025442A (en) Passivation structure and fabricating method thereof
US10699975B2 (en) Semiconductor device
US20170213802A1 (en) Semiconductor structure and manufacturing method thereof
JP2005166900A (ja) 半導体装置及びその製造方法
JP4274715B2 (ja) 半導体装置及びその製造方法
KR100835428B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
JP2006041257A (ja) 半導体装置
KR100866687B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
JP2009218469A (ja) 半導体装置およびその製造方法
JP2007049097A (ja) 半導体装置
JP2005223172A (ja) 半導体装置及びその製造方法
JP6268781B2 (ja) 半導体装置および半導体装置の製造方法
KR100714052B1 (ko) 다마신 금속배선구조 및 그 제조방법