JPS63119528A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63119528A JPS63119528A JP61266046A JP26604686A JPS63119528A JP S63119528 A JPS63119528 A JP S63119528A JP 61266046 A JP61266046 A JP 61266046A JP 26604686 A JP26604686 A JP 26604686A JP S63119528 A JPS63119528 A JP S63119528A
- Authority
- JP
- Japan
- Prior art keywords
- laser
- polysilicon
- silicon oxide
- layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 230000031700 light absorption Effects 0.000 abstract description 2
- 239000004411 aluminium Substances 0.000 abstract 4
- 230000001681 protective effect Effects 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、レーザ光により高精度に位置ぎめを行なう工
程を有する半導体装置の製造方法、詳しくは、レーザ用
アライメントマークの形成方法に関するものである。
程を有する半導体装置の製造方法、詳しくは、レーザ用
アライメントマークの形成方法に関するものである。
従来の技術
近年、半導体集積回路、その中でも半導体記憶装置は、
高集積化、微細化がなされてきたため、歩留の低下が問
題点のひとつである。これを解決するための方法として
、冗長回路が入れられており、冗長回路の中のヒユーズ
をレーザ光により切断することで、この冗長回路を不良
回路部分と置き替えることで不良チップを救済して、歩
留の低下を抑えている。そこで、この種の半導体集積回
路では、そのヒユーズ位置を高精度で位置確定させてか
らレーザで切断することが必要である。従来の方法は、
第４図１こ示すように、蒸着アルミニウム層で形成され
たレーザ用アライメントマーク２を、半導体集積回路チ
ップのシリコン基板１の中に搭載していた。アライメン
トマーク２は、チップの周辺部に幅約１０μｍ、長さ約
１００μｍの長方形で、長辺方向がチップの横方向と、
縦方向とになるように、互いに直交して一対で配置され
ていた。第５図ａは、レーザ走査方向のアライメントマ
ークの断面図である。シリコン基板１に酸化シリコン膜
４が形成された後アルミニウム層からなるアライメント
マーク２を形成し、保護膜５を形成したものである。レ
ーザ光を、このアライメントマーク２の短辺方向に、同
マークを横断して走査し、このときに反射されるレーザ
光を、測定する。これによると、第５図すのように、ア
ルミニウム層のある部分からの反射光量Ｉがそれのない
部分からの反射光量■よりも多く、その分布特性は山形
となる。この結果、アルミニウム層２の中央が、レーザ
光の反射光のピークにほぼ−致し、これによって、半導
体集積回路チップの位置の確定がなされる。
高集積化、微細化がなされてきたため、歩留の低下が問
題点のひとつである。これを解決するための方法として
、冗長回路が入れられており、冗長回路の中のヒユーズ
をレーザ光により切断することで、この冗長回路を不良
回路部分と置き替えることで不良チップを救済して、歩
留の低下を抑えている。そこで、この種の半導体集積回
路では、そのヒユーズ位置を高精度で位置確定させてか
らレーザで切断することが必要である。従来の方法は、
第４図１こ示すように、蒸着アルミニウム層で形成され
たレーザ用アライメントマーク２を、半導体集積回路チ
ップのシリコン基板１の中に搭載していた。アライメン
トマーク２は、チップの周辺部に幅約１０μｍ、長さ約
１００μｍの長方形で、長辺方向がチップの横方向と、
縦方向とになるように、互いに直交して一対で配置され
ていた。第５図ａは、レーザ走査方向のアライメントマ
ークの断面図である。シリコン基板１に酸化シリコン膜
４が形成された後アルミニウム層からなるアライメント
マーク２を形成し、保護膜５を形成したものである。レ
ーザ光を、このアライメントマーク２の短辺方向に、同
マークを横断して走査し、このときに反射されるレーザ
光を、測定する。これによると、第５図すのように、ア
ルミニウム層のある部分からの反射光量Ｉがそれのない
部分からの反射光量■よりも多く、その分布特性は山形
となる。この結果、アルミニウム層２の中央が、レーザ
光の反射光のピークにほぼ−致し、これによって、半導
体集積回路チップの位置の確定がなされる。
発明が解決しようとする問題点
このような従来の構成では、製造工程の変動により保護
膜５の膜厚や、酸化シリコン膜４の膜厚が変動し、第５
図すに示すアルミニウムのない部分からのレーザの反射
光量■が、アルミニウムのある部分からのレーザの反射
光量Ｉのピークと同じ程度になる場合がある。今、保護
膜５の膜厚をｄ！、酸化シリコン膜４の膜厚をｄ２とし
、レーザの波長をλとすると、次式が成立する。
膜５の膜厚や、酸化シリコン膜４の膜厚が変動し、第５
図すに示すアルミニウムのない部分からのレーザの反射
光量■が、アルミニウムのある部分からのレーザの反射
光量Ｉのピークと同じ程度になる場合がある。今、保護
膜５の膜厚をｄ！、酸化シリコン膜４の膜厚をｄ２とし
、レーザの波長をλとすると、次式が成立する。
２・（ｄＩ＋ｄ２）＝ｎ・λ
（ここで、ｎは通常の半導体プロセスでは２〜４程度の
正整数である。） この式からもわかるように、アルミニウム層のない部分
からのレーザの反射光は、基板１の表面で反射した光と
保護膜５の表面で反射したレーザ光とが干渉し、アルミ
ニウム層部分からの反射光よりも強くなる。保護膜５の
膜厚ｄｌと酸化シリコン膜４の膜厚ｄ２の和を、製造工
程で管理することは、非常に困難であることから、上式
の関係が成立した半導体集積回路チップでは、アルミニ
ウム層のない部分からのレーザの反射光のピーク（ｂ）
を、アルミニウム層のある部分からのレーザの反射光の
ピーク（ａ）と誤認識する場合があり、その結果として
、ヒユーズの切断を、正確にできないという問題があっ
た。
正整数である。） この式からもわかるように、アルミニウム層のない部分
からのレーザの反射光は、基板１の表面で反射した光と
保護膜５の表面で反射したレーザ光とが干渉し、アルミ
ニウム層部分からの反射光よりも強くなる。保護膜５の
膜厚ｄｌと酸化シリコン膜４の膜厚ｄ２の和を、製造工
程で管理することは、非常に困難であることから、上式
の関係が成立した半導体集積回路チップでは、アルミニ
ウム層のない部分からのレーザの反射光のピーク（ｂ）
を、アルミニウム層のある部分からのレーザの反射光の
ピーク（ａ）と誤認識する場合があり、その結果として
、ヒユーズの切断を、正確にできないという問題があっ
た。
本発明は、このような問題点を解決するもので、安定し
たアルミニウム層からのレーザの反射光のピークを得る
ことで、確実な位置ぎめを行ない、高歩留で、ヒユーズ
切断処理を行うことを目的とするものである。
たアルミニウム層からのレーザの反射光のピークを得る
ことで、確実な位置ぎめを行ない、高歩留で、ヒユーズ
切断処理を行うことを目的とするものである。
問題点を解決するための手段
この問題点を解決するために本発明は、シリコン基板上
に酸化シリコン膜、ついで、この酸化シリコン膜上にポ
リシリコン層を形成し、同ポリシリコン層上の所定位置
にアルミニウム層からなる、レーザ用アライメントマー
クを形成する工程をそなえたものである。
に酸化シリコン膜、ついで、この酸化シリコン膜上にポ
リシリコン層を形成し、同ポリシリコン層上の所定位置
にアルミニウム層からなる、レーザ用アライメントマー
クを形成する工程をそなえたものである。
作用
この構成によると、ポリシリコンの高いレーザ光吸収特
性によって、アルミニウム層部分からのレーザの反射光
量は、ポリシリコン部分からのレーザの反射光量よりも
多くなり、レーザの反射光のピークが、必ずアルミニウ
ム層部分の中央となり、確実に位置を確定することがで
きる。また、製造工程の変動により、半導体基板上に形
成される酸化シリコン膜層の膜厚が変動しても、この酸
化シリコン膜の上に形成するポリシリコンによってレー
ザ光が反射され、酸化シリコン膜層の膜厚に依存しない
ため、安定したレーザ光の反射の形状が得られることに
なる。
性によって、アルミニウム層部分からのレーザの反射光
量は、ポリシリコン部分からのレーザの反射光量よりも
多くなり、レーザの反射光のピークが、必ずアルミニウ
ム層部分の中央となり、確実に位置を確定することがで
きる。また、製造工程の変動により、半導体基板上に形
成される酸化シリコン膜層の膜厚が変動しても、この酸
化シリコン膜の上に形成するポリシリコンによってレー
ザ光が反射され、酸化シリコン膜層の膜厚に依存しない
ため、安定したレーザ光の反射の形状が得られることに
なる。
実施例
第１図は、本発明の一実施例によるレーザ用アライメン
トマークの平面図であり、半導体集積回路チップのシリ
コン基板１の周辺部に形成されたポリシリコン層３上に
アルミニウム層でなるアライメントマーク２を形成しで
ある。アライメントマーク２は、幅約１０μＩ、長さ約
１００μｍの長方形で、長辺方向がチップの横方向と縦
方向とになるように互いに直交する方向の一対で形成す
る。
トマークの平面図であり、半導体集積回路チップのシリ
コン基板１の周辺部に形成されたポリシリコン層３上に
アルミニウム層でなるアライメントマーク２を形成しで
ある。アライメントマーク２は、幅約１０μＩ、長さ約
１００μｍの長方形で、長辺方向がチップの横方向と縦
方向とになるように互いに直交する方向の一対で形成す
る。
第２図ａは、第１図のレーザ走査方向の構造断面図であ
る。シリコン基板１上に形成された酸化シリコン膜４上
に、ポリシリコン層３を、減圧気相化学成長により約４
００ｎ１１の膜厚となるよう形成した後、選択的エツチ
ングにより約１００μｍ角の領域を残す。このポリシリ
コン層３の上に、アルミニウム層２を約１０００ｎｏ＋
、スパッタ蒸着により形成した後、選択的エツチングに
より、幅約１０μｍ、長さ約１００μｍの長方形の領域
を形成し、さらに、この上に、保護膜５を全面に形成し
たものである。
る。シリコン基板１上に形成された酸化シリコン膜４上
に、ポリシリコン層３を、減圧気相化学成長により約４
００ｎ１１の膜厚となるよう形成した後、選択的エツチ
ングにより約１００μｍ角の領域を残す。このポリシリ
コン層３の上に、アルミニウム層２を約１０００ｎｏ＋
、スパッタ蒸着により形成した後、選択的エツチングに
より、幅約１０μｍ、長さ約１００μｍの長方形の領域
を形成し、さらに、この上に、保護膜５を全面に形成し
たものである。
この構造によれば、レーザ光のレーザ走査方向に対する
反射光量は、第２図すのようになり、ボリシリコンはレ
ーザ光をよく吸収するため、アルミニウム層のない部分
からのレーザ反射光量を少なくすることが可能となり、
アルミニウム層のある部分からのレーザ反射光量が相対
的に多（なる。
反射光量は、第２図すのようになり、ボリシリコンはレ
ーザ光をよく吸収するため、アルミニウム層のない部分
からのレーザ反射光量を少なくすることが可能となり、
アルミニウム層のある部分からのレーザ反射光量が相対
的に多（なる。
第３図は、本発明の別の実施例によるレーザ用アライメ
ントマークのレーザ走査方向の構造断面図である。第２
図ａと同様に、約１００μｍ角のポリシリコン層３を形
成後、約４００ｎｍのリン・ケイ酸ガラス（ＰＳＧ）膜
６を全面に形成する。
ントマークのレーザ走査方向の構造断面図である。第２
図ａと同様に、約１００μｍ角のポリシリコン層３を形
成後、約４００ｎｍのリン・ケイ酸ガラス（ＰＳＧ）膜
６を全面に形成する。
次に、アルミニウム層２を約１１０００ｎ、スパッタ蒸
着により形成した後、選択的エツチングにより幅約１０
μＩ、長さ約１００μＩの長方形の領域を形成する。最
後に保護膜５を全面に形成したものである。ポリシリコ
ン層３とアルミニウム層２との間にＰＳＧ膜６が存在し
ても、ポリシリコン層３の吸収が大きいため、アルミニ
ウムのない部分からのレーザの反射光量は、アルミニウ
ム層のある部分からのレーザの反射光量よりも小さくな
り、安定したアライメントマークのレーザの反射光を得
ることができる。
着により形成した後、選択的エツチングにより幅約１０
μＩ、長さ約１００μＩの長方形の領域を形成する。最
後に保護膜５を全面に形成したものである。ポリシリコ
ン層３とアルミニウム層２との間にＰＳＧ膜６が存在し
ても、ポリシリコン層３の吸収が大きいため、アルミニ
ウムのない部分からのレーザの反射光量は、アルミニウ
ム層のある部分からのレーザの反射光量よりも小さくな
り、安定したアライメントマークのレーザの反射光を得
ることができる。
発明の効果
以上のように本発明によれば、安定したレーザの反射パ
ターンを得ることが可能となり、位置合せの誤認識によ
る歩留低下を防ぐという効果が得られる。
ターンを得ることが可能となり、位置合せの誤認識によ
る歩留低下を防ぐという効果が得られる。
第１図は本発明の一実施例におけるレーザ用アライメン
トマーク部分の平面図、第２図ａおよびｂはその断面図
およびレーザ走査方向の反射光量特性図、第３図は本発
明の他の実施例におけるレーザ用アライメントマーク部
分の断面図、第４図は従来例におけるレーザ用アライメ
ントマーク部分の平面図、第５図ａ、ｂはその断面図、
レーザ走査方向の反射光量特性図である。 １・・・・・・シリコン基板、２・・・・・・アルミニ
ウム層アライメントマーク、３・・・・・・ポリシリコ
ン層、４・・・・・・酸化シリコン膜、５・・・・・・
保護膜、６・・・・・・ＰＳＧ膜。 代理人の氏名 弁理士 中尾敏男 ほか１名／−−−シ
リコン基板 ？−−−アルミのアライメントマーク ３−一一ボリシリコン 第１図 第２図 ？ レーデ走査方閏 第３図 第５図 ？ レーデ走査方同
トマーク部分の平面図、第２図ａおよびｂはその断面図
およびレーザ走査方向の反射光量特性図、第３図は本発
明の他の実施例におけるレーザ用アライメントマーク部
分の断面図、第４図は従来例におけるレーザ用アライメ
ントマーク部分の平面図、第５図ａ、ｂはその断面図、
レーザ走査方向の反射光量特性図である。 １・・・・・・シリコン基板、２・・・・・・アルミニ
ウム層アライメントマーク、３・・・・・・ポリシリコ
ン層、４・・・・・・酸化シリコン膜、５・・・・・・
保護膜、６・・・・・・ＰＳＧ膜。 代理人の氏名 弁理士 中尾敏男 ほか１名／−−−シ
リコン基板 ？−−−アルミのアライメントマーク ３−一一ボリシリコン 第１図 第２図 ？ レーデ走査方閏 第３図 第５図 ？ レーデ走査方同
Claims (1)
- 半導体基板上に酸化シリコン膜、同酸化シリコン膜上に
ポリシリコン層および同ポリシリコン層の表面にアルミ
ニウム層よりなるレーザ用アライメントマークを、それ
ぞれ、形成する工程をそなえた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61266046A JPH0666240B2 (ja) | 1986-11-07 | 1986-11-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61266046A JPH0666240B2 (ja) | 1986-11-07 | 1986-11-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63119528A true JPS63119528A (ja) | 1988-05-24 |
| JPH0666240B2 JPH0666240B2 (ja) | 1994-08-24 |
Family
ID=17425642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61266046A Expired - Lifetime JPH0666240B2 (ja) | 1986-11-07 | 1986-11-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666240B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01272133A (ja) * | 1988-04-22 | 1989-10-31 | Mitsubishi Electric Corp | 半導体装置 |
| JPH02309620A (ja) * | 1989-05-24 | 1990-12-25 | Matsushita Electron Corp | 半導体集積回路 |
| US5696587A (en) * | 1994-12-14 | 1997-12-09 | United Microelectronics Corporation | Metal target for laser repair of dies |
| JP2006173218A (ja) * | 2004-12-14 | 2006-06-29 | Ricoh Co Ltd | 半導体ウェハ並びに半導体ウェハの位置決め方法及びレーザートリミング方法 |
| JP2014157885A (ja) * | 2013-02-14 | 2014-08-28 | Olympus Corp | 半導体基板、撮像素子、および撮像装置 |
| CN109727920A (zh) * | 2018-12-18 | 2019-05-07 | 武汉华星光电半导体显示技术有限公司 | Tft基板的制作方法及tft基板 |
-
1986
- 1986-11-07 JP JP61266046A patent/JPH0666240B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01272133A (ja) * | 1988-04-22 | 1989-10-31 | Mitsubishi Electric Corp | 半導体装置 |
| JPH02309620A (ja) * | 1989-05-24 | 1990-12-25 | Matsushita Electron Corp | 半導体集積回路 |
| US5696587A (en) * | 1994-12-14 | 1997-12-09 | United Microelectronics Corporation | Metal target for laser repair of dies |
| JP2006173218A (ja) * | 2004-12-14 | 2006-06-29 | Ricoh Co Ltd | 半導体ウェハ並びに半導体ウェハの位置決め方法及びレーザートリミング方法 |
| JP2014157885A (ja) * | 2013-02-14 | 2014-08-28 | Olympus Corp | 半導体基板、撮像素子、および撮像装置 |
| US9716069B2 (en) | 2013-02-14 | 2017-07-25 | Olympus Corporation | Semiconductor substrate, image pickup element, and image pickup apparatus |
| CN109727920A (zh) * | 2018-12-18 | 2019-05-07 | 武汉华星光电半导体显示技术有限公司 | Tft基板的制作方法及tft基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666240B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| KR100369020B1 (ko) | 조정 마크의 제조 방법 | |
| US6621147B2 (en) | In-process device with grooved coating layer on a semiconductor wafer for relieving surface tension | |
| JP2002329662A (ja) | オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法 | |
| JPS63119528A (ja) | 半導体装置の製造方法 | |
| US6452284B1 (en) | Semiconductor device substrate and a process for altering a semiconductor device | |
| US5580831A (en) | Sawcut method of forming alignment marks on two faces of a substrate | |
| JP2650182B2 (ja) | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 | |
| EP0230648B1 (en) | Method of forming an alignment mark | |
| US5614767A (en) | Alignment accuracy check pattern | |
| JP2000294490A (ja) | 半導体装置及びその製造方法 | |
| JPH02307206A (ja) | ウエハアライメントマーク | |
| KR100356791B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| JPS6211491B2 (ja) | ||
| JPS6154247B2 (ja) | ||
| JPH01272133A (ja) | 半導体装置 | |
| JPS6097639A (ja) | 半導体装置の製造方法 | |
| JPH07161684A (ja) | 半導体装置の製造方法 | |
| KR100317581B1 (ko) | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 | |
| KR100304441B1 (ko) | 반도체소자의 정렬마크 형성방법 | |
| JPH056342B2 (ja) | ||
| JPS61104637A (ja) | 半導体装置 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| KR20060046876A (ko) | 박막 두께를 측정하기 위한 오에스 형성 방법 | |
| JPH0555111A (ja) | 半導体装置の製造方法 |