JPH056342B2 - - Google Patents
Info
- Publication number
- JPH056342B2 JPH056342B2 JP58040900A JP4090083A JPH056342B2 JP H056342 B2 JPH056342 B2 JP H056342B2 JP 58040900 A JP58040900 A JP 58040900A JP 4090083 A JP4090083 A JP 4090083A JP H056342 B2 JPH056342 B2 JP H056342B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- gold
- titanium nitride
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000010931 gold Substances 0.000 claims description 24
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 23
- 229910052737 gold Inorganic materials 0.000 claims description 23
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 19
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 238000000992 sputter etching Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体装置に係り、特に金又は白金の
配線層を有する半導体装置に関する。
配線層を有する半導体装置に関する。
(b) 技術の背景
半導体集積回路（IC）は多数の能動素子や受
動素子が半導体基板に設けられて、これら素子相
互間は導電配線層で接続される。その導電配線層
としてアルミニウム（Al）膜がよく用いられる
がAlより導電性がよく、かつ極めて化学的に安
定な信頼度の高い金（Au）又は白金（Pt）を用
いて信頼性が高く、かつ高集積度の構造を有する
半導体装置の検討が行なわれており本発明はこれ
に関するものである。
動素子が半導体基板に設けられて、これら素子相
互間は導電配線層で接続される。その導電配線層
としてアルミニウム（Al）膜がよく用いられる
がAlより導電性がよく、かつ極めて化学的に安
定な信頼度の高い金（Au）又は白金（Pt）を用
いて信頼性が高く、かつ高集積度の構造を有する
半導体装置の検討が行なわれており本発明はこれ
に関するものである。
(c) 従来技術と問題点
第１図は従来のアルミニウム配線層を用いた半
導体装置の断面例であるが、たとえば図示のよう
なバイポーラ形半導体素子が形成された半導体基
板１上に接続窓を有する絶縁膜２を介してアルミ
ニウム金属膜を被着しパターンニングしてアルミ
ニウム配線層３を形成し、該アルミニウム配線層
３上に、保護膜たとえば燐シリケートグラス
（PSG）よりなる絶縁膜４を被覆して半導体装置
が形成される。しかしながらかかる構造の半導体
装置における前記アルミニウム配線層３は絶縁膜
で保護されているものの水分などに対して変質し
やすく化学的に不安定な材料である。
導体装置の断面例であるが、たとえば図示のよう
なバイポーラ形半導体素子が形成された半導体基
板１上に接続窓を有する絶縁膜２を介してアルミ
ニウム金属膜を被着しパターンニングしてアルミ
ニウム配線層３を形成し、該アルミニウム配線層
３上に、保護膜たとえば燐シリケートグラス
（PSG）よりなる絶縁膜４を被覆して半導体装置
が形成される。しかしながらかかる構造の半導体
装置における前記アルミニウム配線層３は絶縁膜
で保護されているものの水分などに対して変質し
やすく化学的に不安定な材料である。
このようなアルミニウム配線層の代りに金又は
白金の金属膜を配線層として用うれば極めて化学
的に安定となり、かつ導電性もアルミニウム配線
層より向上する。
白金の金属膜を配線層として用うれば極めて化学
的に安定となり、かつ導電性もアルミニウム配線
層より向上する。
しかし前記金又は白金の金属膜を単独に配線層
として用いる場合には、前述したように極めて化
学的に安定のために、金又は白金の金属膜の配線
層形成には通常イオンミリングのような物理的な
方法によつてパターンニングが行なわれるが所望
寸法の微細パターンの形成が難かしく高集積度の
構造を有する半導体装置の形成が難かしいという
問題があつた。
として用いる場合には、前述したように極めて化
学的に安定のために、金又は白金の金属膜の配線
層形成には通常イオンミリングのような物理的な
方法によつてパターンニングが行なわれるが所望
寸法の微細パターンの形成が難かしく高集積度の
構造を有する半導体装置の形成が難かしいという
問題があつた。
(d) 発明の目的
本発明の目的はかかる問題点に鑑みなされたも
ので導電性がよく、極めて信頼度の高い配線層を
有し、かつ高集積度の半導体装置の提供にある。
ので導電性がよく、極めて信頼度の高い配線層を
有し、かつ高集積度の半導体装置の提供にある。
(e) 発明の構成
その目的は、上面に窒化チタン膜が形成された
金又は白金の配線層上に所定のパターンを有する
レジスト層を設ける工程と、該レジスト層をマス
クとして前記窒化チタン膜をエツチングし引き続
いて、該窒化チタン膜をマスクとして、該配線層
をイオンミリングすることによつて配線層のパタ
ーンを形成する工程を有する半導体装置の製造方
法によつて達成される。
金又は白金の配線層上に所定のパターンを有する
レジスト層を設ける工程と、該レジスト層をマス
クとして前記窒化チタン膜をエツチングし引き続
いて、該窒化チタン膜をマスクとして、該配線層
をイオンミリングすることによつて配線層のパタ
ーンを形成する工程を有する半導体装置の製造方
法によつて達成される。
(f) 発明の実施例
以下本発明の実施例について図面を参照して説
明する。第２図は本発明の一実施例の半導体装置
の断面図である。同図において前述したと同様に
バイポーラ形半導体素子が形成された半導体基板
１０上に接続窓を有する絶縁膜１１を介してたと
えば巾2μｍ、厚さ5000Åの金配線層１２が設け
られ、該金配線層１２の上面に厚さ約1000Åの窒
化チタン（TiN）膜１３が被覆されてなる。更
に該窒化チタン膜１３を含む半導体基板１０上に
保護膜たとえば燐シリケートグラス（PSG）よ
りなる絶縁膜１４が被覆されて半導体装置が形成
される。
明する。第２図は本発明の一実施例の半導体装置
の断面図である。同図において前述したと同様に
バイポーラ形半導体素子が形成された半導体基板
１０上に接続窓を有する絶縁膜１１を介してたと
えば巾2μｍ、厚さ5000Åの金配線層１２が設け
られ、該金配線層１２の上面に厚さ約1000Åの窒
化チタン（TiN）膜１３が被覆されてなる。更
に該窒化チタン膜１３を含む半導体基板１０上に
保護膜たとえば燐シリケートグラス（PSG）よ
りなる絶縁膜１４が被覆されて半導体装置が形成
される。
かかる上面に窒化チタン膜１３を被覆した金配
線層１２が設けられた半導体装置においては後述
するように前記窒化チタン膜１３の被覆が金配線
層１２形成のためのイオンミリング工程における
エツチングのストツパとして作用し所望の微細金
配線パターンを設けることが可能となり、導電性
がよく極めて信頼度の高い配線層を有し、かつ高
集積度の半導体装置となる。
線層１２が設けられた半導体装置においては後述
するように前記窒化チタン膜１３の被覆が金配線
層１２形成のためのイオンミリング工程における
エツチングのストツパとして作用し所望の微細金
配線パターンを設けることが可能となり、導電性
がよく極めて信頼度の高い配線層を有し、かつ高
集積度の半導体装置となる。
次に上記構造の半導体装置の金配線層の形成方
法について第３図乃至第５図の要部断面図を用い
て説明する。第３図においてたとえば半導体基板
２０上に通常のスパツタ法により全面に厚さ約
5000Åの金の金属膜を被着した後、同じく窒化チ
タンターゲツトを用いてスパツタ法により金被着
膜２１上に窒化チタン膜２２を約1000Åの厚さに
被覆する。次いで該窒化膜２２上に約1.5μｍ程度
の厚さのレジスト膜をスピンコート法によつて塗
布し、該レジスト膜をフオトプロセス技術によつ
て所望のパターン、たとえば幅2μｍのレジスト
配線パターンマスク膜２３を形成する。上記のよ
うに構成された半導体基板２０を通常のイオンミ
リング方法によつてイオンミリングする。かかる
場合においてイオンミリングによるエツチングレ
ートはレジスト膜２３及び金被着膜２１はほぼ同
一で約1000Å／min、窒化チタン膜２２は約100
〜140Å／minであるため窒化チタン膜２２はエ
ツチングのストツパーの作用として働き、第４図
に示すように変形のないほぼレジストパターンと
同じ寸法の金配線層得ることができる。次いで所
定のイオンミリング後残存せるレジスト層２３を
除去すれば第５図に示す上面に窒化チタン膜２２
を被覆した金配線層２１を形成することができ
る。また、窒化チタン膜は反応性イオンエツチを
用い、金、白金のみをイオンミリングエツチを用
いる場合でも、金、白金に変形のない配線層を得
ることができる。
法について第３図乃至第５図の要部断面図を用い
て説明する。第３図においてたとえば半導体基板
２０上に通常のスパツタ法により全面に厚さ約
5000Åの金の金属膜を被着した後、同じく窒化チ
タンターゲツトを用いてスパツタ法により金被着
膜２１上に窒化チタン膜２２を約1000Åの厚さに
被覆する。次いで該窒化膜２２上に約1.5μｍ程度
の厚さのレジスト膜をスピンコート法によつて塗
布し、該レジスト膜をフオトプロセス技術によつ
て所望のパターン、たとえば幅2μｍのレジスト
配線パターンマスク膜２３を形成する。上記のよ
うに構成された半導体基板２０を通常のイオンミ
リング方法によつてイオンミリングする。かかる
場合においてイオンミリングによるエツチングレ
ートはレジスト膜２３及び金被着膜２１はほぼ同
一で約1000Å／min、窒化チタン膜２２は約100
〜140Å／minであるため窒化チタン膜２２はエ
ツチングのストツパーの作用として働き、第４図
に示すように変形のないほぼレジストパターンと
同じ寸法の金配線層得ることができる。次いで所
定のイオンミリング後残存せるレジスト層２３を
除去すれば第５図に示す上面に窒化チタン膜２２
を被覆した金配線層２１を形成することができ
る。また、窒化チタン膜は反応性イオンエツチを
用い、金、白金のみをイオンミリングエツチを用
いる場合でも、金、白金に変形のない配線層を得
ることができる。
(g) 発明の効果
以上説明したごとく本発明の一実施例によれば
上面に窒化チタン膜を被覆した金配線層が精度よ
く設けられた構造を有し、導電性よく極めて信頼
性が高く、かつ高集積度の半導体装置となる。尚
本実施例については金の配線層が設けられた半導
体装置について説明したが白金の配線層について
も同様な効果をうることは勿論である。
上面に窒化チタン膜を被覆した金配線層が精度よ
く設けられた構造を有し、導電性よく極めて信頼
性が高く、かつ高集積度の半導体装置となる。尚
本実施例については金の配線層が設けられた半導
体装置について説明したが白金の配線層について
も同様な効果をうることは勿論である。
第１図は従来の半導体装置の断面図、第２図は
本発明の一実施例の半導体装置の断面図、第３図
乃至第５図は本発明の一実施例の半導体装置の配
線層の形成方法を説明するための要部断面図であ
る。 図において、１２，２１は金の配線層、１３，
２２は窒化チタン膜を示す。
本発明の一実施例の半導体装置の断面図、第３図
乃至第５図は本発明の一実施例の半導体装置の配
線層の形成方法を説明するための要部断面図であ
る。 図において、１２，２１は金の配線層、１３，
２２は窒化チタン膜を示す。
Claims (1)
- １ 上面に窒化チタン膜が形成された金又は白金
の配線層上に所定のパターンを有するレジスト層
を設ける工程と、該レジスト層をマスクとして前
記窒化チタン膜をエツチングし引き続いて、該窒
化チタン膜をマスクとして該配線層をイオンミリ
ングすることによつて配線層のパターンを形成す
る工程を有することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4090083A JPS59167059A (ja) | 1983-03-11 | 1983-03-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4090083A JPS59167059A (ja) | 1983-03-11 | 1983-03-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59167059A JPS59167059A (ja) | 1984-09-20 |
| JPH056342B2 true JPH056342B2 (ja) | 1993-01-26 |
Family
ID=12593384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4090083A Granted JPS59167059A (ja) | 1983-03-11 | 1983-03-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59167059A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4920071A (en) * | 1985-03-15 | 1990-04-24 | Fairchild Camera And Instrument Corporation | High temperature interconnect system for an integrated circuit |
| JPH069202B2 (ja) * | 1985-05-09 | 1994-02-02 | 日本電気株式会社 | 多層配線の形成方法 |
| JP3455999B2 (ja) * | 1993-12-20 | 2003-10-14 | 株式会社デンソー | 走行台車 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133683A (en) * | 1981-02-12 | 1982-08-18 | Nec Corp | Semiconductor device |
-
1983
- 1983-03-11 JP JP4090083A patent/JPS59167059A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57133683A (en) * | 1981-02-12 | 1982-08-18 | Nec Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59167059A (ja) | 1984-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5982746A (ja) | 半導体装置の電極配線方法 | |
| JPS5819129B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| JPS59208859A (ja) | 半導体ウエハおよびその製造方法 | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JPH056342B2 (ja) | ||
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPS59195844A (ja) | 半導体装置の製造方法 | |
| JPS63115341A (ja) | 表面平坦化方法 | |
| JPH0570301B2 (ja) | ||
| JPS59104143A (ja) | 配線の形成方法 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPS61142761A (ja) | 半導体装置の製造方法 | |
| JP3036038B2 (ja) | 半導体装置の製造方法 | |
| JPS61144083A (ja) | ジヨセフソン接合素子の形成方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPH0982799A (ja) | 配線基板およびその製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPS6216547A (ja) | 半導体装置の製造方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPS6256663B2 (ja) | ||
| JPS61280636A (ja) | 半導体装置の製造方法 |