CN109727920A - Tft基板的制作方法及tft基板 - Google Patents

Tft基板的制作方法及tft基板 Download PDF

Info

Publication number
CN109727920A
CN109727920A CN201811555725.1A CN201811555725A CN109727920A CN 109727920 A CN109727920 A CN 109727920A CN 201811555725 A CN201811555725 A CN 201811555725A CN 109727920 A CN109727920 A CN 109727920A
Authority
CN
China
Prior art keywords
layer
photoresist
metal
drain electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811555725.1A
Other languages
English (en)
Other versions
CN109727920B (zh
Inventor
李莎莎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201811555725.1A priority Critical patent/CN109727920B/zh
Priority to PCT/CN2019/075528 priority patent/WO2020124767A1/zh
Priority to US16/485,441 priority patent/US11158717B1/en
Publication of CN109727920A publication Critical patent/CN109727920A/zh
Application granted granted Critical
Publication of CN109727920B publication Critical patent/CN109727920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种TFT基板的制作方法及TFT基板。本发明的TFT基板的制作方法，通过在无机绝缘层和金属层之间设置保护层，可在金属层的干蚀刻过程中对标记区及标记周边区的无机绝缘层的表面进行有效保护，减小无机绝缘层在干蚀刻制程中的表面损伤，从而有效提高后续对位过程中CCD摄像机对对位标记的识别率，提高对位检测精度，避免后续对位异常，且无需调整金属层的干蚀刻参数，间接降低了干蚀刻制程的制程约束条件，避免了对位CCD摄像机的设备改造及调试，节约了生产成本。

Description

TFT基板的制作方法及TFT基板
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT基板的制作方法及TFT基板。
背景技术
在显示技术领域，液晶显示器(Liquid Crystal Display，LCD)和有源矩阵驱动式有机电致发光(Active Matrix Organic Light-Emitting Diode，AMOLED)显示器等平板显示装置因具有机身薄、高画质、省电、无辐射等众多优点，得到了广泛的应用，如：移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本屏幕等。
显示面板是液晶显示器与有机发光二极管显示器的重要组成部分。以液晶显示器的显示面板为例，通常液晶显示面板由彩膜基板(CF，Color Filter)、薄膜晶体管基板(TFT，Thin Film Transistor)、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，LiquidCrystal)及密封框胶(Sealant)组成。其中，薄膜晶体管阵列(Array)基板是目前LCD装置和AMOLED装置中的主要组成部件，直接关系到高性能平板显示装置的发展方向，用于向显示器提供驱动电路，通常设置有数条栅极扫描线和数条数据线，该数条栅极扫描线和数条数据线限定出多个像素单元，每个像素单元内设置有薄膜晶体管和像素电极，薄膜晶体管的栅极与相应的栅极扫描线相连，当栅极扫描线上的电压达到开启电压时，薄膜晶体管的源极和漏极导通，从而将数据线上的数据电压输入至像素电极，进而控制相应像素区域的显示。
在显示面板制作过程中，TFT大板外围区域制备有很多对位标记(Mark)。以有机电致发光显示器为例，这些Mark主要用于阵列曝光机的对位，蒸镀及封装设备的对位。对位过程一般通过对位电荷耦合元件(Charge-coupled Device，CCD)摄像机进行Mark识别，当Mark图形(Pattern)或膜厚异常时便会影响CCD摄像机识别Mark，导致对位失败。
TFT大板上的对位标记一般是通过干蚀刻方法制作在栅极金属层(GE)或源漏极金属层(SD)的金属对位标记。虽然干蚀刻制程能较好的保证图形精准度，但干蚀刻制程中的等离子轰击也会对Mark产生影响，导致Mark周围无机膜层凹凸不平，影响后续制程CCD摄像机对Mark的识别。如图1所示的一种现有TFT基板的结构示意图，包括衬底基板1以及依次层叠设置于衬底基板1上的有源层2、栅极绝缘层3、栅极金属层4、层间绝缘层5及源漏极电极层6。其中，栅极金属层4包括设置在显示区外围的金属对位标记45，由于栅极金属层4的干蚀刻制程对栅极绝缘层3表面的损伤以及源漏极电极层6的干蚀刻制程对层间绝缘层5表面的损伤，导致金属对位标记45周围的栅极绝缘层3和层间绝缘层5表面凹凸不平，从而影响了后续制程CCD摄像机对金属对位标记45的识别。
针对上述Mark对位异常，常规的解决方案主要为调整干蚀刻制程参数及增加CCD摄像机数。然而，通过调整干蚀刻制程参数的方式并不能完全避免Mark周围无机膜层表面的损伤(loss)，只能在一定程度上降低影响，而且调整制程参数还需考虑其所带来的其他方面的影响，如尺寸(CD)不均等。另外，通过多个CCD摄像机搭配运作虽然能有效解决Mark对位异常，但此方案涉及设备改造，成本较高。
发明内容
本发明的目的在于提供一种TFT基板的制作方法，可减小无机绝缘层在金属层的干蚀刻制程中的表面损伤，避免后续对位异常。
本发明的目的还在于提供一种TFT基板，可减小无机绝缘层在金属层的干蚀刻制程中的表面损伤，避免后续对位异常。
为实现上述目的，本发明首先提供一种TFT基板的制作方法，所述TFT基板划分出显示区及围绕所述显示区的显示外围区，所述显示外围区划分出标记区及围绕所述标记区的标记周边区；
该制作方法包括：形成无机绝缘层的步骤，在无机绝缘层上形成保护层的步骤，在无机绝缘层及保护层上形成金属层的步骤，对金属层进行干蚀刻而得到金属图案的步骤，去除未被金属图案覆盖的保护层的步骤；
所述保护层用于在对金属层进行干蚀刻过程中对标记区及标记周边区的无机绝缘层的表面进行保护。
所述保护层包括透明导电保护层，在去除未被金属图案覆盖的保护层的步骤中，由剩余的透明导电保护层形成与金属图案相同图案的透明导电图案。
所述保护层包括光阻保护层，在形成金属层之前，所述光阻保护层形成在对应预形成金属图案的区域之外，在去除未被金属图案覆盖的保护层的步骤中，所述光阻保护层被完全去除。
可选地，所述TFT基板包括多层所述无机绝缘层及多层所述金属层，该多层无机绝缘层包括栅极绝缘层及层间绝缘层，该多层金属层包括栅极金属层及源漏极金属层；由所述栅极金属层形成的金属图案包括位于显示区的栅极及位于标记区的对位标记；所述保护层包括对栅极绝缘层的表面进行保护的透明导电保护层及对层间绝缘层的表面进行保护的光阻保护层；该制作方法具体包括如下步骤：
步骤S1、提供衬底基板，在所述衬底基板上形成缓冲层，在所述缓冲层上沉积并图案化形成有源层；
步骤S2、在所述缓冲层及有源层上依次沉积形成栅极绝缘层、透明导电保护层及栅极金属层；
步骤S3、在所述栅极金属层上形成第一光阻层，以所述第一光阻层为遮蔽层，对所述栅极金属层进行干蚀刻，得到包括栅极及对位标记的第一金属图案；
步骤S4、以所述第一光阻层和第一金属图案为遮蔽层，对所述透明导电保护层进行湿蚀刻，去除未被第一金属图案覆盖的透明导电保护层，形成与第一金属图案相同图案的透明导电图案，去除第一光阻层；
步骤S5、在所述第一金属图案及栅极绝缘层上沉积形成层间绝缘层，并利用半色调掩膜板在所述层间绝缘层上形成第二光阻层，所述第二光阻层包括对应于标记区及标记周边区的第一光阻部及剩余的第二光阻部，所述第一光阻部的厚度大于第二光阻部的厚度，以所述第二光阻层为遮蔽层，在所述层间绝缘层及栅极绝缘层上形成对应位于所述有源层两端上方的接触孔；
步骤S6、对所述第二光阻层进行灰化处理以减薄所述第二光阻层的厚度至所述第二光阻部被去除，由剩余的第一光阻部形成光阻保护层；
步骤S7、在所述层间绝缘层及光阻保护层上形成源漏极金属层，在所述源漏极金属层上形成第三光阻层，以所述第三光阻层为遮蔽层，对所述源漏极金属层进行干蚀刻，得到包括源漏极的第二金属图案，所述源漏极通过所述接触孔与所述有源层相连接，去除所述第三光阻层及光阻保护层。
可选地，所述TFT基板包括多层所述无机绝缘层及多层所述金属层，该多层无机绝缘层包括栅极绝缘层及层间绝缘层，该多层金属层包括栅极金属层及源漏极金属层；由所述源漏极金属层形成的金属图案包括位于显示区的源漏极及位于标记区的对位标记；所述保护层包括对栅极绝缘层的表面进行保护的透明导电保护层及对层间绝缘层的表面进行保护的光阻保护层；该制作方法具体包括如下步骤：
步骤S1’、提供衬底基板，在所述衬底基板上形成缓冲层，在所述缓冲层上沉积并图案化形成有源层；
步骤S2’、在所述缓冲层及有源层上依次沉积形成栅极绝缘层、透明导电保护层及栅极金属层；
步骤S3’、在所述栅极金属层上形成第一光阻层，以所述第一光阻层为遮蔽层，对所述栅极金属层进行干蚀刻，得到包括栅极的第一金属图案；
步骤S4’、以所述第一光阻层和第一金属图案为遮蔽层，对所述透明导电保护层进行湿蚀刻，去除未被第一金属图案覆盖的透明导电保护层，形成与第一金属图案相同图案的透明导电图案，去除第一光阻层；
步骤S5’、在所述第一金属图案及栅极绝缘层上沉积形成层间绝缘层，并利用半色调掩膜板在所述层间绝缘层上形成第二光阻层，所述第二光阻层包括对应于标记周边区的第一光阻部及剩余的第二光阻部，所述第一光阻部的厚度大于第二光阻部的厚度，以所述第二光阻层为遮蔽层，在所述层间绝缘层及栅极绝缘层上形成对应位于所述有源层两端上方的接触孔；
步骤S6’、对所述第二光阻层进行灰化处理以减薄所述第二光阻层的厚度至所述第二光阻部被去除，由剩余的第一光阻部形成光阻保护层；
步骤S7’、在所述层间绝缘层及光阻保护层上形成源漏极金属层，在所述源漏极金属层上形成第三光阻层，以所述第三光阻层为遮蔽层，对所述源漏极金属层进行干蚀刻，得到包括源漏极及对位标记的第二金属图案，所述源漏极通过所述接触孔与所述有源层相连接，去除所述第三光阻层及光阻保护层。
可选地，所述TFT基板包括多层所述无机绝缘层及多层所述金属层，该多层无机绝缘层包括栅极绝缘层及层间绝缘层，该多层金属层包括栅极金属层及源漏极金属层；由所述栅极金属层形成的金属图案包括位于显示区的栅极及位于标记区的对位标记；所述保护层包括对栅极绝缘层的表面进行保护的第一光阻保护层及对层间绝缘层的表面进行保护的第二光阻保护层；该制作方法具体包括如下步骤：
步骤S10、提供衬底基板，在所述衬底基板上形成缓冲层，在所述缓冲层上沉积并图案化形成有源层；
步骤S20、在所述缓冲层及有源层上沉积形成栅极绝缘层，在所述栅极绝缘层上形成对应于所述标记周边区的第一光阻保护保护层，在所述栅极绝缘层及第一光阻保护层上形成栅极金属层；
步骤S30、在所述栅极金属层上形成第一光阻层，以所述第一光阻层为遮蔽层，对所述栅极金属层进行干蚀刻，得到包括栅极及对位标记的第一金属图案；
步骤S40、去除第一光阻层及第一光阻保护层；
步骤S50、在所述第一金属图案及栅极绝缘层上沉积形成层间绝缘层，并利用半色调掩膜板在所述层间绝缘层上形成第二光阻层，所述第二光阻层包括对应于标记区及标记周边区的第一光阻部及剩余的第二光阻部，所述第一光阻部的厚度大于第二光阻部的厚度，以所述第二光阻层为遮蔽层，在所述层间绝缘层及栅极绝缘层上形成对应位于所述有源层两端上方的接触孔；
步骤S60、对所述第二光阻层进行灰化处理以减薄所述第二光阻层的厚度至所述第二光阻部被去除，由剩余的第一光阻部形成第二光阻保护层；
步骤S70、在所述层间绝缘层及第二光阻保护层上形成源漏极金属层，在所述源漏极金属层上形成第三光阻层，以所述第三光阻层为遮蔽层，对所述源漏极金属层进行干蚀刻，得到包括源漏极的第二金属图案，所述源漏极通过所述接触孔与所述有源层相连接，去除所述第三光阻层及第二光阻保护层。
可选地，所述TFT基板包括多层所述无机绝缘层及多层所述金属层，该多层无机绝缘层包括栅极绝缘层及层间绝缘层，该多层金属层包括栅极金属层及源漏极金属层；由所述源漏极金属层形成的金属图案包括位于显示区的源漏极及位于标记区的对位标记；所述保护层包括对栅极绝缘层的表面进行保护的第一光阻保护层及对层间绝缘层的表面进行保护的第二光阻保护层；该制作方法具体包括如下步骤：
步骤S10’、提供衬底基板，在所述衬底基板上形成缓冲层，在所述缓冲层上沉积并图案化形成有源层；
步骤S20’、在所述缓冲层及有源层上沉积形成栅极绝缘层，在所述栅极绝缘层上形成对应于所述标记周边区的第一光阻保护保护层，在所述栅极绝缘层及第一光阻保护层上形成栅极金属层；
步骤S30’、在所述栅极金属层上形成第一光阻层，以所述第一光阻层为遮蔽层，对所述栅极金属层进行干蚀刻，得到包括栅极及对位标记的第一金属图案；
步骤S40’、去除第一光阻层及第一光阻保护层；
步骤S50’、在所述第一金属图案及栅极绝缘层上沉积形成层间绝缘层，并利用半色调掩膜板在所述层间绝缘层上形成第二光阻层，所述第二光阻层包括对应于标记周边区的第一光阻部及剩余的第二光阻部，所述第一光阻部的厚度大于第二光阻部的厚度，以所述第二光阻层为遮蔽层，在所述层间绝缘层及栅极绝缘层上形成对应位于所述有源层两端上方的接触孔；
步骤S60’、对所述第二光阻层进行灰化处理以减薄所述第二光阻层的厚度至所述第二光阻部被去除，由剩余的第一光阻部形成第二光阻保护层；
步骤S70’、在所述层间绝缘层及第二光阻保护层上形成源漏极金属层，在所述源漏极金属层上形成第三光阻层，以所述第三光阻层为遮蔽层，对所述源漏极金属层进行干蚀刻，得到包括源漏极及对位标记的第二金属图案，所述源漏极通过所述接触孔与所述有源层相连接，去除所述第三光阻层及第二光阻保护层。
本发明还提供一种TFT基板，划分出显示区及围绕所述显示区的显示外围区，所述显示外围区划分出标记区及围绕所述标记区的标记周边区；包括无机绝缘层、金属层及对应设于所述无机绝缘层及金属层之间的透明导电保护层；
其中，所述金属层具有金属图案，所述透明导电保护层对应位于所对应的金属层的下方并具有与该金属层的金属图案相同的透明导电图案，所述透明导电保护层用于在对金属层进行干蚀刻以形成所述金属图案的过程中对标记区及标记周边区的无机绝缘层的表面进行保护。
可选地，所述TFT基板包括多层所述无机绝缘层及多层所述金属层，该多层无机绝缘层包括栅极绝缘层及层间绝缘层，该多层金属层包括设于所述栅极绝缘层上的栅极金属层及设于所述层间绝缘层上的源漏极金属层，所述透明导电保护层对应设于所述栅极绝缘层和栅极金属层之间；
所述TFT基板具体包括衬底基板、设于所述衬底基板上的缓冲层、设于所述缓冲层上的有源层、设于所述缓冲层及有源层上的栅极绝缘层、设于所述栅极绝缘层上的透明导电保护层、设于所述透明导电保护层上的栅极金属层、设于所述栅极金属层及栅极绝缘层上的层间绝缘层及设于所述层间绝缘层上的源漏极金属层；
所述栅极金属层具有包括栅极的第一金属图案；
所述透明导电保护层对应位于所述栅极金属层下方并具有与所述第一金属图案相同的透明导电图案；
所述源漏极金属层具有包括源漏极的第二金属图案。
所述第一金属图案和第二金属图案中的一个还包括对应位于所述标记区的对位标记。
本发明的有益效果：本发明提供的TFT基板的制作方法，通过在无机绝缘层和金属层之间设置保护层，可在金属层的干蚀刻过程中对标记区及标记周边区的无机绝缘层的表面进行有效保护，减小无机绝缘层在干蚀刻制程中的表面损伤，从而有效提高后续对位过程中CCD摄像机对对位标记的识别率，提高对位检测精度，避免后续对位异常，且无需调整金属层的干蚀刻参数，间接降低了干蚀刻制程的制程约束条件，避免了对位CCD摄像机的设备改造及调试，节约了生产成本。本发明的TFT基板，金属层与无机绝缘层之间对应设有透明导电保护层，所述透明导电保护层对应位于所对应的金属层的下方并具有与该金属层的金属图案相同的透明导电图案，所述透明导电保护层可用于在对金属层进行干蚀刻以形成所述金属图案的过程中对标记区及标记周边区的无机绝缘层的表面进行保护，可减小无机绝缘层在金属层的干蚀刻制程中的表面损伤，避免后续对位异常。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为现有一种TFT基板的结构示意图及对位标记周围的无机膜层的局部放大示意图；
图2为本发明的TFT基板的制作方法的第一实施例的步骤S1的示意图；
图3-4为本发明的TFT基板的制作方法的第一实施例的步骤S3的示意图；
图5为本发明的TFT基板的制作方法的第一实施例的步骤S4的示意图；
图6为本发明的TFT基板的制作方法的第一实施例的步骤S5的示意图；
图7为本发明的TFT基板的制作方法的第一实施例的步骤S6的示意图；
图8-10为本发明的TFT基板的制作方法的第一实施例的步骤S7的示意图且图10为本发明的TFT基板的第五实施例的结构示意图；
图11为本发明的TFT基板的制作方法的第二实施例的步骤S3’的示意图；
图12为本发明的TFT基板的制作方法的第二实施例的步骤S4’的示意图；
图13为本发明的TFT基板的制作方法的第二实施例的步骤S5’的示意图；
图14为本发明的TFT基板的制作方法的第二实施例的步骤S6’的示意图；
图15-17为本发明的TFT基板的制作方法的第二实施例的步骤S7’的示意图；
图18为本发明的TFT基板的制作方法的第三实施例的步骤S20的示意图；
图19为本发明的TFT基板的制作方法的第三实施例的步骤S30的示意图；
图20为本发明的TFT基板的制作方法的第三实施例的步骤S50的示意图；
图21为本发明的TFT基板的制作方法的第三实施例的步骤S60的示意图；
图22-24为本发明的TFT基板的制作方法的第三实施例的步骤S70的示意图；
图25为本发明的TFT基板的制作方法的第四实施例的步骤S20’的示意图；
图26为本发明的TFT基板的制作方法的第四实施例的步骤S30’的示意图；
图27为本发明的TFT基板的制作方法的第四实施例的步骤S50’的示意图；
图28为本发明的TFT基板的制作方法的第四实施例的步骤S60’的示意图；
图29-31为本发明的TFT基板的制作方法的第四实施例的步骤S70’的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
本发明提供一种TFT基板的制作方法，所述TFT基板划分出显示区及围绕所述显示区的显示外围区，所述显示外围区划分出标记区及围绕所述标记区的标记周边区，其中标记区用于形成对位标记；通过在无机绝缘层和金属层之间设置保护层，可在金属层的干蚀刻过程中对标记区及标记周边区的无机绝缘层的表面进行有效保护，减小无机绝缘层在干蚀刻制程中的表面损伤。
本发明的TFT基板的制作方法的第一实施例，对位标记设置在栅极金属层，所述保护层包括对栅极绝缘层的表面进行保护的透明导电保护层及对层间绝缘层的表面进行保护的光阻保护层，本实施例具体包括如下步骤：
步骤S1、如图2所示，提供衬底基板10，在所述衬底基板上形成缓冲层20，在所述缓冲层20上沉积并图案化形成有源层30。
具体地，所述有源层30可以为低温多晶硅(LTPS)有源层。
步骤S2、在缓冲层20及有源层30上依次沉积形成栅极绝缘层40、透明导电保护层58及栅极金属层50。
具体地，所述透明导电保护层58的材料为氧化铟锡(ITO)。
步骤S3、如图3-4所示，在所述栅极金属层50上形成第一光阻层91，以所述第一光阻层91为遮蔽层，对所述栅极金属层50进行干蚀刻，得到包括栅极51及对位标记55的第一金属图案。
具体地，相对于现有技术，所述步骤S3中，通过在栅极金属层50下增加一层透明导电保护层58，可以在栅极金属层50的干蚀刻制程中有效保护栅极绝缘层40的表面不受损伤。
步骤S4、如图5所示，以所述第一光阻层91和第一金属图案为遮蔽层，对所述透明导电保护层58进行湿蚀刻，去除未被第一金属图案覆盖的透明导电保护层58，形成与第一金属图案相同图案的透明导电图案，去除第一光阻层。
具体地，在所述步骤S4中，在栅极金属层50的干蚀刻制程完成后，利用湿蚀刻制程去除栅极绝缘层40上裸露的未被被第一金属图案覆盖的透明导电保护层58，由于湿蚀刻的蚀刻方式为化学性蚀刻，蚀刻选择比较好，因此在去除透明导电保护层58时不会对栅极绝缘层40造成损伤。
步骤S5、如图6所示，在所述第一金属图案及栅极绝缘层40上沉积形成层间绝缘层60，并利用半色调掩膜板(HTM)在所述层间绝缘层60上形成第二光阻层92，所述第二光阻层92包括对应于标记区及标记周边区的第一光阻部及剩余的第二光阻部，所述第一光阻部的厚度大于第二光阻部的厚度，以所述第二光阻层92为遮蔽层，在所述层间绝缘层60及栅极绝缘层40上形成对应位于所述有源层30两端上方的接触孔。
步骤S6、如图7所示，对所述第二光阻层92进行灰化处理以减薄所述第二光阻层92的厚度至所述第二光阻部被去除，由剩余的第一光阻部形成光阻保护层98。
步骤S7、如图8-10所示，在所述层间绝缘层60及光阻保护层98上形成源漏极金属层70，在所述源漏极金属层70上形成第三光阻层93，以所述第三光阻层93为遮蔽层，对所述源漏极金属层70进行干蚀刻，得到包括源漏极71的第二金属图案，所述源漏极71通过所述接触孔与所述有源层30相连接，去除所述第三光阻层93及光阻保护层98。
具体地，所述步骤S7中，由于对应于标记区及标记周边区的光阻保护层98的保护，在源漏极金属层70的干蚀刻制程中标记区及标记周边区的层间绝缘层60的表面得以受到保护而免于受损。
本发明的TFT基板的制作方法的第一实施例，相对于现有技术，在栅极金属层50下增加一层透明导电保护层58，可以在栅极金属层50的干蚀刻制程中有效保护栅极绝缘层40的表面不受损伤，在栅极金属层50的干蚀刻制程完成后，利用湿蚀刻制程去除栅极绝缘层40上裸露的透明导电保护层58，由于湿蚀刻的蚀刻选择比较好，因此在去除透明导电保护层58时不会对栅极绝缘层40造成损伤，并采用HTM技术利用半色调掩膜板在所述层间绝缘层60上形成用于形成接触孔(Contact hole)的第二光阻层92，使得所述第二光阻层92对应于标记区及标记周边区的第一光阻部的厚度大于剩余的第二光阻部的厚度，在接触孔形成后仅仅去除第二光阻层92的第二光阻部，剩余的第一光阻部作为光阻保护层98，从而可以在源漏极金属层70的干蚀刻制程中对标记区及标记周边区的层间绝缘层60的表面进行保护。
本发明的TFT基板的制作方法的第二实施例，与上述第一实施例相比，对位标记设置在源漏极金属层，本实施例具体包括如下步骤：
步骤S1’、提供衬底基板10’，在所述衬底基板10’上形成缓冲层20’，在所述缓冲层20’上沉积并图案化形成有源层30’。
步骤S2’、在缓冲层20’及有源层30’上依次沉积形成栅极绝缘层40’、透明导电保护层58’及栅极金属层50’。
具体地，所述透明导电保护层58’的材料为氧化铟锡。
步骤S3’、如图11所示，在所述栅极金属层50’上形成第一光阻层91’，以所述第一光阻层91’为遮蔽层，对所述栅极金属层50’进行干蚀刻，得到包括栅极51’的第一金属图案。
步骤S4’、如图12所示，以所述第一光阻层91’和第一金属图案为遮蔽层，对所述透明导电保护层58’进行湿蚀刻，去除未被第一金属图案覆盖的透明导电保护层58’，形成与第一金属图案相同图案的透明导电图案，去除第一光阻层91’。
步骤S5’、如图13所示，在所述第一金属图案及栅极绝缘层40’上沉积形成层间绝缘层60’，并利用半色调掩膜板在所述层间绝缘层60’上形成第二光阻层92’，所述第二光阻层92’包括对应于标记周边区的第一光阻部及剩余的第二光阻部，所述第一光阻部的厚度大于第二光阻部的厚度，其中，第二光阻部包括对应于标记区的部分以在后续在标记区形成对位标记，以所述第二光阻层92’为遮蔽层，在所述层间绝缘层60’及栅极绝缘层上形成对应位于所述有源层30’两端上方的接触孔。
步骤S6’、如图14所示，对所述第二光阻层92’进行灰化处理以减薄所述第二光阻层92’的厚度至所述第二光阻部被去除，由剩余的第一光阻部形成光阻保护层98’。
步骤S7’、如图15-17所示，在所述层间绝缘层60’及光阻保护层95’上形成源漏极金属层70’，在所述源漏极金属层70’上形成第三光阻层93’，以所述第三光阻层93’为遮蔽层，对所述源漏极金属层70’进行干蚀刻，得到包括源漏极71’及对位标记75’的第二金属图案，所述源漏极71’通过所述接触孔与所述有源层30’相连接，去除所述第三光阻层93’及光阻保护层98’。
具体地，所述步骤S7中，由于对应于标记周边区的光阻保护层98’的保护，在源漏极金属层70’的干蚀刻制程中标记周边区的层间绝缘层60’的表面得以受到保护而免于受损。
本发明的TFT基板的制作方法的第二实施例，相对于现有技术，在栅极金属层50’下增加一层透明导电保护层58’，可以在栅极金属层50’的干蚀刻制程中有效保护栅极绝缘层40’的表面不受损伤，在栅极金属层50’的干蚀刻制程完成后，利用湿蚀刻制程去除栅极绝缘层40’上裸露的透明导电保护层58’，由于湿蚀刻的蚀刻选择比较好，因此在去除透明导电保护层58’时不会对栅极绝缘层40’造成损伤，并采用HTM技术利用半色调掩膜板在所述层间绝缘层60’上形成用于形成接触孔的第二光阻层92’，使得所述第二光阻层92’对应于标记周边区的第一光阻部的厚度大于剩余的第二光阻部的厚度，在接触孔形成后仅仅去除第二光阻层92’的第二光阻部，剩余的第一光阻部作为光阻保护层98’，从而可以在源漏极金属层70’的干蚀刻制程中形成对应标记区的对位标记75’并通过光阻保护层98’对标记周边区的层间绝缘层60’的表面进行保护。
本发明TFT基板的制作方法的第三实施例，与上述第一实施例相比，所述保护层包括对栅极绝缘层的表面进行保护的第一光阻保护层及对层间绝缘层的表面进行保护的第二光阻保护层，本实施例具体包括如下步骤：
步骤S10、提供衬底基板100，在所述衬底基板100上形成缓冲层200，在所述缓冲层200上沉积并图案化形成有源层300。
步骤S20、如图18所示，在所述缓冲层200及有源层300上沉积形成栅极绝缘层400，在所述栅极绝缘层400上形成对应于所述标记周边区的第一光阻保护保护层580，在所述栅极绝缘层400及第一光阻保护层580上形成栅极金属层500。
具体地，所述步骤S20中，所述第一光阻保护保护层580露出对应于标记区的栅极绝缘层400，以在后续形成栅极金属层500的对位标记。
步骤S30、如图19所示，在所述栅极金属层500上形成第一光阻层910，以所述第一光阻层910为遮蔽层，对所述栅极金属层500进行干蚀刻，得到包括栅极510及对位标记550的第一金属图案。
步骤S40、去除第一光阻层910及第一光阻保护层580。
步骤S50、如图20所示，在所述第一金属图案及栅极绝缘层400上沉积形成层间绝缘层600，并利用半色调掩膜板在所述层间绝缘层600上形成第二光阻层920，所述第二光阻层920包括对应于标记区及标记周边区的第一光阻部及剩余的第二光阻部，所述第一光阻部的厚度大于第二光阻部的厚度，以所述第二光阻层为遮蔽层，在所述层间绝缘层600及栅极绝缘层400上形成对应位于所述有源层300两端上方的接触孔。
步骤S60、如图21所示，对所述第二光阻层920进行灰化处理以减薄所述第二光阻层920的厚度至所述第二光阻部被去除，由剩余的第一光阻部形成第二光阻保护层980。
步骤S70、如图22-24所示，在所述层间绝缘层600及第二光阻保护层980上形成源漏极金属层700，在所述源漏极金属层700上形成第三光阻层930，以所述第三光阻层930为遮蔽层，对所述源漏极金属层700进行干蚀刻，得到包括源漏极710的第二金属图案，所述源漏极710通过所述接触孔与所述有源层300相连接，去除所述第三光阻层930及第二光阻保护层980。
本发明的TFT基板的制作方法的第三实施例，相对于现有技术，在栅极金属层500下增加一层对应于标记周边区的第一光阻保护保护层580，所述第一光阻保护保护层580露出对应于标记区的栅极绝缘层400，可以在栅极金属层500的干蚀刻制程中在标记区形成对位标记550并通过第一光阻保护保护层580对对位周边区的栅极绝缘层400的表面进行保护，采用HTM技术利用半色调掩膜板在所述层间绝缘层600上形成用于形成接触孔的第二光阻层920，使得所述第二光阻层920对应于标记区及标记周边区的第一光阻部的厚度大于剩余的第二光阻部的厚度，在接触孔形成后仅仅去除第二光阻层920的第二光阻部，剩余的第一光阻部作为第二光阻保护层980，从而可以在源漏极金属层700的干蚀刻制程中对标记区及标记周边区的层间绝缘层600的表面进行保护。
本发明的TFT基板的制作方法的第四实施例，与上述第三实施例相比，对位标记设置在源漏极金属层，本实施例具体包括如下步骤：
步骤S10’、提供衬底基板100’，在所述衬底基板100’上形成缓冲层200’，在所述缓冲层200’上沉积并图案化形成有源层300’。
步骤S20’、如图25所示，在所述缓冲层200’及有源层300’上沉积形成栅极绝缘层400’，在所述栅极绝缘层400’上形成对应于所述标记区及标记周边区的第一光阻保护保护层580’，在所述栅极绝缘层400’及第一光阻保护层580’上形成栅极金属层500’。
步骤S30’、如图26所示，在所述栅极金属层500’上形成第一光阻层910’，以所述第一光阻层910’为遮蔽层，对所述栅极金属层500’进行干蚀刻，得到包括栅极510’的第一金属图案。
具体地，所述步骤S30’中，所述第一光阻保护保护层580’可以在栅极金属层500’的干蚀刻制程中对标记区及对位周边区的栅极绝缘层400’的表面进行保护。
步骤S40、去除第一光阻层910’及第一光阻保护层580’。
步骤S50、如图27所示，在所述第一金属图案及栅极绝缘层400’上沉积形成层间绝缘层600’，并利用半色调掩膜板在所述层间绝缘层600’上形成第二光阻层920’，所述第二光阻层920’包括对应于标记周边区的第一光阻部及剩余的第二光阻部，所述第一光阻部的厚度大于第二光阻部的厚度，以所述第二光阻层为遮蔽层，在所述层间绝缘层600’及栅极绝缘层400’上形成对应位于所述有源层300’两端上方的接触孔。
步骤S60、如图28所示，对所述第二光阻层920’进行灰化处理以减薄所述第二光阻层920’的厚度至所述第二光阻部被去除，由剩余的第一光阻部形成第二光阻保护层980’。此时，所述第二光阻保护层980’露出对应于标记区的栅极绝缘层400，以在后续形成源漏极金属层的对位标记。
步骤S70、如图29-31所示，在所述层间绝缘层600’及第二光阻保护层980’上形成源漏极金属层700’，在所述源漏极金属层700’上形成第三光阻层930’，以所述第三光阻层930’为遮蔽层，对所述源漏极金属层700’进行干蚀刻，得到包括源漏极710’及对位标记750’的第二金属图案，所述源漏极710’通过所述接触孔与所述有源层300’相连接，去除所述第三光阻层930’及第二光阻保护层980’。
本发明的TFT基板的制作方法的第四实施例，相对于现有技术，在栅极金属层500’下增加一层对应于标记区及标记周边区的第一光阻保护保护层580’，可以在栅极金属层500’的干蚀刻制程中对标记区及对位周边区的栅极绝缘层400’的表面进行保护，并采用HTM技术利用半色调掩膜板在所述层间绝缘层600’上形成用于形成接触孔的第二光阻层920’，使得所述第二光阻层920’对应于标记周边区的第一光阻部的厚度大于剩余的第二光阻部的厚度，在接触孔形成后仅仅去除第二光阻层920’的第二光阻部，剩余的第一光阻部作为第二光阻保护层980’，从而可以在源漏极金属层700’的干蚀刻制程中形成对应标记区的对位标记750’并通过第二光阻保护层980’对标记周边区的层间绝缘层600’的表面进行保护。
具体地，示例性地，本发明的TFT基板的制作方法所制作的TFT基板，通过后续在其上依次形成平坦层、OLED层及薄膜封装层等结构，可以用于制作OLED面板。
基于上述的TFT基板的制作方法，请参阅图10，本发明还提供一种TFT基板，如图10所述，本发明TFT基板的第五实施例，包括衬底基板10、设于所述衬底基板上形成缓冲层20、设于所述缓冲层20上的有源层30、设于所述缓冲层20及有源层30上的栅极绝缘层40、设于所述栅极绝缘层40上的导电保护层58、设于所述导电保护层58上的栅极金属层50、设于所述栅极绝缘层40上的层间绝缘层60及设于所述层间绝缘层60上的源漏极金属层70。
具体地，所述有源层30可以为低温多晶硅有源层。
具体地，所述透明导电保护层58的材料为氧化铟锡。
具体地，所述层间绝缘层60及栅极绝缘层40上设有对应位于所述有源层30两端上方的接触孔。
具体地，所述栅极金属层50具有包括栅极51及对位标记55的第一金属图案。
具体地，所述透明导电保护层58对应位于所述第一金属图案下方，具有与第一金属图案相同图案的透明导电图案。
具体地，所述源漏极金属层70具有包括源漏极71的第二金属图案，所述源漏极71通过所述接触孔与所述有源层30相连接。
本发明的TFT基板的第五实施例，相对于现有技术，在栅极金属层50下增加一层透明导电保护层58，可以在栅极金属层50的干蚀刻制程中有效保护标记区及标记周边区的栅极绝缘层40的表面不受损伤，避免后续对位异常。
综上所述，本发明提供的TFT基板的制作方法，具有上光源及下光源，能够提供落射式照明与透射式照明两种方式，从而可以有效提高对位CCD摄像机对对位标记的识别率，具有较高的对位检测精度。本发明的液晶显示面板的对位检查方法，在对位标记与透明定盘边缘重叠时，采用落射式照明与透射式照明两者结合的方式，可以有效提高对位CCD摄像机对对位标记的识别率，进而提高对位检测精度。本发明的TFT基板，金属层与无机绝缘层之间对应设有透明导电保护层，所述透明导电保护层对应位于所对应的金属层的下方并具有与该金属层的金属图案相同的透明导电图案，所述透明导电保护层可用于在对金属层进行干蚀刻以形成所述金属图案的过程中对标记区及标记周边区的无机绝缘层的表面进行保护，可减小无机绝缘层在金属层的干蚀刻制程中的表面损伤，避免后续对位异常。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种TFT基板的制作方法，所述TFT基板划分出显示区及围绕所述显示区的显示外围区，所述显示外围区划分出标记区及围绕所述标记区的标记周边区；其特征在于，包括如下步骤：
形成无机绝缘层的步骤，在无机绝缘层上形成保护层的步骤，在无机绝缘层及保护层上形成金属层的步骤，对金属层进行干蚀刻而得到金属图案的步骤，去除未被金属图案覆盖的保护层的步骤；
所述保护层用于在对金属层进行干蚀刻过程中对标记区及标记周边区的无机绝缘层的表面进行保护。
2.如权利要求1所述的TFT基板的制作方法，其特征在于，所述保护层包括透明导电保护层，在去除未被金属图案覆盖的保护层的步骤中，由剩余的透明导电保护层形成与金属图案相同图案的透明导电图案。
3.如权利要求1所述的TFT基板的制作方法，其特征在于，所述保护层包括光阻保护层，在形成金属层之前，所述光阻保护层形成在对应预形成金属图案的区域之外，在去除未被金属图案覆盖的保护层的步骤中，所述光阻保护层被完全去除。
4.如权利要求1所述的TFT基板的制作方法，其特征在于，所述TFT基板包括多层所述无机绝缘层及多层所述金属层，该多层无机绝缘层包括栅极绝缘层及层间绝缘层，该多层金属层包括栅极金属层及源漏极金属层；由所述栅极金属层形成的金属图案包括位于显示区的栅极及位于标记区的对位标记；所述保护层包括对栅极绝缘层的表面进行保护的透明导电保护层及对层间绝缘层的表面进行保护的光阻保护层；
该制作方法具体包括如下步骤：
步骤S1、提供衬底基板，在所述衬底基板上形成缓冲层，在所述缓冲层上沉积并图案化形成有源层；
步骤S2、在所述缓冲层及有源层上依次沉积形成栅极绝缘层、透明导电保护层及栅极金属层；
步骤S3、在所述栅极金属层上形成第一光阻层，以所述第一光阻层为遮蔽层，对所述栅极金属层进行干蚀刻，得到包括栅极及对位标记的第一金属图案；
步骤S4、以所述第一光阻层和第一金属图案为遮蔽层，对所述透明导电保护层进行湿蚀刻，去除未被第一金属图案覆盖的透明导电保护层，形成与第一金属图案相同图案的透明导电图案，去除第一光阻层；
步骤S5、在所述第一金属图案及栅极绝缘层上沉积形成层间绝缘层，并利用半色调掩膜板在所述层间绝缘层上形成第二光阻层，所述第二光阻层包括对应于标记区及标记周边区的第一光阻部及剩余的第二光阻部，所述第一光阻部的厚度大于第二光阻部的厚度，以所述第二光阻层为遮蔽层，在所述层间绝缘层及栅极绝缘层上形成对应位于所述有源层两端上方的接触孔；
步骤S6、对所述第二光阻层进行灰化处理以减薄所述第二光阻层的厚度至所述第二光阻部被去除，由剩余的第一光阻部形成光阻保护层；
步骤S7、在所述层间绝缘层及光阻保护层上形成源漏极金属层，在所述源漏极金属层上形成第三光阻层，以所述第三光阻层为遮蔽层，对所述源漏极金属层进行干蚀刻，得到包括源漏极的第二金属图案，所述源漏极通过所述接触孔与所述有源层相连接，去除所述第三光阻层及光阻保护层。
5.如权利要求1所述的TFT基板的制作方法，其特征在于，所述TFT基板包括多层所述无机绝缘层及多层所述金属层，该多层无机绝缘层包括栅极绝缘层及层间绝缘层，该多层金属层包括栅极金属层及源漏极金属层；由所述源漏极金属层形成的金属图案包括位于显示区的源漏极及位于标记区的对位标记；所述保护层包括对栅极绝缘层的表面进行保护的透明导电保护层及对层间绝缘层的表面进行保护的光阻保护层；
该制作方法具体包括如下步骤：
步骤S1’、提供衬底基板，在所述衬底基板上形成缓冲层，在所述缓冲层上沉积并图案化形成有源层；
步骤S2’、在所述缓冲层及有源层上依次沉积形成栅极绝缘层、透明导电保护层及栅极金属层；
步骤S3’、在所述栅极金属层上形成第一光阻层，以所述第一光阻层为遮蔽层，对所述栅极金属层进行干蚀刻，得到包括栅极的第一金属图案；
步骤S4’、以所述第一光阻层和第一金属图案为遮蔽层，对所述透明导电保护层进行湿蚀刻，去除未被第一金属图案覆盖的透明导电保护层，形成与第一金属图案相同图案的透明导电图案，去除第一光阻层；
步骤S5’、在所述第一金属图案及栅极绝缘层上沉积形成层间绝缘层，并利用半色调掩膜板在所述层间绝缘层上形成第二光阻层，所述第二光阻层包括对应于标记周边区的第一光阻部及剩余的第二光阻部，所述第一光阻部的厚度大于第二光阻部的厚度，以所述第二光阻层为遮蔽层，在所述层间绝缘层及栅极绝缘层上形成对应位于所述有源层两端上方的接触孔；
步骤S6’、对所述第二光阻层进行灰化处理以减薄所述第二光阻层的厚度至所述第二光阻部被去除，由剩余的第一光阻部形成光阻保护层；
步骤S7’、在所述层间绝缘层及光阻保护层上形成源漏极金属层，在所述源漏极金属层上形成第三光阻层，以所述第三光阻层为遮蔽层，对所述源漏极金属层进行干蚀刻，得到包括源漏极及对位标记的第二金属图案，所述源漏极通过所述接触孔与所述有源层相连接，去除所述第三光阻层及光阻保护层。
6.如权利要求1所述的TFT基板的制作方法，其特征在于，所述TFT基板包括多层所述无机绝缘层及多层所述金属层，该多层无机绝缘层包括栅极绝缘层及层间绝缘层，该多层金属层包括栅极金属层及源漏极金属层；由所述栅极金属层形成的金属图案包括位于显示区的栅极及位于标记区的对位标记；所述保护层包括对栅极绝缘层的表面进行保护的第一光阻保护层及对层间绝缘层的表面进行保护的第二光阻保护层；
该制作方法具体包括如下步骤：
步骤S10、提供衬底基板，在所述衬底基板上形成缓冲层，在所述缓冲层上沉积并图案化形成有源层；
步骤S20、在所述缓冲层及有源层上沉积形成栅极绝缘层，在所述栅极绝缘层上形成对应于所述标记周边区的第一光阻保护保护层，在所述栅极绝缘层及第一光阻保护层上形成栅极金属层；
步骤S30、在所述栅极金属层上形成第一光阻层，以所述第一光阻层为遮蔽层，对所述栅极金属层进行干蚀刻，得到包括栅极及对位标记的第一金属图案；
步骤S40、去除第一光阻层及第一光阻保护层；
步骤S50、在所述第一金属图案及栅极绝缘层上沉积形成层间绝缘层，并利用半色调掩膜板在所述层间绝缘层上形成第二光阻层，所述第二光阻层包括对应于标记区及标记周边区的第一光阻部及剩余的第二光阻部，所述第一光阻部的厚度大于第二光阻部的厚度，以所述第二光阻层为遮蔽层，在所述层间绝缘层及栅极绝缘层上形成对应位于所述有源层两端上方的接触孔；
步骤S60、对所述第二光阻层进行灰化处理以减薄所述第二光阻层的厚度至所述第二光阻部被去除，由剩余的第一光阻部形成第二光阻保护层；
步骤S70、在所述层间绝缘层及第二光阻保护层上形成源漏极金属层，在所述源漏极金属层上形成第三光阻层，以所述第三光阻层为遮蔽层，对所述源漏极金属层进行干蚀刻，得到包括源漏极的第二金属图案，所述源漏极通过所述接触孔与所述有源层相连接，去除所述第三光阻层及第二光阻保护层。
7.如权利要求1所述的TFT基板的制作方法，其特征在于，所述TFT基板包括多层所述无机绝缘层及多层所述金属层，该多层无机绝缘层包括栅极绝缘层及层间绝缘层，该多层金属层包括栅极金属层及源漏极金属层；由所述源漏极金属层形成的金属图案包括位于显示区的源漏极及位于标记区的对位标记；所述保护层包括对栅极绝缘层的表面进行保护的第一光阻保护层及对层间绝缘层的表面进行保护的第二光阻保护层；
该制作方法具体包括如下步骤：
步骤S10’、提供衬底基板，在所述衬底基板上形成缓冲层，在所述缓冲层上沉积并图案化形成有源层；
步骤S20’、在所述缓冲层及有源层上沉积形成栅极绝缘层，在所述栅极绝缘层上形成对应于所述标记周边区的第一光阻保护保护层，在所述栅极绝缘层及第一光阻保护层上形成栅极金属层；
步骤S30’、在所述栅极金属层上形成第一光阻层，以所述第一光阻层为遮蔽层，对所述栅极金属层进行干蚀刻，得到包括栅极及对位标记的第一金属图案；
步骤S40’、去除第一光阻层及第一光阻保护层；
步骤S50’、在所述第一金属图案及栅极绝缘层上沉积形成层间绝缘层，并利用半色调掩膜板在所述层间绝缘层上形成第二光阻层，所述第二光阻层包括对应于标记周边区的第一光阻部及剩余的第二光阻部，所述第一光阻部的厚度大于第二光阻部的厚度，以所述第二光阻层为遮蔽层，在所述层间绝缘层及栅极绝缘层上形成对应位于所述有源层两端上方的接触孔；
步骤S60’、对所述第二光阻层进行灰化处理以减薄所述第二光阻层的厚度至所述第二光阻部被去除，由剩余的第一光阻部形成第二光阻保护层；
步骤S70’、在所述层间绝缘层及第二光阻保护层上形成源漏极金属层，在所述源漏极金属层上形成第三光阻层，以所述第三光阻层为遮蔽层，对所述源漏极金属层进行干蚀刻，得到包括源漏极及对位标记的第二金属图案，所述源漏极通过所述接触孔与所述有源层相连接，去除所述第三光阻层及第二光阻保护层。
8.一种TFT基板，划分出显示区及围绕所述显示区的显示外围区，所述显示外围区划分出标记区及围绕所述标记区的标记周边区；其特征在于，包括无机绝缘层、金属层及对应设于所述无机绝缘层及金属层之间的透明导电保护层；
其中，所述金属层具有金属图案，所述透明导电保护层对应位于所对应的金属层的下方并具有与该金属层的金属图案相同的透明导电图案，所述透明导电保护层用于在对金属层进行干蚀刻以形成所述金属图案的过程中对标记区及标记周边区的无机绝缘层的表面进行保护。
9.如权利要求8所述的TFT基板，其特征在于，所述TFT基板包括多层所述无机绝缘层及多层所述金属层，该多层无机绝缘层包括栅极绝缘层及层间绝缘层，该多层金属层包括设于所述栅极绝缘层上的栅极金属层及设于所述层间绝缘层上的源漏极金属层，所述透明导电保护层对应设于所述栅极绝缘层和栅极金属层之间；
所述TFT基板具体包括衬底基板、设于所述衬底基板上的缓冲层、设于所述缓冲层上的有源层、设于所述缓冲层及有源层上的栅极绝缘层、设于所述栅极绝缘层上的透明导电保护层、设于所述透明导电保护层上的栅极金属层、设于所述栅极金属层及栅极绝缘层上的层间绝缘层及设于所述层间绝缘层上的源漏极金属层；
所述栅极金属层具有包括栅极的第一金属图案；
所述透明导电保护层对应位于所述栅极金属层下方并具有与所述第一金属图案相同的透明导电图案；
所述源漏极金属层具有包括源漏极的第二金属图案。
10.如权利要求8所述的TFT基板，其特征在于，所述第一金属图案和第二金属图案中的一个还包括对应位于所述标记区的对位标记。
CN201811555725.1A 2018-12-18 2018-12-18 Tft基板的制作方法及tft基板 Active CN109727920B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811555725.1A CN109727920B (zh) 2018-12-18 2018-12-18 Tft基板的制作方法及tft基板
PCT/CN2019/075528 WO2020124767A1 (zh) 2018-12-18 2019-02-20 Tft基板的制作方法及tft基板
US16/485,441 US11158717B1 (en) 2018-12-18 2019-02-20 Method for manufacturing thin-film transistor (TFT) substrate and TFT substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811555725.1A CN109727920B (zh) 2018-12-18 2018-12-18 Tft基板的制作方法及tft基板

Publications (2)

Publication Number Publication Date
CN109727920A true CN109727920A (zh) 2019-05-07
CN109727920B CN109727920B (zh) 2020-10-30

Family

ID=66296854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811555725.1A Active CN109727920B (zh) 2018-12-18 2018-12-18 Tft基板的制作方法及tft基板

Country Status (3)

Country Link
US (1) US11158717B1 (zh)
CN (1) CN109727920B (zh)
WO (1) WO2020124767A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190132A (zh) * 2019-05-17 2019-08-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制备方法
CN110444492A (zh) * 2019-08-07 2019-11-12 武汉新芯集成电路制造有限公司 对准标记的识别方法及晶圆对准方法
WO2023273110A1 (zh) * 2021-06-30 2023-01-05 颀中科技（苏州）有限公司 晶圆表面介电层的制备方法、晶圆结构及凸块的成型方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112067899B (zh) * 2020-08-31 2023-04-07 湖北长江新型显示产业创新中心有限公司 面板结构、显示装置及面板结构的对位检测方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119528A (ja) * 1986-11-07 1988-05-24 Matsushita Electronics Corp 半導体装置の製造方法
JP2001251007A (ja) * 2000-03-07 2001-09-14 Opnext Japan Inc 半導体光素子とその製造方法
US6424052B1 (en) * 1998-03-13 2002-07-23 Tokyo Institute Of Technology Alignment mark for electron beam lithography
CN101459193A (zh) * 2007-12-14 2009-06-17 佳能株式会社 有机el显示装置
CN104576673A (zh) * 2014-12-15 2015-04-29 上海天马微电子有限公司 平板图像传感器及其制造方法
CN105206557A (zh) * 2015-08-28 2015-12-30 株洲南车时代电气股份有限公司 一种光刻对准标记的制备方法
CN205318069U (zh) * 2015-12-30 2016-06-15 京东方科技集团股份有限公司 一种阵列基板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614792B1 (ko) * 2004-09-16 2006-08-22 삼성전자주식회사 반도체 장치의 제조 방법
JP5450825B2 (ja) * 2010-09-03 2014-03-26 シャープ株式会社 アクティブマトリクス基板及びその製造方法並びに表示装置
KR101812051B1 (ko) * 2011-04-07 2017-12-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
KR102282998B1 (ko) * 2014-09-19 2021-07-29 삼성디스플레이 주식회사 박막트랜지스터 기판, 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR102490881B1 (ko) * 2014-12-26 2023-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105206624B (zh) * 2015-10-22 2018-06-05 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
SG11201806226WA (en) * 2016-02-01 2018-08-30 Ricoh Co Ltd Field effect transistor, method for manufacturing same, display element, display device, and system
CN205609514U (zh) * 2016-04-06 2016-09-28 昆山龙腾光电有限公司 一种薄膜晶体管基板及对位标记

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119528A (ja) * 1986-11-07 1988-05-24 Matsushita Electronics Corp 半導体装置の製造方法
US6424052B1 (en) * 1998-03-13 2002-07-23 Tokyo Institute Of Technology Alignment mark for electron beam lithography
JP2001251007A (ja) * 2000-03-07 2001-09-14 Opnext Japan Inc 半導体光素子とその製造方法
CN101459193A (zh) * 2007-12-14 2009-06-17 佳能株式会社 有机el显示装置
CN104576673A (zh) * 2014-12-15 2015-04-29 上海天马微电子有限公司 平板图像传感器及其制造方法
CN105206557A (zh) * 2015-08-28 2015-12-30 株洲南车时代电气股份有限公司 一种光刻对准标记的制备方法
CN205318069U (zh) * 2015-12-30 2016-06-15 京东方科技集团股份有限公司 一种阵列基板和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190132A (zh) * 2019-05-17 2019-08-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制备方法
CN110444492A (zh) * 2019-08-07 2019-11-12 武汉新芯集成电路制造有限公司 对准标记的识别方法及晶圆对准方法
WO2023273110A1 (zh) * 2021-06-30 2023-01-05 颀中科技（苏州）有限公司 晶圆表面介电层的制备方法、晶圆结构及凸块的成型方法

Also Published As

Publication number Publication date
US20210335856A1 (en) 2021-10-28
US11158717B1 (en) 2021-10-26
CN109727920B (zh) 2020-10-30
WO2020124767A1 (zh) 2020-06-25

Similar Documents

Publication Publication Date Title
US20200168683A1 (en) Display Device
CN109727920A (zh) Tft基板的制作方法及tft基板
CN109300840B (zh) 显示基板及其制造方法、显示装置
WO2017054384A1 (zh) 一种阵列基板及其制作方法、显示面板
US10373988B2 (en) Display substrate, manufacturing method thereof, and display panel
US10964790B1 (en) TFT substrate and manufacturing method thereof
JP2003179069A (ja) 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
US9893098B2 (en) Array substrate and fabrication method thereof, and display device
US11087985B2 (en) Manufacturing method of TFT array substrate
EP3327763A1 (en) Method for manufacturing array substrate, array substrate, and display device
WO2020056803A1 (zh) 显示面板及其制作方法、显示模组
WO2019184400A1 (zh) 阵列基板及其制造方法、显示装置
WO2016145769A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
US10784287B2 (en) TFT substrate and manufacturing method thereof
CN106158739B (zh) 显示器的阵列基板及其制造方法
US11882716B2 (en) Display panel, method for manufacturing same, and display apparatus
TW201022814A (en) Display device
WO2021120378A1 (zh) 一种阵列基板及其制作方法
CN108565247A (zh) Ltps tft基板的制作方法及ltps tft基板
CN106024705B (zh) Tft基板的制作方法
CN111415995A (zh) 一种显示面板、其制作方法及显示装置
US10957721B1 (en) Manufacturing method for CMOS LTPS TFT substrate
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
CN112838052B (zh) 薄膜晶体管阵列基板及其制作方法
US20120241746A1 (en) Electrophoresis display and manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant