CN108565247A - Ltps tft基板的制作方法及ltps tft基板 - Google Patents
Ltps tft基板的制作方法及ltps tft基板 Download PDFInfo
- Publication number
- CN108565247A CN108565247A CN201810356587.8A CN201810356587A CN108565247A CN 108565247 A CN108565247 A CN 108565247A CN 201810356587 A CN201810356587 A CN 201810356587A CN 108565247 A CN108565247 A CN 108565247A
- Authority
- CN
- China
- Prior art keywords
- layer
- drain electrode
- source
- grid
- contact zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 319
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 62
- 239000011229 interlayer Substances 0.000 claims abstract description 43
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 16
- 230000008569 process Effects 0.000 claims abstract description 10
- 238000010276 construction Methods 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 69
- 229920005591 polysilicon Polymers 0.000 claims description 62
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 150000002500 ions Chemical class 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- -1 phosphonium ion Chemical class 0.000 claims description 7
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- GTLACDSXYULKMZ-UHFFFAOYSA-N pentafluoroethane Chemical compound FC(F)C(F)(F)F GTLACDSXYULKMZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 5
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 5
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- QGHDLJAZIIFENW-UHFFFAOYSA-N 4-[1,1,1,3,3,3-hexafluoro-2-(4-hydroxy-3-prop-2-enylphenyl)propan-2-yl]-2-prop-2-enylphenol Chemical group C1=C(CC=C)C(O)=CC=C1C(C(F)(F)F)(C(F)(F)F)C1=CC=C(O)C(CC=C)=C1 QGHDLJAZIIFENW-UHFFFAOYSA-N 0.000 claims 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims 1
- 239000005864 Sulphur Substances 0.000 claims 1
- 230000003139 buffering effect Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 32
- 230000007812 deficiency Effects 0.000 abstract description 9
- 230000008021 deposition Effects 0.000 abstract description 6
- 230000003287 optical effect Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 13
- 239000010409 thin film Substances 0.000 description 8
- 229920001621 AMOLED Polymers 0.000 description 4
- 229910018503 SF6 Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种LTPS TFT基板的制作方法及LTPS TFT基板。本发明的LTPS TFT基板的制作方法，在利用光阻层在层间绝缘层和栅极绝缘层上对应于源漏极接触区的上方蚀刻形成过孔之后，并在剥离去除光阻层之前，在所述过孔位置处沉积导电材料而在过孔内形成与所述源漏极接触区相接触的导电层，后续使得源漏极与过孔内的导电层相接触进而与源漏极接触区相导通，从而能够有效改善Re‑etch LDD技术中源漏极与源漏极接触区接触阻抗偏高的不足，进而在不影响产品特性的情况下，可通过Re‑etch LDD技术减少一道光罩制程，并且使过孔与光阻层之间形成底切结构，避免所沉积的导电材料对剥离光阻层产生影响，保证光阻层的剥离效率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种LTPS TFT基板的制作方法及LTPS TFT基板。
背景技术
在显示技术领域，液晶显示器(Liquid Crystal Display，LCD)和有源矩阵驱动式有机电致发光(Active Matrix Organic Light-Emitting Diode，AMOLED)显示器等平板显示装置因具有机身薄、高画质、省电、无辐射等众多优点，得到了广泛的应用，如：移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本屏幕等。
薄膜晶体管(Thin Film Transistor，TFT)阵列(Array)基板是目前LCD装置和AMOLED装置中的主要组成部件，直接关系到高性能平板显示装置的发展方向，用于向显示器提供驱动电路，通常设置有数条栅极扫描线和数条数据线，该数条栅极扫描线和数条数据线限定出多个像素单元，每个像素单元内设置有薄膜晶体管和像素电极，薄膜晶体管的栅极与相应的栅极扫描线相连，当栅极扫描线上的电压达到开启电压时，薄膜晶体管的源极和漏极导通，从而将数据线上的数据电压输入至像素电极，进而控制相应像素区域的显示。通常阵列基板上薄膜晶体管的结构又包括层叠设置于衬底基板上的栅极、栅极绝缘层、有源层、源漏极、及绝缘保护层。
其中，低温多晶硅(Low Temperature Poly-Silicon，LTPS)薄膜晶体管与传统非晶硅(A-Si)薄膜晶体管相比，虽然制作工艺复杂，但因其具有更高的载流子迁移率，被广泛用于中小尺寸高分辨率的LCD和AMOLED显示面板的制作，低温多晶硅被视为实现低成本全彩平板显示的重要材料。
热载流子效应是金属氧化物半导体(Metal Oxide Semiconductor，MOS)器件的一个重要失效机理，随着MOS器件尺寸的日益缩小，器件的热载流子注入效应越来越严重。在LTPS阵列技术中，为了有效抑制LTPS N型金属氧化物半导体(NMOS)器件的热载流子效应，提高器件工作的稳定性及改善器件在负偏置条件下的漏电流，现有的LTPS NMOS制作工艺通常采取轻掺杂漏区(Lightly Doped Drain，LDD)方式，即是在多晶硅(Poly-Si)沟道中靠近源漏极的附近设置一个低掺杂的区域，让该低掺杂的区域也承受部分分压。
目前通常被应用的LDD工艺为MASK(光罩)LDD技术及Re-etch(重复蚀刻)LDD技术，其中采用MASK LDD技术制作LTPS阵列基板的过程包括如下步骤：
步骤S10、如图1所示，在基板100上依次形成缓冲层200和多晶硅有源层300，在所述多晶硅有源层300上涂覆光阻，并通过一道光罩经曝光显影处理形成光阻图案980，以所述光阻图案980为遮蔽层，向多晶硅有源层300两端植入高剂量的N型离子(磷离子P+，1x1014～1x1015ions/cm2)，形成源漏极接触区310；
步骤S20、如图2所示，剥离去除所述光阻图案980，在所述缓冲层200上沉积形成覆盖多晶硅有源层300的栅极绝缘层400，在所述栅极绝缘层400上沉积并图案化第一金属层，在多晶硅有源层300对应欲形成沟道区的上方形成栅极500，以所述栅极500为遮蔽层，向多晶硅有源层300两端植入低剂量的N型离子(P+，1x1012～1x1013ions/cm2)，形成沟道区320以及沟道区320和源漏极接触区310之间的LDD区330；
步骤S30、如图3所示，在栅极500与栅极绝缘层400上沉积形成层间绝缘层600，在所述层间绝缘层600上涂覆光阻，并经曝光显影处理形成光阻层900；
步骤S40、如图4所示，以所述用光阻层900为遮蔽层，对所述层间绝缘层600和栅极绝缘层400进行蚀刻，在层间绝缘层600和栅极绝缘层400上对应所述有源层300两侧的源漏极接触区310的上方形成过孔650；
步骤S50、如图5所示，在所述层间绝缘层600上沉积并图案化第二金属层，得到源漏极800，所述源漏极800经由所述过孔650与所述有源层300两侧的源漏极接触区310相接触。
现有Re-etch LDD技术与上述MASK LDD技术相比，在图案化形成多晶硅有源层300后，不通过光阻图案980对有源层300进行重掺杂，而是对第一金属层进行两次蚀刻，以第一次蚀刻后的金属图案来定义重掺杂的源漏极接触区域310，以该金属图案为遮蔽层，向多晶硅有源层300两端进行重掺杂而植入高剂量的N型离子，接着对第一金属层进行第二次蚀刻得到栅极500，以栅极500为遮蔽层，向多晶硅有源层300两端植入进行轻掺杂而植入低剂量的N型离子。相比于MASK LDD技术，Re-etch LDD技术的主要优点为减少一道光刻制程，从而降低一道光罩的生产成本和减少LTPS TFT基板的制程时间，提高生产产能，其缺点主要为Re-etch LDD技术进行重掺杂时需将N型离子穿过栅极绝缘层400，在机台制程能力范围内，大部分的N型离子无法植入到多晶硅有源层300内，导致有源层300两侧的源漏极接触区310内的离子含量较低，与源漏极800的接触阻抗异常，影响器件性能。
发明内容
本发明的目的在于提供一种LTPS TFT基板的制作方法，能够有效改善Re-etchLDD技术中源漏极与源漏极接触区接触阻抗偏高的不足。
本发明的目的还在于提供一种LTPS TFT基板，能够有效改善Re-etchLDD技术中源漏极与源漏极接触区接触阻抗偏高的不足。
为实现上述目的，本发明首先提供一种LTPS TFT基板的制作方法，包括如下步骤：
步骤S1、提供衬底基板，在所述衬底基板上由下至上依次形成缓冲层、多晶硅有源层、栅极绝缘层、栅极及层间绝缘层；
所述多晶硅有源层具有位于两端的源漏极接触区、位于中间的沟道区及位于源漏极接触区与沟道区之间的LDD区；所述栅极绝缘层在所述缓冲层上覆盖所述多晶硅有源层；所述栅极在所述栅极绝缘层上对应位于所述多晶硅有源层的沟道区的上方；所述层间绝缘层在所述栅极绝缘层上覆盖所述栅极；
步骤S2、在所述层间绝缘层上涂布光阻，经曝光、显影后得到光阻层，所述光阻层对应于所述源漏极接触区的上方具有过孔图案而露出层间绝缘层；
步骤S3、以所述光阻层为遮蔽层，对所述层间绝缘层和栅极绝缘层进行干法蚀刻，在所述层间绝缘层和栅极绝缘层上对应于所述源漏极接触区的上方形成过孔，使形成的所述过孔和光阻层之间形成底切结构，所述过孔的纵截面呈倒置梯形，所述光阻层伸到所述过孔上方而遮盖所述过孔孔壁的顶部；
步骤S4、在所述过孔位置处沉积导电材料，该导电材料穿过所述光阻层在过孔内形成与所述源漏极接触区相接触的导电层，剥离去除所述光阻层及光阻层上的导电材料；
步骤S5、在所述层间绝缘层上沉积并图案化形成源漏极，所述源漏极与所述过孔内的导电层相接触进而与所述源漏极接触区相导通。
所述步骤S4中所沉积形成的导电层为金属材料层或金属氧化物材料层。
所述步骤S4中所沉积形成的导电层为金属钼层。
所述步骤S4中所沉积形成的导电层为N型离子掺杂的非晶硅层。
所述步骤S3中对所述层间绝缘层和栅极绝缘层进行干法蚀刻的蚀刻气体包含氧气，该蚀刻气体还包含六氟化硫、五氟乙烷及四氟化碳中的一种或多种。
所述步骤S1具体包括如下步骤：
步骤S11、提供衬底基板，在所述衬底基板上形成多晶硅层，对所述多晶硅层进行图案化处理，得到多晶硅有源层，在所述缓冲层上形成覆盖多晶硅有源层的栅极绝缘层；
步骤S12、在所述栅极绝缘层沉积金属层，在所述金属层上对应于所述多晶硅有源层中部的上方形成光阻图案，以所述光阻图案为遮蔽层，对所述金属层进行第一次蚀刻形成准栅极，以所述准栅极为遮蔽层，对所述多晶硅有源层两端没有被准栅极遮盖的部分进行N型离子重掺杂，形成多晶硅有源层两端的源漏极接触区；
步骤S13、对所述金属层进行第二次蚀刻，使所述准栅极两侧被横向蚀刻而宽度减小，形成栅极，剥离去除所述光阻图案，以所述栅极为遮蔽层，对所述多晶硅有源层两端没有被栅极遮盖的部分进行N型离子轻掺杂，得到多晶硅有源层中部的对应位于所述栅极下方的沟道区以及所述源漏极接触区和沟道区之间的LDD区；
步骤S14、在所述栅极绝缘层上形成覆盖所述栅极的层间绝缘层。
所述步骤S12中，通过干法蚀刻对所述金属层进行第一次蚀刻，对所述金属层进行第一次蚀刻的蚀刻气体包含六氟化硫、五氟乙烷及四氟化碳中的一种或多种。
所述步骤S13中，通过干法蚀刻对所述金属层进行第二次蚀刻，对所述金属层进行第二次蚀刻的蚀刻气体包含氧气和氯气。
所述步骤S12和步骤S13中对所述多晶硅有源层中掺入的离子均为磷离子；
所述步骤S12中，对所述多晶硅有源层进行N型离子重掺杂时的掺杂离子浓度为1x1014-1x1015ions/cm2；
所述步骤S13中，对所述多晶硅有源层进行N型离子轻掺杂时的掺杂离子浓度为1x1012-1x1013ions/cm2。
本发明还提供一种LTPS TFT基板，包括衬底基板、设于衬底基板上的缓冲层、设于缓冲层上的多晶硅有源层、在所述缓冲层上覆盖所述多晶硅有源层的栅极绝缘层、设于所述栅极绝缘层上的栅极、在所述栅极绝缘层上覆盖所述栅极的层间绝缘层及设于所述层间绝缘层上的源漏极；
所述多晶硅有源层具有位于两端的源漏极接触区、位于中间的沟道区及位于源漏极接触区与沟道区之间的LDD区；
所述栅极在所述栅极绝缘层上对应位于所述多晶硅有源层的沟道区的上方；
所述层间绝缘层和栅极绝缘层在对应于所述源漏极接触区的上方设有过孔，所述过孔的纵截面呈倒置梯形，所述过孔内设有一层与所述源漏极接触区相接触的且纵截面呈U形的导电层；
所述源漏极与所述过孔内的导电层相接触进而与所述源漏极接触区相导通。
所述导电层为金属材料层或金属氧化物材料层。
本发明的有益效果：本发明的LTPS TFT基板的制作方法，在利用光阻层在层间绝缘层和栅极绝缘层上对应于源漏极接触区的上方蚀刻形成过孔之后，并在剥离去除光阻层之前，在所述过孔位置处沉积导电材料而在过孔内形成与所述源漏极接触区相接触的导电层，后续使得源漏极与过孔内的导电层相接触进而与源漏极接触区相导通，从而能够有效改善Re-etch LDD技术中源漏极与源漏极接触区接触阻抗偏高的不足，进而在不影响产品特性的情况下，可通过Re-etch LDD技术减少一道光罩制程，并且使过孔与光阻层之间形成底切结构，避免所沉积的导电材料对剥离光阻层产生影响，保证光阻层的剥离效率。本发明的LTPS TFT基板，源漏极接触区上方的过孔内设有一层与源漏极接触区相接触的导电层，源漏极与所述过孔内的导电层相接触进而与所述源漏极接触区相导通，能够有效改善Re-etch LDD技术中源漏极与源漏极接触区接触阻抗偏高的不足。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为采用MASK LDD技术制作LTPS TFT基板的步骤S10的示意图；
图2为采用MASK LDD技术制作LTPS TFT基板的步骤S20的示意图；
图3为采用MASK LDD技术制作LTPS TFT基板的步骤S30的示意图；
图4为采用MASK LDD技术制作LTPS TFT基板的步骤S40的示意图；
图5为采用MASK LDD技术制作LTPS TFT基板的步骤S50的示意图；
图6为本发明的LTPS TFT基板的制作方法的流程示意图；
图7为本发明的LTPS TFT基板的制作方法的步骤S12的示意图；
图8为本发明的LTPS TFT基板的制作方法的步骤S13的示意图；
图9为本发明的LTPS TFT基板的制作方法的步骤S2的示意图；
图10为本发明的LTPS TFT基板的制作方法的步骤S3的示意图；
图11-12为本发明的LTPS TFT基板的制作方法的步骤S4的示意图；
图13为本发明的LTPS TFT基板的制作方法的步骤S5的示意图暨本发明的LTPSTFT基板的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图6，本发明提供一种LTPS TFT基板的制作方法，包括如下步骤：
步骤S1、提供衬底基板10，在所述衬底基板10上由下至上依次形成缓冲层20、多晶硅有源层30、栅极绝缘层40、栅极50及层间绝缘层60。
具体地，本实施例采用Re-etch LDD技术制作LTPS TFT基板，所述步骤S1具体包括如下步骤：
步骤S11、提供衬底基板10，在所述衬底基板10上形成多晶硅层，对所述多晶硅层进行图案化处理，得到多晶硅有源层30，在所述缓冲层20上形成覆盖多晶硅有源层30的栅极绝缘层40。
具体地，所述步骤11中，所述多晶硅层的制作过程为：在所述缓冲层20上沉积非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层，所述低温结晶工艺为固相晶化、准分子激光晶化、快速热退火、或金属横向诱导法。
步骤S12、如图7所示，在所述栅极绝缘层40沉积金属层，在所述金属层上对应于所述多晶硅有源层30中部的上方形成光阻图案98，以所述光阻图案98为遮蔽层，对所述金属层进行第一次蚀刻形成准栅极51，以所述准栅极51为遮蔽层，对所述多晶硅有源层30两端没有被准栅极51遮盖的部分进行N型离子重掺杂，形成多晶硅有源层30两端的源漏极接触区31。
具体地，所述步骤S12中对所述多晶硅有源层30中掺入的离子为磷离子，对所述多晶硅有源层30进行N型离子重掺杂时的掺杂离子浓度为1x1014-1x1015ions/cm2。
具体地，所述步骤S12中，通过干法蚀刻对所述金属层进行第一次蚀刻，对所述金属层进行第一次蚀刻的蚀刻气体包含六氟化硫(SF6)、五氟乙烷(C2HF5)及四氟化碳(CF4)中的一种或多种。
步骤S13、如图8所示，对所述金属层进行第二次蚀刻，使所述准栅极51两侧被横向蚀刻而宽度减小，形成栅极50，剥离去除所述光阻图案98，以所述栅极50为遮蔽层，对所述多晶硅有源层30两端没有被栅极50遮盖的部分进行N型离子轻掺杂，得到多晶硅有源层30中部的对应位于所述栅极50下方的沟道区31以及所述源漏极接触区31和沟道区31之间的LDD区33。
具体地，所述步骤S13中对所述多晶硅有源层30中掺入的离子为磷离子，对所述多晶硅有源层30进行N型离子轻掺杂时的掺杂离子浓度为1x1012-1x1013ions/cm2。
具体地，所述步骤S13中，通过干法蚀刻对所述金属层进行第二次蚀刻，对所述金属层进行第二次蚀刻的蚀刻气体包含氧气(O2)和氯气。
步骤S14、在所述栅极绝缘层40上形成覆盖所述栅极50的层间绝缘层60。
步骤S2、如图9所示，在所述层间绝缘层60上涂布光阻，经曝光、显影后得到光阻层90，所述光阻层90对应于所述源漏极接触区31的上方具有过孔图案95而露出层间绝缘层60。
步骤S3、如图10所示，以所述光阻层90为遮蔽层，对所述层间绝缘层60和栅极绝缘层40进行干法蚀刻，在所述层间绝缘层60和栅极绝缘层40上对应于所述源漏极接触区31的上方形成过孔65，使形成的所述过孔65和光阻层90形成底切(under cut)结构，所述过孔65的纵截面呈倒置梯形，所述光阻层90伸到所述过孔65上方而遮盖所述过孔65孔壁的顶部。
具体地，所述步骤S3中对所述层间绝缘层60和栅极绝缘层40进行干法蚀刻的蚀刻气体包含氧气，该蚀刻气体还包含六氟化硫、五氟乙烷及四氟化碳中的一种或多种；从而所述步骤S3中，通过调节蚀刻气体中氧气的含量、或者层间绝缘层60的致密性，来提高蚀刻气体对层间绝缘层60和光阻层90的蚀刻选择比，进而使得过孔65和光阻层90形成如图10所示的底切结构，以使得后续光阻层90易于剥离。
步骤S4、如图11-12所示，在所述过孔64位置处沉积导电材料，该导电材料穿过所述光阻层90在过孔65内形成与所述源漏极接触区31相接触的导电层70，剥离去除所述光阻层90及光阻层90上的导电材料，由于所述所述过孔65和光阻层90之间形成了底切结构，所述导电层70与所述光阻层90上的导电材料由所述光阻层90所断开，因此沉积导电材料后并不会对光阻层90的剥离造成影响。
具体地，所述步骤S4中所沉积形成的导电层70为金属材料层或金属氧化物材料层，例如金属钼层或N型离子掺杂的非晶硅层。
步骤S5、在所述层间绝缘层60上沉积并图案化形成源漏极80，所述源漏极80与所述过孔65内的导电层70相接触进而与所述源漏极接触区31相导通。
本发明的LTPS TFT基板的制作方法，在利用光阻层90在层间绝缘层60和栅极绝缘层40上对应于源漏极接触区31的上方蚀刻形成过孔65之后，并在剥离去除光阻层90之前，在所述过孔65位置处沉积导电材料而在过孔65内形成与所述源漏极接触区31相接触的导电层70，后续使得源漏极80与过孔65内的导电层70相接触进而与源漏极接触区31相导通，从而能够有效改善Re-etch LDD技术中源漏极80与源漏极接触区31接触阻抗偏高的不足，进而在不影响产品特性的情况下，可通过Re-etch LDD技术减少一道光罩制程，并且使过孔65与光阻层90之间形成底切结构，避免所沉积的导电材料对剥离光阻层90产生影响，保证光阻层90的剥离效率。
请参阅图13，基于上述的LTPS TFT基板的制作方法，本发明还提供一种LTPS TFT基板，包括衬底基板10、设于衬底基板10上的缓冲层20、设于缓冲层20上的多晶硅有源层30、在所述缓冲层20上覆盖所述多晶硅有源层30的栅极绝缘层40、设于所述栅极绝缘层40上的栅极50、在所述栅极绝缘层40上覆盖所述栅极50的层间绝缘层60及设于所述层间绝缘层60上的源漏极80；
所述多晶硅有源层30具有位于两端的源漏极接触区31、位于中间的沟道区32及位于源漏极接触区31与沟道区32之间的LDD区33；
所述栅极50在所述栅极绝缘层40上对应位于所述多晶硅有源层30的沟道区32的上方；
所述层间绝缘层60和栅极绝缘层40在对应于所述源漏极接触区31的上方设有过孔65，所述过孔65的纵截面呈倒置梯形，所述过孔65内设有一层与所述源漏极接触区31相接触的且纵截面呈U形的导电层70；
所述源漏极80与所述过孔65内的导电层70相接触进而与所述源漏极接触区31相导通。
具体地，所述导电层70为金属材料层或金属氧化物材料层，例如金属钼层或N型离子掺杂的非晶硅层。
本发明的LTPS TFT基板，源漏极接触区31上方的过孔65内设有一层与源漏极接触区31相接触的导电层70，源漏极80与所述过孔65内的导电层70相接触进而与所述源漏极接触区31相导通，能够有效改善Re-etchLDD技术中源漏极80与源漏极接触区31接触阻抗偏高的不足。
综上所述，本发明的LTPS TFT基板的制作方法，在利用光阻层在层间绝缘层和栅极绝缘层上对应于源漏极接触区的上方蚀刻形成过孔之后，并在剥离去除光阻层之前，在所述过孔位置处沉积导电材料而在过孔内形成与所述源漏极接触区相接触的导电层，后续使得源漏极与过孔内的导电层相接触进而与源漏极接触区相导通，从而能够有效改善Re-etch LDD技术中源漏极与源漏极接触区接触阻抗偏高的不足，进而在不影响产品特性的情况下，可通过Re-etch LDD技术减少一道光罩制程，并且使过孔与光阻层之间形成底切结构，避免所沉积的导电材料对剥离光阻层产生影响，保证光阻层的剥离效率。本发明的LTPSTFT基板，源漏极接触区上方的过孔内设有一层与源漏极接触区相接触的导电层，源漏极与所述过孔内的导电层相接触进而与所述源漏极接触区相导通，能够有效改善Re-etch LDD技术中源漏极与源漏极接触区接触阻抗偏高的不足。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (10)
1.一种LTPS TFT基板的制作方法，其特征在于，包括如下步骤：
步骤S1、提供衬底基板(10)，在所述衬底基板(10)上由下至上依次形成缓冲层(20)、多晶硅有源层(30)、栅极绝缘层(40)、栅极(50)及层间绝缘层(60)；
所述多晶硅有源层(30)具有位于两端的源漏极接触区(31)、位于中间的沟道区(32)及位于源漏极接触区(31)与沟道区(32)之间的LDD区(33)；所述栅极绝缘层(40)在所述缓冲层(20)上覆盖所述多晶硅有源层(30)；所述栅极(50)在所述栅极绝缘层(40)上对应位于所述多晶硅有源层(30)的沟道区(32)的上方；所述层间绝缘层(60)在所述栅极绝缘层(40)上覆盖所述栅极(50)；
步骤S2、在所述层间绝缘层(60)上涂布光阻，经曝光、显影后得到光阻层(90)，所述光阻层(90)对应于所述源漏极接触区(31)的上方具有过孔图案(95)而露出层间绝缘层(60)；
步骤S3、以所述光阻层(90)为遮蔽层，对所述层间绝缘层(60)和栅极绝缘层(40)进行干法蚀刻，在所述层间绝缘层(60)和栅极绝缘层(40)上对应于所述源漏极接触区(31)的上方形成过孔(65)，使形成的所述过孔(65)和光阻层(90)之间形成底切结构，所述过孔(65)的纵截面呈倒置梯形，所述光阻层(90)伸到所述过孔(65)上方而遮盖所述过孔(65)孔壁的顶部；
步骤S4、在所述过孔(64)位置处沉积导电材料，该导电材料穿过所述光阻层(90)在过孔(65)内形成与所述源漏极接触区(31)相接触的导电层(70)，剥离去除所述光阻层(90)及光阻层(90)上的导电材料；
步骤S5、在所述层间绝缘层(60)上沉积并图案化形成源漏极(80)，所述源漏极(80)与所述过孔(65)内的导电层(70)相接触进而与所述源漏极接触区(31)相导通。
2.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S4中所沉积形成的导电层(70)为金属材料层或金属氧化物材料层。
3.如权利要求2所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S4中所沉积形成的导电层(70)为金属钼层。
4.如权利要求2所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S4中所沉积形成的导电层(70)为N型离子掺杂的非晶硅层。
5.如权利要求2所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S3中对所述层间绝缘层(60)和栅极绝缘层(40)进行干法蚀刻的蚀刻气体包含氧气，该蚀刻气体还包含六氟化硫、五氟乙烷及四氟化碳中的一种或多种。
6.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S1具体包括如下步骤：
步骤S11、提供衬底基板(10)，在所述衬底基板(10)上形成多晶硅层，对所述多晶硅层进行图案化处理，得到多晶硅有源层(30)，在所述缓冲层(20)上形成覆盖多晶硅有源层(30)的栅极绝缘层(40)；
步骤S12、在所述栅极绝缘层(40)沉积金属层，在所述金属层上对应于所述多晶硅有源层(30)中部的上方形成光阻图案(98)，以所述光阻图案(98)为遮蔽层，对所述金属层进行第一次蚀刻形成准栅极(51)，以所述准栅极(51)为遮蔽层，对所述多晶硅有源层(30)两端没有被准栅极(51)遮盖的部分进行N型离子重掺杂，形成多晶硅有源层(30)两端的源漏极接触区(31)；
步骤S13、对所述金属层进行第二次蚀刻，使所述准栅极(51)两侧被横向蚀刻而宽度减小，形成栅极(50)，剥离去除所述光阻图案(98)，以所述栅极(50)为遮蔽层，对所述多晶硅有源层(30)两端没有被栅极(50)遮盖的部分进行N型离子轻掺杂，得到多晶硅有源层(30)中部的对应位于所述栅极(50)下方的沟道区(31)以及所述源漏极接触区(31)和沟道区(31)之间的LDD区(33)；
步骤S14、在所述栅极绝缘层(40)上形成覆盖所述栅极(50)的层间绝缘层(60)。
7.如权利要求6所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S12中，通过干法蚀刻对所述金属层进行第一次蚀刻，对所述金属层进行第一次蚀刻的蚀刻气体包含六氟化硫、五氟乙烷及四氟化碳中的一种或多种；
所述步骤S13中，通过干法蚀刻对所述金属层进行第二次蚀刻，对所述金属层进行第二次蚀刻的蚀刻气体包含氧气和氯气。
8.如权利要求6所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S12和步骤S13中对所述多晶硅有源层(30)中掺入的离子均为磷离子；
所述步骤S12中，对所述多晶硅有源层(30)进行N型离子重掺杂时的掺杂离子浓度为1x1014-1x1015ions/cm2；
所述步骤S13中，对所述多晶硅有源层(30)进行N型离子轻掺杂时的掺杂离子浓度为1x1012-1x1013ions/cm2。
9.一种LTPS TFT基板，其特征在于，包括衬底基板(10)、设于衬底基板(10)上的缓冲层(20)、设于缓冲层(20)上的多晶硅有源层(30)、在所述缓冲层(20)上覆盖所述多晶硅有源层(30)的栅极绝缘层(40)、设于所述栅极绝缘层(40)上的栅极(50)、在所述栅极绝缘层(40)上覆盖所述栅极(50)的层间绝缘层(60)及设于所述层间绝缘层(60)上的源漏极(80)；
所述多晶硅有源层(30)具有位于两端的源漏极接触区(31)、位于中间的沟道区(32)及位于源漏极接触区(31)与沟道区(32)之间的LDD区(33)；
所述栅极(50)在所述栅极绝缘层(40)上对应位于所述多晶硅有源层(30)的沟道区(32)的上方；
所述层间绝缘层(60)和栅极绝缘层(40)在对应于所述源漏极接触区(31)的上方设有过孔(65)，所述过孔(65)的纵截面呈倒置梯形，所述过孔(65)内设有一层与所述源漏极接触区(31)相接触的且纵截面呈U形的导电层(70)；
所述源漏极(80)与所述过孔(65)内的导电层(70)相接触进而与所述源漏极接触区(31)相导通。
10.如权利要求9所述的LTPS TFT基板，其特征在于，所述导电层(70)为金属材料层或金属氧化物材料层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810356587.8A CN108565247B (zh) | 2018-04-19 | 2018-04-19 | Ltps tft基板的制作方法及ltps tft基板 |
| US16/097,277 US10957713B2 (en) | 2018-04-19 | 2018-09-13 | LTPS TFT substrate and manufacturing method thereof |
| PCT/CN2018/105578 WO2019200824A1 (zh) | 2018-04-19 | 2018-09-13 | Ltps tft基板的制作方法及ltps tft基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810356587.8A CN108565247B (zh) | 2018-04-19 | 2018-04-19 | Ltps tft基板的制作方法及ltps tft基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108565247A true CN108565247A (zh) | 2018-09-21 |
| CN108565247B CN108565247B (zh) | 2020-09-29 |
Family
ID=63535607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810356587.8A Active CN108565247B (zh) | 2018-04-19 | 2018-04-19 | Ltps tft基板的制作方法及ltps tft基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108565247B (zh) |
| WO (1) | WO2019200824A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742102A (zh) * | 2018-12-28 | 2019-05-10 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| CN109904222A (zh) * | 2019-03-19 | 2019-06-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 |
| CN110600424A (zh) * | 2019-08-20 | 2019-12-20 | 武汉华星光电技术有限公司 | 阵列基板的制备方法及阵列基板 |
| CN112309969A (zh) * | 2020-10-29 | 2021-02-02 | 厦门天马微电子有限公司 | 阵列基板的成型方法、阵列基板以及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101022094A (zh) * | 2007-03-20 | 2007-08-22 | 友达光电股份有限公司 | 平面显示器的半导体结构及其制造方法 |
| US20100127329A1 (en) * | 2005-08-13 | 2010-05-27 | Kyung-Min Park | Thin Film Transistor Substrate And Method Of Manufacturing The Same |
| CN103681350A (zh) * | 2012-09-17 | 2014-03-26 | 薛英家 | 薄膜晶体管的制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103700706B (zh) * | 2013-12-16 | 2015-02-18 | 京东方科技集团股份有限公司 | 薄膜晶体管制备方法和阵列基板制备方法 |
| CN105097841B (zh) * | 2015-08-04 | 2018-11-23 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
| CN105572993A (zh) * | 2016-01-25 | 2016-05-11 | 武汉华星光电技术有限公司 | 阵列基板及液晶显示装置 |
-
2018
- 2018-04-19 CN CN201810356587.8A patent/CN108565247B/zh active Active
- 2018-09-13 WO PCT/CN2018/105578 patent/WO2019200824A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100127329A1 (en) * | 2005-08-13 | 2010-05-27 | Kyung-Min Park | Thin Film Transistor Substrate And Method Of Manufacturing The Same |
| CN101022094A (zh) * | 2007-03-20 | 2007-08-22 | 友达光电股份有限公司 | 平面显示器的半导体结构及其制造方法 |
| CN103681350A (zh) * | 2012-09-17 | 2014-03-26 | 薛英家 | 薄膜晶体管的制作方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742102A (zh) * | 2018-12-28 | 2019-05-10 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| CN109742102B (zh) * | 2018-12-28 | 2020-12-25 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| CN109904222A (zh) * | 2019-03-19 | 2019-06-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 |
| US11342460B2 (en) | 2019-03-19 | 2022-05-24 | Ordos Yuansheng Optoelectronics Co., Ltd. | Thin film transistor, method for fabricating the same, array substrate, display panel and display device |
| CN110600424A (zh) * | 2019-08-20 | 2019-12-20 | 武汉华星光电技术有限公司 | 阵列基板的制备方法及阵列基板 |
| CN110600424B (zh) * | 2019-08-20 | 2023-08-01 | 武汉华星光电技术有限公司 | 阵列基板的制备方法及阵列基板 |
| CN112309969A (zh) * | 2020-10-29 | 2021-02-02 | 厦门天马微电子有限公司 | 阵列基板的成型方法、阵列基板以及显示装置 |
| CN112309969B (zh) * | 2020-10-29 | 2022-10-18 | 厦门天马微电子有限公司 | 阵列基板的成型方法、阵列基板以及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108565247B (zh) | 2020-09-29 |
| WO2019200824A1 (zh) | 2019-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US10964790B1 (en) | TFT substrate and manufacturing method thereof | |
| JP5483683B2 (ja) | 半導体装置の作製方法 | |
| CN102263111B (zh) | 阵列基板及制造该阵列基板的方法 | |
| CN105702744B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN109300840B (zh) | 显示基板及其制造方法、显示装置 | |
| CN108565247A (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| US9117915B2 (en) | Thin film transistor, pixel structure and method for fabricating the same | |
| US10120256B2 (en) | Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus | |
| CN108538860A (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| US20160027801A1 (en) | Array substrate, manufacturing method thereof and display panel | |
| CN108447822A (zh) | Ltps tft基板的制作方法 | |
| CN109524419A (zh) | Tft阵列基板的制作方法 | |
| TWI497689B (zh) | 半導體元件及其製造方法 | |
| US20170352711A1 (en) | Manufacturing method of tft backplane and tft backplane | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| US10957721B1 (en) | Manufacturing method for CMOS LTPS TFT substrate | |
| CN109616479A (zh) | Ltps tft基板的制作方法 | |
| US11456386B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and electronic device | |
| CN105321964A (zh) | 像素结构及其制造方法 | |
| CN108831894A (zh) | 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及低温多晶硅tft基板 | |
| CN203179897U (zh) | 一种薄膜晶体管、阵列基板和显示装置 | |
| CN108511457B (zh) | 一种tft像素结构、阵列基板及其制作方法、显示装置 | |
| US20200044089A1 (en) | Oxide semiconductor thin film transistor and manufacturing method thereof | |
| CN101409262A (zh) | 像素结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |