CN110600424A - 阵列基板的制备方法及阵列基板 - Google Patents

阵列基板的制备方法及阵列基板 Download PDF

Info

Publication number
CN110600424A
CN110600424A CN201910768360.9A CN201910768360A CN110600424A CN 110600424 A CN110600424 A CN 110600424A CN 201910768360 A CN201910768360 A CN 201910768360A CN 110600424 A CN110600424 A CN 110600424A
Authority
CN
China
Prior art keywords
layer
patterned
pixel electrode
electrode
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910768360.9A
Other languages
English (en)
Other versions
CN110600424B (zh
Inventor
颜源
许勇
宋德伟
艾飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201910768360.9A priority Critical patent/CN110600424B/zh
Priority to US16/754,332 priority patent/US11307468B2/en
Priority to PCT/CN2019/116957 priority patent/WO2021031392A1/zh
Publication of CN110600424A publication Critical patent/CN110600424A/zh
Application granted granted Critical
Publication of CN110600424B publication Critical patent/CN110600424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

本申请提供一种阵列基板的制备方法及阵列基板，该方法包括：提供一基板；在所述基板上形成图案化的有源层；在所述有源层上形成绝缘层；采用同一光罩在所述绝缘层上形成图案化的公共电极层和第一金属层，图案化的公共电极层包括触控电极；在所述第一金属层上形成图案化的保护层和像素电极层，图案化的像素电极层包括像素电极；在所述像素电极层上形成图案化的第二金属层，图案化的第二金属层包括漏极和触控信号线，所述漏极电性连接所述像素电极，所述触控信号线电性连接于所述触控电极。本申请采用同一光罩形成图案化的公共电极层和第一金属层，不但节省一个光罩，而且省略了遮光层。

Description

阵列基板的制备方法及阵列基板
技术领域
本申请涉及一种显示技术，特别涉及一种阵列基板的制备方法及阵列基板。
背景技术
随着集成式触控显示面板的发展，人们对高分辨率的要求越来越高。因此需要精细的有源驱动矩阵(阵列基板)配合各像素区液晶进行偏转。
但是现有技术中的触控集成式的阵列基板的制备方法步骤繁琐、生产成本较高和周期较长。
发明内容
本申请实施例提供一种阵列基板的制备方法及阵列基板，以解决现有的触控集成式的阵列基板的制备方法步骤较为繁琐、生产成本较高和周期较长的技术问题。
本申请实施例提供一种阵列基板的制备方法，其包括以下步骤：
提供一基板；
在所述基板上形成图案化的有源层；
在所述有源层上形成绝缘层；
采用同一光罩在所述绝缘层上形成图案化的公共电极层和第一金属层，图案化的公共电极层包括触控电极；
在所述第一金属层上形成图案化的保护层和像素电极层，图案化的像素电极层包括像素电极；
在所述像素电极层上形成图案化的第二金属层，图案化的第二金属层包括漏极和触控信号线，所述漏极电性连接所述像素电极，所述触控信号线电性连接于所述触控电极。
在本申请的阵列基板的制备方法中，所述采用同一光罩在所述绝缘层上形成图案化的公共电极层和第一金属层，包括以下步骤：
依次在所述绝缘层上形成公共电极层、第一金属层和第一光阻层；
采用第一半色调光罩对所述第一光阻层进行曝光，随后对所述第一光阻层进行显影，形成图案化的第一光阻层；图案化的第一光阻层包括对应于所述第一金属层中待形成栅极部分的第一部分、对应于所述公共电极层中待形成所述触控电极部分的第二部分和对应于所述有源层的源/漏区域的第一通孔，所述第一部分的厚度大于所述第二部分的厚度；
以图案化的第一光阻层为掩模，采用湿法刻蚀工艺刻蚀所述公共电极层和所述第一金属层，以形成栅极；
通过所述第一通孔对所述有源层进行重掺杂处理；
灰化图案化的第一光阻层，使所述第一部分薄化和所述第二部分消失；
刻蚀去除裸露的所述第一金属层；
去除剩余的第一光阻层；
对所述有源层进行轻掺杂处理。
在本申请的阵列基板的制备方法中，所述第一半色调光罩包括第一透光部和第二透光部，所述第一透光部的透光率大于所述第二透光部的透光率，所述第一透光部的透光率为100％，所述第一透光部对应所述有源层的源/漏极区域，所述第二透光部对应于所述公共电极层中待形成触控电极的部分区域。
在本申请的阵列基板的制备方法中，采用同一光罩在所述第一金属层上形成图案化的保护层和像素电极层。
在本申请的阵列基板的制备方法中，采用同一光罩在所述第一金属层上形成图案化的保护层和像素电极层，包括以下步骤：
依次在所述第一金属层上形成保护层、像素电极层和第二光阻层；
采用第二半色调光罩对所述第二光阻层进行曝光，随后对所述第二光阻层进行显影，形成图案化的第二光阻层；图案化的第二光阻层包括对应于所述有源层的源/漏区域的第二通孔、对应于所述触控电极的第三通孔、对应于所述像素电极层中待形成像素电极部分的第三部分和对应于所述像素电极层中待去除部分的第四部分，所述第三部分的厚度大于所述第四部分的厚度；
以图案化的第二光阻层为掩模，依次刻蚀所述像素电极层和保护层，使所述第二通孔暴露出所述有源层的源/漏区域，所述第三通孔暴露出所述触控电极；
灰化图案化的第二光阻层，以薄化所述第三部分和去除所述第四部分；
刻蚀所述像素电极层，以去除所述像素电极层暴露的部分，形成图案化的像素电极层；
去除剩余的第二光阻层。
在本申请的阵列基板的制备方法中，所述第二半色调光罩包括第三透光部和第四透光部，所述第三透光部的透光率大于所述第四透光部的透光率，所述第三透光部的透光率为100％，所述第三透光部对应所述有源层的源/漏极区域和所述触控电极，所述第四透光部对应于所述像素电极层待去除的部分。
在本申请的阵列基板的制备方法中，所述以图案化的第二光阻层为掩模，依次刻蚀所述像素电极层和保护层中，采用湿法刻蚀工艺刻蚀所述像素电极层，采用干法刻蚀工艺刻蚀所述保护层。
在本申请的阵列基板的制备方法中，所述公共电极层和所述像素电极层均为透明导电层。
在本申请的阵列基板的制备方法中，所述透明导电层的材质为氧化铟锡。
本申请还涉及一种阵列基板，其包括基板和依次设置在所述基板上的有源层、绝缘层、公共电极层、第一金属层、保护层、像素电极层和第二金属层；
其中所述像素电极层包括像素电极，所述第二金属层包括漏极和触控信号线，所述公共电极层包括触控电极，所述漏极电性连接于所述像素电极，所述触控信号线电性连接于所述触控。
在本申请的阵列基板中，所述公共电极层还包括与所述触控电极同层设置的第一基础部分，所述第一金属层叠设在所述第一基础部分上。
在本申请的阵列基板中，所述像素电极层还包括与所述像素电极同层设置的第二基础部分，所述第二金属层包括源极，所述源极叠设在所述第二基础部分上。
相较于现有技术的阵列基板的制备方法及阵列基板，本申请的阵列基板的制备方法采用同一光罩形成图案化的公共电极层和第一金属层，不但节省一个光罩，而且省略了遮光层；解决了现有的触控集成式的阵列基板的制备方法步骤繁琐、生产成本较高和周期较长的技术问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本申请的部分实施例，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。
图1为本申请实施例的阵列基板的制备方法的流程示意图；
图2为本申请实施例的阵列基板的制备方法的另一流程示意图；
图3为本申请实施例的阵列基板的制备方法的步骤S4的流程示意图；
图4为本申请实施例的阵列基板的制备方法的步骤S5的流程示意图；
图5为本申请实施例的阵列基板的结构示意图。
具体实施方式
请参照附图中的图式，其中相同的组件符号代表相同的组件。以下的说明是基于所例示的本申请具体实施例，其不应被视为限制本申请未在此详述的其它具体实施例。
请参照图1和图2，图1为本申请实施例的阵列基板的制备方法的流程图；图2为本申请实施例的阵列基板的制备方法的另一流程图。
本申请实施例提供一种阵列基板的制备方法，其包括以下步骤：
步骤S1：提供一基板11；
步骤S2：在所述基板11上形成图案化的有源层12；
步骤S3：在所述有源层12上形成绝缘层13；
步骤S4：采用同一光罩在所述绝缘层13上形成图案化的公共电极层14和第一金属层15，图案化的公共电极层14包括触控电极；
步骤S5：在所述第一金属层15上形成图案化的保护层16和像素电极层17，图案化的像素电极层17包括像素电极；
步骤S6：在所述像素电极层17上形成图案化的第二金属层18，图案化的第二金属层18包括漏极和触控信号线181，所述漏极电性连接所述像素电极，所述触控信号线181电性连接于所述触控电极。
本申请的阵列基板的制备方法采用同一光罩形成图案化的公共电极层14和第一金属层15，不但节省一个光罩，而且省略了遮光层。下面对本申请实施例的阵列基板的制备方法进行详细的阐述。
在步骤S1中，提供一基板11。基板11为一硬性基板，可选的，玻璃基板，但并不限于此。随后转入步骤S2。
在步骤S2中，在所述基板11上形成图案化的有源层12。先在基板11上形成一非晶硅层；然后对非晶硅层进行激光镭射退火处理，形成多晶硅层；最后，采用一光罩对多晶硅层进行图案化处理，以形成图案化的低温多晶硅层，即形成图案化的有源层12。
在本实施例中，节省了一遮挡有源层12的遮光层。由于节省了遮光层，则需要对有源层12的源/漏区域的部分进行离子掺杂比例的调整，以克服有源层被光照后产生的弱电性。其中的掺杂工艺在步骤S4。随后转入步骤S3。
在步骤S3中，在所述有源层12上形成绝缘层13。随后转入步骤S4。
在步骤S4中，采用同一光罩在所述绝缘层13上形成图案化的公共电极层14和第一金属层15，图案化的公共电极层14包括触控电极141。
具体的，请参照图3，图3为本申请实施例的阵列基板的制备方法的步骤S4的流程示意图。
步骤S4包括以下步骤：
S41：依次在所述绝缘层上形成公共电极层14、第一金属层15和第一光阻层21；
S42：采用第一半色调光罩对所述第一光阻层21进行曝光，随后对所述第一光阻层21进行显影，形成图案化的第一光阻层21；图案化的第一光阻层21包括对应于所述第一金属层15中待形成栅极部分的第一部分211、对应于所述公共电极层中待形成所述触控电极部分的第二部分212和对应于所述有源层的源/漏区域的第一通孔213，所述第一部分211的厚度大于所述第二部分212的厚度；
S43：以图案化的第一光阻层21为掩模，采用湿法刻蚀工艺刻蚀所述公共电极层14和所述第一金属层15，以形成栅极；
S44：通过所述第一通孔213对所述有源层进行重掺杂处理；
S45：灰化图案化的第一光阻层21，使所述第一部分211薄化和所述第二部分212消失；
S46：刻蚀去除裸露的所述第一金属层15；
S47：去除剩余的第一光阻层21；
S48：对所述有源层12进行轻掺杂处理。
其中，在本实施例的步骤S41中，依次在所述绝缘层13上直接形成公共电极层14和第一金属层15，相较于现有技术节省了二者之间的一层绝缘层。
所述公共电极层14为透明导电层。可选的，所述透明导电层的材质为氧化铟锡。
在进行中掺杂处理时，以第一通孔213作为有源层12的掺杂通道，第一通孔213界定了有源层12进行掺杂的范围，即以图案化的第一光阻层21界定出有源层12的重掺杂区。在进行轻掺杂时，去除第一光阻层21后，以图案化的公共电极层16和第一金属层15界定出有源层12的轻掺杂区。
在步骤S42中，第一半色调光罩包括第一透光部和第二透光部，所述第一透光部的透光率大于所述第二透光部的透光率，所述第一透光部的透光率为100％，所述第一透光部对应所述有源层的源/漏极区域，所述第二透光部对应于所述公共电极层14中待形成触控电极的部分。
在步骤S43中，采用湿法刻蚀工艺刻蚀公共电极层14和所述第一金属层15，形成栅极。且栅极与第一部分211的接触面积小于第一部分211底面的面积。
在步骤S44中，对有源层12进行重掺杂，是对有源层12的欧姆接触区进行重掺杂。其中由于本实施例中，节省了遮光层，因此在进行重掺杂的过程中，会适当的调整离子掺杂的比例，以弥补有源层12受光照后产生的弱电性。
在步骤S46中，刻蚀去掉裸露的第一金属层15，形成图案化的第一金属层15和公共电极层14。其中，由于公共电极层14位于第一金属层15的下面，所以在形成栅极后，保留了栅极正下面的公共电极层14(第一基础部分142)，但是这样的设置，并不影响栅极的性能。由于公共电极层14和第一金属层15都是导电材质，所以可以将位于栅极位置的第一金属层15和公共电极层14看做一个栅极。
在步骤S48中，对有源层12进行轻掺杂，轻掺杂的区域以栅极的边界为准。其中，由于本实施例中，节省了遮光层，因此在进行轻掺杂的过程中，会适当的调整离子掺杂的比例，以弥补有源层12受光照后产生的弱电性。随后转入步骤S5。
在步骤S5中，在所述第一金属层15上形成图案化的保护层16和像素电极层17，图案化的像素电极层17包括像素电极171。
其中，采用同一光罩在所述第一金属层15上形成图案化的保护层16和像素电极层17。
具体的，请参照图4，图4为本申请实施例的阵列基板的制备方法的步骤S5的流程示意图。
步骤S5包括以下步骤：
步骤S51：依次在所述第一金属层15上形成保护层16、像素电极层17和第二光阻层22；
步骤S52：采用第二半色调光罩对所述第二光阻层22进行曝光，随后对所述第二光阻层22进行显影，形成图案化的第二光阻层22；图案化的第二光阻层22包括对应于所述有源层12的源/漏区域的第二通孔221、对应于所述触控电极的第三通孔222、对应于所述像素电极层17中待形成像素电极部分的第三部分223和对应于所述像素电极层17中待去除部分的第四部分224，所述第三部分223的厚度大于所述第四部分224的厚度；
步骤S53：以图案化的第二光阻层22为掩模，依次刻蚀所述像素电极层17和保护层16，使所述第二通孔221暴露出所述有源层12的源/漏区域，所述第三通孔222暴露出所述触控电极；
步骤S54：灰化图案化的第二光阻层22，以薄化所述第三部分223和去除所述第四部分224；
步骤S55：刻蚀所述像素电极层17，以去除所述像素电极层17暴露的部分，形成图案化的像素电极层17；
步骤S56：去除剩余的第二光阻层22。
在步骤S51中，依次在所述第一金属层15上直接形成保护层16、像素电极层17和第二光阻层22，节省了一层层间介质层和一层有机平坦层，简化了工艺步骤，降低了成本。其中需要说明的是，在完成保护层16的沉积之后，便以保护层16为多晶硅补氢层，即在沉积完保护层16后，便对有源层12进行快速热退火氢活化处理。
所述像素电极层17为透明导电层。可选的，所述透明导电层的材质为氧化铟锡。
在步骤S52中，所述第二半色调光罩包括第三透光部和第四透光部，所述第三透光部的透光率大于所述第四透光部的透光率，所述第三透光部的透光率为100％，所述第三透光部对应所述有源层的源/漏极区域和所述触控电极，所述第四透光部对应于所述像素电极层待去除的部分。
在步骤S53中，采用湿法刻蚀工艺刻蚀所述像素电极层17，形成像素电极171和与像素电极171同层设置的第二基础部分172。采用干法刻蚀工艺刻蚀所述保护层18。其中第二通道221延伸入绝缘层13直至暴露出有源层12。接着执行步骤S54-56。随后转入步骤S6。
在步骤S6中，在所述像素电极层17上形成图案化的第二金属层18，图案化的第二金属层18包括源极、漏极和触控信号线181，所述源极叠设在第二基础部分172上。所述漏极电性连接所述像素电极。所述触控信号线181电性连接于所述触控电极141。
这样便完成了本实施例的阵列基板的制备。
请参照图5，图5为本申请实施例的阵列基板的结构示意图。本申请还涉及一种阵列基板，其包括基板11和依次设置在所述基板11上的有源层12、绝缘层13、公共电极层14、第一金属层15、保护层16、像素电极层17和第二金属层18。
其中所述像素电极层17包括像素电极171。第二金属层18包括漏极和触控信号线181。公共电极层14包括触控电极141，其中触控电极也为公共电极。漏极电性连接于所述像素电极，所述触控信号线181电性连接于所述触控电极。
在本实施例的阵列基板中，所述公共电极层14还包括与所述触控电极141同层设置的第一基础部分142。第一金属层15叠设在所述第一基础部分141上。
所述像素电极层17还包括与所述像素电极171同层设置的第二基础部分172。第二金属层18包括源极。源极叠设在第二基础部分172上。
其中本实施例中的阵列基板相较于现有的阵列基板节省了一用于遮挡有源层的遮光层、一有机平坦层和层间介质层，简化了工序，降低了成本。
本实施例的阵列基板由上述实施例的阵列基板的制备方法制作而成。
相较于现有技术的阵列基板的制备方法及阵列基板，本申请的阵列基板的制备方法采用同一光罩形成图案化的公共电极层和第一金属层，不但节省一个光罩，而且省略了遮光层；解决了现有的触控集成式的阵列基板的制备方法步骤繁琐、生产成本较高和周期较长的技术问题。
以上所述，对于本领域的普通技术人员来说，可以根据本申请的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本申请后附的权利要求的保护范围。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，包括以下步骤：
提供一基板；
在所述基板上形成图案化的有源层；
在所述有源层上形成绝缘层；
采用同一光罩在所述绝缘层上形成图案化的公共电极层和第一金属层，图案化的公共电极层包括触控电极；
在所述第一金属层上形成图案化的保护层和像素电极层，图案化的像素电极层包括像素电极；
在所述像素电极层上形成图案化的第二金属层，图案化的第二金属层包括漏极和触控信号线，所述漏极电性连接所述像素电极，所述触控信号线电性连接于所述触控电极。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述采用同一光罩在所述绝缘层上形成图案化的公共电极层和第一金属层，包括以下步骤：
依次在所述绝缘层上形成公共电极层、第一金属层和第一光阻层；
采用第一半色调光罩对所述第一光阻层进行曝光，随后对所述第一光阻层进行显影，形成图案化的第一光阻层；图案化的第一光阻层包括对应于所述第一金属层中待形成栅极部分的第一部分、对应于所述公共电极层中待形成所述触控电极部分的第二部分和对应于所述有源层的源/漏区域的第一通孔，所述第一部分的厚度大于所述第二部分的厚度；
以图案化的第一光阻层为掩模，采用湿法刻蚀工艺刻蚀所述公共电极层和所述第一金属层，以形成栅极；
通过所述第一通孔对所述有源层进行重掺杂处理；
灰化图案化的第一光阻层，使所述第一部分薄化和所述第二部分消失；
刻蚀去除裸露的所述第一金属层；
去除剩余的第一光阻层；
对所述有源层进行轻掺杂处理。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述第一半色调光罩包括第一透光部和第二透光部，所述第一透光部的透光率大于所述第二透光部的透光率，所述第一透光部的透光率为100％，所述第一透光部对应所述有源层的源/漏极区域，所述第二透光部对应于所述公共电极层中待形成触控电极的部分区域。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，采用同一光罩在所述第一金属层上形成图案化的保护层和像素电极层。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，采用同一光罩在所述第一金属层上形成图案化的保护层和像素电极层，包括以下步骤：
依次在所述第一金属层上形成保护层、像素电极层和第二光阻层；
采用第二半色调光罩对所述第二光阻层进行曝光，随后对所述第二光阻层进行显影，形成图案化的第二光阻层；图案化的第二光阻层包括对应于所述有源层的源/漏区域的第二通孔、对应于所述触控电极的第三通孔、对应于所述像素电极层中待形成像素电极部分的第三部分和对应于所述像素电极层中待去除部分的第四部分，所述第三部分的厚度大于所述第四部分的厚度；
以图案化的第二光阻层为掩模，依次刻蚀所述像素电极层和保护层，使所述第二通孔暴露出所述有源层的源/漏区域，所述第三通孔暴露出所述触控电极；
灰化图案化的第二光阻层，以薄化所述第三部分和去除所述第四部分；
刻蚀所述像素电极层，以去除所述像素电极层暴露的部分，形成图案化的像素电极层；
去除剩余的第二光阻层。
6.根据权利要求5所述的阵列基板的制备方法，其特征在于，所述第二半色调光罩包括第三透光部和第四透光部，所述第三透光部的透光率大于所述第四透光部的透光率，所述第三透光部的透光率为100％，所述第三透光部对应所述有源层的源/漏极区域和所述触控电极，所述第四透光部对应于所述像素电极层待去除的部分。
7.根据权利要求5所述的阵列基板的制备方法，其特征在于，所述以图案化的第二光阻层为掩模，依次刻蚀所述像素电极层和保护层，采用湿法刻蚀工艺刻蚀所述像素电极层，采用干法刻蚀工艺刻蚀所述保护层。
8.一种阵列基板，其特征在于，其包括基板和依次设置在所述基板上的有源层、绝缘层、公共电极层、第一金属层、保护层、像素电极层和第二金属层；
其中所述像素电极层包括像素电极，所述第二金属层包括漏极和触控信号线，所述公共电极层包括触控电极，所述漏极电性连接于所述像素电极，所述触控信号线电性连接于所述触控电极。
9.根据权利要求8所述的阵列基板，其特征在于，所述公共电极层还包括与所述触控电极同层设置的第一基础部分，所述第一金属层叠设在所述第一基础部分上。
10.根据权利要求8所述的阵列基板，其特征在于，所述像素电极层还包括与所述像素电极同层设置的第二基础部分，所述第二金属层包括源极，所述源极叠设在所述第二基础部分上。
CN201910768360.9A 2019-08-20 2019-08-20 阵列基板的制备方法及阵列基板 Active CN110600424B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910768360.9A CN110600424B (zh) 2019-08-20 2019-08-20 阵列基板的制备方法及阵列基板
US16/754,332 US11307468B2 (en) 2019-08-20 2019-11-11 Array substrate and manufacturing method thereof
PCT/CN2019/116957 WO2021031392A1 (zh) 2019-08-20 2019-11-11 阵列基板的制备方法及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910768360.9A CN110600424B (zh) 2019-08-20 2019-08-20 阵列基板的制备方法及阵列基板

Publications (2)

Publication Number Publication Date
CN110600424A true CN110600424A (zh) 2019-12-20
CN110600424B CN110600424B (zh) 2023-08-01

Family

ID=68854783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910768360.9A Active CN110600424B (zh) 2019-08-20 2019-08-20 阵列基板的制备方法及阵列基板

Country Status (3)

Country Link
US (1) US11307468B2 (zh)
CN (1) CN110600424B (zh)
WO (1) WO2021031392A1 (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020838A1 (en) * 1999-12-16 2002-02-21 Soon-Sung Yoo Array substrate for liquid crystal display device and the fabrication method of the same
CN105448824A (zh) * 2016-01-04 2016-03-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US20160111442A1 (en) * 2013-02-25 2016-04-21 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof and display device
CN106200168A (zh) * 2016-07-08 2016-12-07 武汉华星光电技术有限公司 阵列基板及其制作方法、以及液晶显示面板
US20170125546A1 (en) * 2015-04-02 2017-05-04 Boe Technology Group Co., Ltd. Method for manufacturing array substrate and manufacturing device
CN107123654A (zh) * 2017-05-26 2017-09-01 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
US20180095318A1 (en) * 2016-09-30 2018-04-05 Lg Display Co., Ltd. In-cell touch liquid crystal display device and method of manufacturing the same
CN108538860A (zh) * 2018-04-27 2018-09-14 武汉华星光电技术有限公司 顶栅型非晶硅tft基板的制作方法
CN108550581A (zh) * 2018-05-04 2018-09-18 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制备方法
CN108565247A (zh) * 2018-04-19 2018-09-21 武汉华星光电技术有限公司 Ltps tft基板的制作方法及ltps tft基板
US20180294293A1 (en) * 2017-04-05 2018-10-11 Wuhan China Star Optoelectronics Technology Co., Ltd. Tft substrate manufacturing method and tft substrate
CN108695342A (zh) * 2017-03-30 2018-10-23 武汉华星光电技术有限公司 阵列基板的制作方法、阵列基板及液晶显示面板
CN108873438A (zh) * 2018-07-27 2018-11-23 京东方科技集团股份有限公司 一种阵列基板、显示面板以及显示装置
US20190051677A1 (en) * 2017-08-09 2019-02-14 Boe Technology Group Co., Ltd. Array substrate, preparation method thereof, and display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6436660B2 (ja) * 2014-07-07 2018-12-12 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN108255353B (zh) * 2016-12-29 2021-04-02 南京瀚宇彩欣科技有限责任公司 内嵌式触控显示面板
CN106711159B (zh) * 2017-03-28 2019-09-03 上海天马微电子有限公司 阵列基板和阵列基板的制作方法
CN108376687B (zh) * 2018-03-30 2020-05-19 武汉华星光电技术有限公司 阵列基板及其制备方法、内嵌式触摸屏

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020838A1 (en) * 1999-12-16 2002-02-21 Soon-Sung Yoo Array substrate for liquid crystal display device and the fabrication method of the same
US20160111442A1 (en) * 2013-02-25 2016-04-21 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof and display device
US20170125546A1 (en) * 2015-04-02 2017-05-04 Boe Technology Group Co., Ltd. Method for manufacturing array substrate and manufacturing device
CN105448824A (zh) * 2016-01-04 2016-03-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106200168A (zh) * 2016-07-08 2016-12-07 武汉华星光电技术有限公司 阵列基板及其制作方法、以及液晶显示面板
US20180095318A1 (en) * 2016-09-30 2018-04-05 Lg Display Co., Ltd. In-cell touch liquid crystal display device and method of manufacturing the same
CN108695342A (zh) * 2017-03-30 2018-10-23 武汉华星光电技术有限公司 阵列基板的制作方法、阵列基板及液晶显示面板
US20180294293A1 (en) * 2017-04-05 2018-10-11 Wuhan China Star Optoelectronics Technology Co., Ltd. Tft substrate manufacturing method and tft substrate
CN107123654A (zh) * 2017-05-26 2017-09-01 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
US20190051677A1 (en) * 2017-08-09 2019-02-14 Boe Technology Group Co., Ltd. Array substrate, preparation method thereof, and display device
CN108565247A (zh) * 2018-04-19 2018-09-21 武汉华星光电技术有限公司 Ltps tft基板的制作方法及ltps tft基板
CN108538860A (zh) * 2018-04-27 2018-09-14 武汉华星光电技术有限公司 顶栅型非晶硅tft基板的制作方法
CN108550581A (zh) * 2018-05-04 2018-09-18 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制备方法
CN108873438A (zh) * 2018-07-27 2018-11-23 京东方科技集团股份有限公司 一种阵列基板、显示面板以及显示装置

Also Published As

Publication number Publication date
US20220004066A1 (en) 2022-01-06
WO2021031392A1 (zh) 2021-02-25
US11307468B2 (en) 2022-04-19
CN110600424B (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US7646442B2 (en) Liquid crystal display device including polycrystalline silicon thin film transistor and method of fabricating the same
CN108649016B (zh) 阵列基板的制作方法
US11018165B2 (en) Manufacturing method of array substrate and array substrate
US7674658B2 (en) Semiconductor device and manufacturing method thereof
CN105097552A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN100483240C (zh) 液晶显示装置的像素结构的制造方法
CN110620118B (zh) 触控阵列基板及其制备方法
US7388227B2 (en) Method for fabricating liquid crystal display device using two masks
TWI383502B (zh) 畫素結構及其製造方法
US20160358944A1 (en) Oxide Semiconductor TFT Array Substrate and Method for Manufacturing the Same
CN114089571A (zh) 阵列基板及制作方法和显示面板
US20210066504A1 (en) Thin film transistor and manufacturing method thereof and display device
TWI396916B (zh) 薄膜電晶體陣列基板之製作方法
CN110600424B (zh) 阵列基板的制备方法及阵列基板
KR100924493B1 (ko) 구동회로 일체형 액정표시장치용 어레이기판 제조방법
CN101409262B (zh) 像素结构的制造方法
KR101032603B1 (ko) 액정표시장치용 어레이기판 제조방법
CN113690181B (zh) Tft阵列基板及其制作方法
JPH11119251A (ja) アクティブマトリックス基板の製造方法
CN111613578B (zh) 低温多晶硅阵列基板的制备方法、阵列基板、显示面板
KR100658057B1 (ko) 박막 트랜지스터의 제조 방법
KR20070003192A (ko) 액정표시장치의 박막트랜지스터 제조방법
KR101148526B1 (ko) 액정표시장치의 박막트랜지스터 제조방법
KR20040079564A (ko) 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법
CN114512500A (zh) 阵列基板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant