CN103681350A - 薄膜晶体管的制作方法 - Google Patents

薄膜晶体管的制作方法 Download PDF

Info

Publication number
CN103681350A
CN103681350A CN201310370062.7A CN201310370062A CN103681350A CN 103681350 A CN103681350 A CN 103681350A CN 201310370062 A CN201310370062 A CN 201310370062A CN 103681350 A CN103681350 A CN 103681350A
Authority
CN
China
Prior art keywords
layer
film transistor
thin
central part
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310370062.7A
Other languages
English (en)
Other versions
CN103681350B (zh
Inventor
薛英家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN103681350A publication Critical patent/CN103681350A/zh
Application granted granted Critical
Publication of CN103681350B publication Critical patent/CN103681350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

一种薄膜晶体管的制作方法，首先于形成半导体材料、介电材料及导体材料等层体的基板上用第一灰阶光罩形成由光阻构成且各种不同厚度的第一图案层，逐步移除该第一图案层，并自厚度最薄处供所述层体表面裸露，再搭配蚀刻所述层体及对半导体材料掺杂载子，而形成第一型掺杂区，再移除剩余的第一图案层结构，得到一具有由对应该第一中心部的导电层、介电层和半导体层，及该第一型掺杂区的晶体管，本发明利用一个灰阶光罩，即可制作出一个晶体管的基本架构，较现有使用多个光罩的制程而言，节省更多的材料成本与制程时间。

Description

薄膜晶体管的制作方法
技术领域
本发明涉及一种晶体管的制作方法，特别是涉及一种薄膜晶体管的制作方法。
背景技术
在液晶显示器中，晶体管主要应用于控制画素电极的n型薄膜晶体管，及控制画素电极的驱动电路中各式n型薄膜晶体管、p型薄膜晶体管，及互补式晶体管。而近几年来，多晶硅晶体管更渐成为应用于显示器的主流晶体管之一。
参阅图1，以控制画素电极(图未示出)与其电连接的n型薄膜晶体管为例，主要包含一个基板11、一层形成于该基板11上的n型的半导体层12、一层形成于该n型的半导体层12上的介电层13、一层设置于该介电层13上的导电层14，及与外界电连接的电极15；除此之外，还包括一层电连接该电极与该n型半导体层12的源/漏极金属16，及一个绝缘的中间材料17。
该n型的半导体层12以半导体材料所构成，其中，多晶硅是主要构成该n型的半导体层12的半导体材料，并包括一个中心部121、及一个第一型掺杂区122。该第一型掺杂区122具有二个自该中心部121两侧延伸的低外掺杂部123，及二个分别自所述低外掺杂部123向外延伸且掺杂浓度大于所述低外掺杂部123的掺杂浓度的外掺杂部124。更详细地说，该中心部121一般称为本质型(intrinsic)；第一型掺杂区122一般称为非质型(extrinsic)，可为n-、n或n+；而该低外掺杂部123作为过渡的用途，可为本质型、n或n-，通常为n或n-，该外掺杂部124为了与该源/漏极金属16电连，通常为n+。
该介电层13遮覆于该中心部121顶面，且以介电材料构成，并选自氧化硅、氮化硅，及前述的一组合，而作为该n型薄膜晶体管栅极介电层13。
该导电层14以导电材料构成，并设置于该介电层13顶面，且对应地位于该n型薄膜晶体管的中心部121上。
该电极15配合该源/漏极金属16，自该第一型掺杂区122的外掺杂部124向上延伸并与外界电连接。
以电特性而言，该n型薄膜晶体管的外掺杂部124分别作为源极（source）与漏极(drain)，且该中心部121为通道，而该介电层13栅极绝缘层。
当与该其中一电极15及该栅极接受正电压时，n型薄膜晶体管为开启状态，电流自该电极15经低外掺杂部123及通道至该其中之另一电极15；当该栅极不受电压或所受电压低于栅极导通电压时，n型薄膜晶体管为关闭状态，电流不导通，进而可利用n型薄膜晶体管1的开启状态与关闭状态控制电信号。
以下简略说明n型薄膜晶体管的制作方法。
首先，先于该基板上依序沉积一层以半导体材料构成的第一层体、一层以介电材料构成的第二层体，及一层第三层体，该第三层体选自金属、多晶硅、高掺杂浓度的多晶硅，及经各式回火制程而形成的多晶硅构成，且该多晶硅具备可导电的特性。
接着，于该第三层体顶面涂布光阻，再配合一个第一光罩定义欲成为n型薄膜晶体管的区域，并在曝光、显影后使光阻覆盖n型薄膜晶体管的预定区域，再移除未被该光阻覆盖而裸露的第一层体，及其下方的第二、三层体，留下界定为n型薄膜晶体管的预定区域的半导体层、介电层，及导电层；再移除光阻。
再来，于该n型薄膜晶体管的预定区域顶面涂布光阻，再配合一个第二光罩定义欲成为n型薄膜晶体管的n型半导体层的外掺杂部的区域，并在曝光、显影后供硬化的光阻覆盖n型薄膜晶体管的预定区域中非为外掺杂部的预定区域（即外掺杂部的预定区域裸露），且将裸露的导电层移除；再以离子植入、镭射掺杂或是扩散的方式掺杂高浓度的n型载子，而成为该n型薄膜晶体管的外掺杂部；再移除光阻。
再来，于该n型薄膜晶体管的预定区域顶面涂布光阻，再配合一个第三光罩定义欲成为n型薄膜晶体管的n型半导体层的低外杂掺部的区域，并在曝光、显影后供硬化的光阻覆盖n型薄膜晶体管的预定区域中非为n型半导体层的预定区域（即n型半导体区裸露），并移除裸露的区域中剩余的导电层；再以离子植入或是扩散的方式掺杂n型载子，而形成掺杂浓度较该外掺杂部掺杂浓度低的低外掺杂部，且由于掺杂进低外掺杂部的载子浓度较低，所以，虽然也植入外掺杂部中，却不影响外掺杂部原有的掺杂浓度；再移除光阻，则初步构成n型薄膜晶体管基本结构的制作。
继续，再于该外掺杂部利用光罩搭配蚀刻的方式，形成供外掺杂部与外界电连接的电极。
由上述关于n型薄膜晶体管基本结构的制作方法可以了解，通常需花费三道光罩才能完成n型薄膜晶体管基本结构的制作；若欲于同一个基板上制作p型薄膜晶体管，则还需再花费至少二道光罩能制作出p型薄膜晶体管。且现有的液晶显示器或有机发光显示器(OLED)的荧幕尺寸愈来愈大，若经过愈多道光罩制程，相对的在涂布光阻、曝光、显影，再移除光阻等重复步骤所需的制程成本会提高许多，制程时间也相对拉长。再者，每道光罩间的黄光制程间还需经过精确的对准过程，而愈多道光罩也增加黄光对不准的发生机率，而导致所制作出晶体管良率不佳的问题。
发明内容
本发明的目的在于提供一种可以减少所使用光罩数量，进而降低制程成本及制程时间的薄膜晶体管的制作方法。
于是，本发明薄膜晶体管的制作方法，包含以下6个步骤。
（a）于一个基板上依序以半导体材料、介电材料、导体材料形成一个第一层体、一个第二层体，及一个第三层体。
（b）用一个第一灰阶光罩于该第三层体上形成一层由光阻构成的第一图案层，该第一图案层具有一个第一中心部、一个自该第一中心部外围向外延伸且厚度小于该第一中心部厚度的第一翼部，及一个让该第三层体预定表面区域裸露的第一镂空部。
（c）往该基板的方向蚀刻移除该第一层体、第二层体、第三层体对应于该第一镂空部的结构，而定义将形成至少一个晶体管的一层半导体层、一层介电层，及一层导电层。
（d）借该第一图案层的遮覆自该第一图案层的第一中心部和第一翼部向该基板方向剥除直到对应该第一翼部的导电层裸露，再继续蚀刻移除对应该第一翼部的导电层结构，并于对应该第一翼部的半导体层进行掺杂而形成一个第一型掺杂区。
（e）移除剩余的第一图案层结构，得到一层具有由对应该第一中心部的导电层、介电层和半导体层，及该第一型掺杂区的第一型薄膜晶体管。
较佳地，前述薄膜晶体管的制作方法，其中该步骤（b）形成的该第一图案层还具有一个与该第一中心部实质等厚度的第一遮覆部，而在该步骤（c）移除对应该第一镂空部的第一层体、第二层体、第三层体后定义一个对应第一中心部及第一翼部的第一型薄膜晶体管的区域，及一个对应该第一遮覆部的第二型薄膜晶体管的区域，且该薄膜晶体管的制作方法还包含：（f）用一个第二灰阶光罩形成一层由光阻构成的第二图案层，该第二图案层具有一个遮覆该第一型薄膜晶体管的第二遮覆部，及位于该第一遮覆部的一个第二中心部和一个供该第二中心部周围的导电层裸露的第二镂空部，（g）移除对应该第二镂空部的导电层，并于对应该第二镂空部的半导体层进行掺杂而成一第二型掺杂区，及（h）移除剩除的第二图案层结构，则对应该第二中心部的导电层、介电层和半导体层，及该第二型掺杂区成为一个第二型薄膜晶体管。
较佳地，前述薄膜晶体管的制作方法，其中该步骤（b）形成的该第一图案层还具有一个与该第一中心部实质等厚度的第一遮覆部，而在该步骤（c）移除对应该第一镂空部的第一层体、第二层体、第三层体后定义一个对应第一中心部及第一翼部的第一型薄膜晶体管的区域，及一个对应该第一遮覆部的第二型薄膜晶体管的区域，且该薄膜晶体管的制作方法还包含：（f）用一个第二灰阶光罩形成一层由光阻构成的第二图案层，该第二图案层具有一个遮覆该第一型薄膜晶体管的第二遮覆部，及对应该第一遮覆部的一个第二中心部、一个自该第二中心部外围向外延伸且厚度小于该第二中心部的第二翼部，和一个供该第二中心部周围的导电层裸露的第二镂空部，（g）移除对应该第二镂空部的导电层，并于对应该第二镂空部的半导体层进行掺杂而成一第二型掺杂区的外掺杂部，（h）借该第二图案层的遮覆自该第二图案层的第二中心部和第二翼部向该基板方向剥除直到对应该第二翼部的导电层裸露，再继续蚀刻移除对应该第二翼部的导电层结构，并于对应该第二翼部的半导体层进行掺杂而形成一第二型掺杂区的低外杂掺部，及（i）移除剩除的第二图案层结构，则对应该第二中心部的导电层、介电层和半导体层，及该第二型掺杂区成为一第二型薄膜晶体管。
较佳地，前述薄膜晶体管的制作方法，其中该步骤（b）的第一图案层的第一翼部具有一个自该第一中心部外围向外延伸的第一区，及一个自该第一区向外延伸且厚度小于该第一区的第二区，该步骤（d）移除该第一翼部的第二区及对应该第二区的导电层，并于对应该第二区的半导体层进行掺杂而成该第一型掺杂区的外掺杂部，再移除该第一翼部的第一区及对应该第一区的导电层，并于对应该第一区的半导体层进行掺杂而成载子浓度低于该第一型掺杂区的低外杂掺部。
较佳地，前述薄膜晶体管的制作方法还包含一个步骤（j），该步骤（j）于该晶体管的掺杂区表面以导电材料形成与外界电连接的电极。
较佳地，前述薄膜晶体管的制作方法，其中该步骤（a）是于该基板设置一层非晶硅层体，再对该非晶硅层体以选自雷射、炉管、及快速回火的方式进行回火，而形成该第一层体。
较佳地，前述薄膜晶体管的制作方法，其中该步骤（a）的第一层体以多晶硅构成。
较佳地，前述薄膜晶体管的制作方法，其中该步骤（a）是于该基板设置一层多晶硅层体，再对该多晶硅层体以选自雷射、炉管、及快速回火的方式进行回火，而形成该第一层体。
较佳地，前述薄膜晶体管的制作方法，其中该步骤（a）的第二层体选自氧化硅、氮化硅及氧化氮硅，或由氧化硅及氮化硅交错叠置。
较佳地，前述薄膜晶体管的制作方法，其中该步骤（a）的第三层体选自多晶硅及金属。
本发明的有益效果在于：利用一个灰阶光罩，再配合多次蚀刻及掺杂，即可制作出薄膜晶体管，而可简化制繁复度、降低成本，及缩短制程时间。
附图说明
图1是一剖视示意图，说明现有一薄膜晶体管；
图2是一流程图，说明本发明薄膜晶体管的制作方法的该第一较佳实施例；
图3是一剖视示意图，说明该第一较佳实施例中基板上形成第一、第二与第三层体的步骤；
图4是一剖视示意图，说明该第一较佳实施例中形成第一图案层的步骤；
图5一剖视示意图，说明该第一较佳实施例中形成半导体层、介电层及导电层的步骤；
图6一剖视示意图，说明该第一较佳实施例中先形成一第一型掺杂区的外掺杂部的步骤；
图7一剖视示意图，说明该第一较佳实施例中再形成一第一型掺杂区的低外杂掺部的步骤；
图8一剖视示意图，说明该第一较佳实施例中移除第一图案层的步骤；
图9一剖视示意图，说明该第一较佳实施例也可根据第一图案层的第一翼部而同时一具有外掺杂部及低外杂掺部的第一型薄膜晶体管，及一仅具有外掺杂部的第一型薄膜晶体管；
图10是一流程图，说明本发明薄膜晶体管的制作方法的一第二较佳实施例；
图11是一剖视示意图，说明该第二较佳实施例中基板上形成第一、第二与第三层体的步骤；
图12是一剖视示意图，说明该第二较佳实施例中形成第一图案层的步骤；
图13是一剖视示意图，说明该第二较佳实施例的中形成半导体层、介电层及导电层的步骤；
图14一剖视示意图，说明该第二较佳实施例中先形成该第一型掺杂区的外掺杂部的步骤；
图15一剖视示意图，说明该第二较佳实施例中再形成该第一型掺杂区的低外杂掺部的步骤；
图16是一剖视示意图，说明该第二较佳实施例中移除第一图案层的步骤；
图17是一剖视示意图，说明该第二较佳实施例中形成第二图案层的步骤；
图18是一剖视示意图，说明该第二较佳实施例中形成第二型掺杂区的外掺杂部的步骤；
图19是一剖视示意图，说明该第二较佳实施例中形成第二型掺杂区的低外掺杂部的步骤；
图20是一剖视示意图，说明该第二较佳实施例中移除第二图案层的步骤；
图21是一剖视示意图，说明该第二较佳实施例也可于同一基材上形成具有有外掺杂部及低外杂掺部的第一型薄膜晶体管和第二型薄膜晶体管，及一仅具有外掺杂部的第一型薄膜晶体管和第二型薄膜晶体管；
图22是一剖视示意图，说明于该第二较佳实施例所制得的薄膜晶体管上形成一中间材料；
图23是一剖视示意图，说明该第二较佳实施例于该中间材料上形成一源/漏极金属；
图24是一剖视示意图，说明该第二较佳实施例于该源/漏极金属上形成一电极。
具体实施方式
下面结合附图及实施例对本发明进行详细说明。
参阅图2，本发明薄膜晶体管的制作方法的一第一较佳实施例制作出至少一个第一型薄膜晶体管，并在以下说明中，制作该第一型薄膜晶体管以制作出如图1所示的n型薄膜晶体管为例，但不以n型薄膜晶体管为限，也可以是p型薄膜晶体管。该n型薄膜晶体管的制作方法包含一个步骤21、一个步骤22、一个步骤23、一个步骤24，及一个步骤25。
首先，进行该步骤21，于一个基板依序以半导体材料、介电材料、导电材料分别形成一层第一层体、一层第二层体，及一层第三层体。继续，进行该步骤22，用一个第一灰阶光罩于该第三层体上形成一层由光阻构成的第一图案层，该第一图案层具有一个第一中心部、一个自该第一中心部外围向外延伸且厚度小于该第一中心部厚度第一翼部，及一个让该第三层体预定表面区域裸露的第一镂空部。再来，进行该步骤23，往该基板的方向等向蚀刻移除该第一、二、三层体对应于该第一镂空部的结构，而定义将形成至少一个晶体管的一层半导体层、一层介电层，及一层导电层。接着，进行该步骤24，借该第一图案层的遮覆自该第一图案层的第一中心部和第一翼部向该基板方向剥除直到对应该第一翼部的导电层裸露，再继续蚀刻移除对应该第一翼部下的结构，并于对应该第一翼部的半导体层进行掺杂而形成一个第一型掺杂区。最后，进行该步骤25，移除剩余的第一图案层结构，得到一层具有由对应该第一中心部的导电层、介电层和半导体层，及该第一型掺杂区的第一型薄膜晶体管。
以下对该第一较佳实施例做更详细地说明，以充分了解n型薄膜晶体管实际制作过程。
配合参阅图3，首先，进行该步骤21，于该以玻璃为主要构成材料的基板11顶面依序沉积该第一层体51、并于该第一层体51表面沉积该第二层体52，再于该第二层体52表面形成该第三层体53，其中，该第一层体51是半导体特性的半导体材料，该第二层体52是具备绝缘特性的介电材料，该第三层体53是具备导电特性的导体材料。
需说明地，构成该第一层体51的半导体材料选自硅及锗，但不以此为限，只要具备半导体特性即可；且较佳地，为维持薄膜晶体管中载子的稳定性，该半导体材料选自非晶硅及多晶硅的其中的一者；更佳地，该半导体材料为多晶硅，而符合该薄膜晶体管所需具备的电特性。
在该第一较佳实施例中，是以多晶硅作为该第一层体51。其中，当该第一层体51以多晶硅构成时，可选自下述三种形成方式：第一种形成方式是直接于该基板11上形成一多晶硅层体，以作为该第一层体51；第二种形成方式于该基板11设置一层非晶硅层体，再对该非晶硅层体以选自雷射、炉管、及快速回火的方式进行回火，而形成该第一层体51；第三种形成方式是先于该基板51设置一层多晶硅层体，再对该多晶硅层体以选自雷射、炉管、及快速回火的方式进行回火，成为更稳定或重新排列晶格的多晶硅层体，而形成该第一层体51。
较佳地，该第二层体52选自氧化硅、氮化硅及氧化氮硅，或由氧化硅及氮化硅交错叠置构成，而更适用于本发明薄膜晶体管的制作过程及设备。
较佳地，该第三层体53的导电材料选自可导电的多晶硅及金属，例如铝、铜等。
参阅图2、图4，接着，进行该步骤22，先于该第三层体53的表面涂布一层光阻，再搭配一个第一灰阶光罩实施曝光、显影等的微影制程，而在该第三层体53顶面形成一层由硬化的光阻构成的第一图案层54。该第一图案层54具有一个第一中心部541、一个自该第一中心部541外围向两侧延伸的第一翼部542，及一个供该第三层体53预定区域裸露的第一镂空部543，且该第一中心部541的厚度大于该第一翼部542的厚度。
此外，该第一翼部542具有一个邻接该第一中心部541的第一区544，及一自该第一区544外围向外延伸的第二区545，且该第一区544的厚度大于该第二区545的厚度。
参阅图2、图4、图5，接着，所进行的该步骤23是以蚀刻的方式自该第三层体53顶面往该基板11的方向蚀刻移除该第一层体51、该第二层体52，及该第三层体53对应该第一镂空部543的区域，也就是蚀刻移除该第一、二、三层体51、52、53不受该第一图案层54遮覆的部份，则剩余的区域界定为晶体管的预定区域，且自该基板11往上依序为一层半导体层12、一层介电层13，及一层导电层14。
参阅图2、图5、图6，接着进行该步骤24，往该基板11的方向移除（strip）该第一图案层54，并利用该第一图案层54的厚度差异，直到该第一翼部542的第二区545首先完全移除，而使对应该第二区545的导电层14裸露，而由于第一翼部542的第一区544及第一中心部541的厚度大于该第一翼部542的第二区545，所以虽然被移除部分光阻，但仍覆盖于所对应的该导电层14表面。
继续，再以蚀刻的方式移除对应该第二区545的导电层14，并以离子植入、镭射掺杂或热扩散的方式自对应该第二区545的介电层13表面于该半导体层12植入n型载子，则对应该第二区545的半导体层12成为如图1所示第一型掺杂区122的掺杂浓度高的外掺杂部124。
参阅图2、图6、图7，接着，再继续往该基板11的方向移除该第一图案层54，并利用该第一图案层54的厚度差异，直到该第一翼部542的第一区544完全移除，而使对应该第一区544的导电层14裸露，而由于该第一中心部541的厚度大于该第一翼部542的第一区544的厚度，所以虽然移除该第一中心部541的部分光阻，该第一中心部541仍覆盖于所对应的该导电层14顶面。再持续以蚀刻的方式移除对应该第一区544的导电层14，并以离子植入或是热扩散的方式自对应该第一区544的介电层13表面于该半导体层12植入n型载子，则对应该第一区544的半导体层12成为该第一型掺杂区122的低外杂掺部123，且该低外杂掺部123的掺杂浓度小于该外掺杂部124的掺杂浓度。此外，由于该低外杂掺部123的掺杂浓度小于该外掺杂部124的掺杂浓度，所以，即使形成该低外杂掺部123时，n型载子植入外掺杂部124，仍不影响该外掺杂部124的掺杂浓度。
参阅图2、图7、图8，接着进行该步骤25，移除剩余的该第一图案层54，即该第一中心部541，供对应该第一中心部541的导电层14表面裸露，则该导电层14为栅极，对应该第一中心部541的半导体层12为通道121，而共同形成具有对应该第一中心部541的导电层14、介电层13和半导体层12，及该第一型掺杂区122的第一型薄膜晶体管31。
由于本发明该第一较佳实施例仅需利用一次的第一灰阶光罩搭配微影制程，即可制作出n型薄膜晶体管的基本架构，相较于现有制作晶体管还需使用多个光罩搭配微影制程，省下许多制造光罩的成本，及每多一次曝光、显影等微影制程所需花费的时间，且也不需要在阶段性地完成某一步骤后，还需先将光阻完全移除，才能进行下一次不同光罩的曝光及显影，进而节省更多的制程成本与制程周期。
特别地，也可配合液晶显示器、二极管发光显示器，及主动型有机发光二极管(AMOLED)显示器等显示器所需的电特性，而制作符合条件的薄膜晶体管。例如，若该第一翼部542的厚度皆相等，而仅需经过一次依序为移除第一翼部542、对应该第一翼部542的导电层14，再自对应该第一翼部542的介电层13对该半导体层12进行掺杂而成为该第一型掺杂区122，也可制作出第一型掺杂区122为同一掺杂浓度的n型薄膜晶体管。
参阅图9，再者，也可配合第一灰阶光罩形成如图9所示的第一图案层54，而同时形成第一型掺杂区122为同一掺杂浓度，及第一型掺杂区122具有相异浓度的外掺杂部124及低外杂掺部123的n型薄膜晶体管。
需说明的是，该第一较佳实施例的第一型薄膜晶体管是以n型薄膜晶体管为例，也可以是p型薄膜晶体管，其不同处在于所植入的载子为p型载子。
参阅图10，本发明一个第二较佳实施例是制作具有至少一个第一型薄膜晶体管及至少一个第二型薄膜晶体管的薄膜晶体管的制作方法，包含一个步骤41、一个步骤42、一个步骤43、一个步骤44、一个步骤45、一个步骤46、一个步骤47、一个步骤48，及一个步骤49。在该第二较佳实施例中，该第一型薄膜晶体管是n型薄膜晶体管，该第二型薄膜晶体管是p型薄膜晶体管。
以下对该第二较佳实施例做更详细地说明，以充分了解具有n型薄膜晶体管及p型薄膜晶体管实际制作过程。
配合参阅图10、图11，首先，进行该步骤41，于该以玻璃为主要构成材料的基板11顶面依序沉积该第一层体51、并于该第一层体51表面沉积该第二层体52，再于该第二层体52表面形成该第三层体53，其中，该第一层体51是具备半导体特性的半导体材料，该第二层体52是具备绝缘特性的介电材料，该第三层体53是具备导电特性的导体材料。
较佳地，该第三层体53的导电材料选自可导电的多晶硅及金属。
较佳地，该第二层体52选自氧化硅、氮化硅及氧化氮硅，或由氧化硅及氮化硅交错叠置构成，而更适用于本发明薄膜晶体管的制作过程及设备。
参阅图10、图11、图12，接着，该步骤42是先于该第三层体53的表面涂布一层光阻，再搭配一个第一灰阶光罩实施曝光、显影等的微影制程，而在该第三层体53顶面形成一层由硬化的光阻构成的第一图案层54。该第一图案层54具有一个第一中心部541、一个自该第一中心部541外围向两侧延伸的第一翼部542、一个与该第一中心部541及该第一翼部542间隔的第一遮覆部546，及一个供该第三层体53预定区域裸露的第一镂空部543。该第一中心部541的厚度大于该第一翼部542的厚度，该第一遮覆部546与该第一中心部541实质等厚，或大于该第一翼部542的厚度。此外，该第一翼部542具有一个邻接该中心部的第一区544，及一个自该第一区544外围向外延伸的第二区545，且该第一区544的厚度大于该第二区545的厚度。
参阅图10、图12、图13，该步骤43是以蚀刻的方式自该第三层体53顶面往该基板11的方向移除该第一层体51、该第二层体52，及该第三层体53对应该第一镂空部543的区域，也就是蚀刻移除该第三层体53不受该第一图案层54遮覆的部份，则自该基板11往上依序为一层半导体层12、一层介电层13，及一层导电层14。对应该第一图案层54的第一中心部541及第一翼部542的半导体层12、介电层13，及导电层14界定为如图20的第一型薄膜晶体管31，对应该第一图案层54的第一遮覆部546的半导体层12、介电层13，及导电层14界定为如图20第二型薄膜晶体管32的预定区域。
参阅图10、图13、图14，接着进行该步骤44，等向移除（strip）该第一图案层54，并利用该第一图案层54的厚度差异直到该第一翼部542的第二区545完全移除，而使对应该第二区545的导电层14裸露，由于该第一中心部541、第一遮覆部546及该第一翼部542的第一区544的厚度大于该第一翼部542的第二区545的厚度，所以虽然该第一中心部541、第一遮覆部546及该第一翼部542的第一区544也移蚀部分光阻，仍然覆盖于所对应的该半导体层12顶面，再以蚀刻的方式移除对应该第二区545的导电层14，并以离子植入、镭射掺杂或热扩散的方式自对应该第二区545的介电层13表面于该半导体层12植入n型载子，则对应该第二区545的半导体层12成为该如图1所示第一型掺杂区122的外掺杂部124。
参阅图10、图14、图15，接着，再继续等向移除该第一图案层54，并利用该第一图案层54的厚度差异直到该第一翼部542的第一区544完全移除，而使对应该第一区544的导电层14裸露，由于该第一中心部541及第一遮覆部546的厚度大于该第一翼部542的第一区544的厚度，所以虽然该第一中心部541及第一遮覆部546也移除部分光阻，且仍然覆盖于所对应的该导电层14顶面，再持续以蚀刻的方式移除对应该第一区544导电层14，并以离子植入、镭射掺杂或是热扩散的方式自对应该第一区544的介电层13表面于该半导体层12植入n型载子，则对应该第一区544的半导体层12成为该第一型掺杂区122的低外杂掺部123，且该低外杂掺部123的掺杂浓度小于该外掺杂部124的掺杂浓度。此外，由于该低外杂掺部123的掺杂浓度小于该外掺杂部124的掺杂浓度(Lightly Doped Drain，简称LDD)，所以，即使形成该低外杂掺部123时，n型载子植入外掺杂部124，仍不影响该外掺杂部124的掺杂浓度。
参阅图10、图15、图16，接着进行该步骤45，移除剩余的该第一图案层54，即该第一中心部541和该第一遮覆部546，则对应该第一中心部541的导电层14为栅极，对应该第一中心部541的半导体层12为通道121，而共同形成具有对应该第一中心部541的导电层14、介电层13和半导体层12，及该第一型掺杂区122的n型晶硅薄膜晶体管。
参阅图10、图16、图17，继续进行该步骤46，于该基板11、介电层13，及导电层14共同形成的表面涂布光阻，并配合一个第二灰阶光罩，经过曝光、显影等制程而形成一层第二图案层55。该第二图案层55具有一个遮覆该n型薄膜晶体管的第二遮覆部553、一个位于对应该第一遮覆部546(如图12)的导电层14顶面的第二中心部551、一个自该第二中心部551两侧向外延伸且厚度小于该第二中心部551的第二翼部552，及一个供该第二中心部551周围的导电层14裸露的第二镂空部554，且该第二遮覆部553与该n型薄膜晶体管顶面的间距实质不小于该第二中心部551的厚度。
参阅图10、图17、图18，继续进行该步骤47，以蚀刻的方式移除对应该第二镂空部554的导电层14，而使对应该第二镂空部554的介电层13表面裸露，再以离子植入、镭射掺杂或热扩散的方式自该介电层13而于该半导体层12植入p型载子，则对应该第二镂空部554的半导体层12成为一第二型掺杂区18(如图19)的外掺杂部182。
参阅图10、图18、图19，继续进行该步骤48，借该第二图案层55的遮覆，且自该第二图案层55的表面移除（strip）该第二图案层55直到对应该第二翼部552的导电层14裸露，再继续以蚀刻的方式移除该第二翼部552的导电层14结构；再自对应该第二翼部552的介电层13表面对该半导体层12进行离子植入、镭射掺杂或是热扩散p型载子，而于对应该第二翼部552的半导体层12形成第二型掺杂区18的低外杂掺部181，且该第二型掺杂区18的低外杂掺部181的掺杂浓度小于该第二型掺杂区18的外掺杂部182的掺杂浓度，且由于该低外杂掺部181的掺杂浓度小于该外掺杂部182的掺杂浓度，所以即使在形成低外杂掺部181时外掺杂部182未受光阻遮覆，仍不影响外掺杂部182的掺杂浓度。
参阅图10、图19、图20，接着进行该步骤49，移除剩余的第二图案层55结构，即该第二中心部551与该第二遮覆部553，而供该n型薄膜晶体管重新裸露，且形成具有对应图17的第二中心部551、第二翼部552，及第二镂空部554的导电层14、介电层13，及半导体层12的p型薄膜晶体管。
需说明的是，该第二较佳实施例是以n型薄膜晶体管作为第一型薄膜晶体管31，p型薄膜晶体管作为第二型薄膜晶体管32，当然，视所植入载子种类为p型或n型，第一型薄膜晶体管31也可是p型薄膜晶体管，而第二型薄膜晶体管32也可是n型薄膜晶体管。
值得一提的是，也可配合各式显示器所需的电特性，而制作符合条件的第二型薄膜晶体管32。例如，若以一个第二灰阶光罩配合曝光、显影等制程所制作的第二图案层55的第二中心部551与第二镂空部554相邻，且该第二遮覆部553覆盖该第一型薄膜晶体管31，则仅需经过一次对应该第二镂空部554的导电层14表面于该半导体层12掺杂成为该第二型掺杂区18，也可制作出第二型掺杂区18为同一掺杂浓度的第二型薄膜晶体管32。
再者，参阅图21，也可配合第一灰阶光罩形成的第一图案层54，及第二灰阶光罩形成的第二图案层55，而同时形成第一型掺杂区122为同一掺杂浓度的第一型薄膜晶体管31(图21左二，也就是不具有LDD)，及第一型掺杂区122具有相异浓度的外掺杂部124及低外杂掺部123的第一型薄膜晶体管31(图21左一)，与第二型掺杂区18为同一掺杂浓度的第二型薄膜晶体管32(图21右一，也就是不具有LDD)，第二型掺杂区18具有相异浓度的外掺杂部182及低外杂掺部181的第二型薄膜晶体管(图21右二)。
该第二较佳实施例仅使用两道光罩配合微影制程便制作包含第一型薄膜晶体管31及第二型薄膜晶体管的薄膜晶体管32，较现有至少需六道光罩的制程才能制作出薄膜晶体管基本架构的制作方法节省更多的制程成本与制程时间，也降低每道光罩于曝光时可能发生对不准所导致成品良率不佳的缺点。
特别地，若需供该第一型薄膜晶体管，及/或该第二型薄膜晶体管的基本结构与外界电连接，则可再于该作为源极及漏极的半导体层12上设置电极15，以下以该第二较佳实施例为例说明设置电极15的过程。
参阅图22，于导电层14及裸露的介电层13和基板11共同形成的表面沉积一层以绝缘材料构成的中间材料17（interlayer material），再于中间材料17的表面涂布一层光阻，并搭配一个第三光罩对该光阻562进行曝光、显影等微影制程，供该中间材料17的预定表面区域裸露，再自该中间材料17裸露的预定表面区域以蚀刻的方式蚀刻该中间材料17及介电层13，直到所对应的半导体层12表面（即第一型薄膜晶体管的外掺杂部124及第二型薄膜晶体管的外掺杂部182）裸露，再移除该光阻562，再形成一以半导体层12裸露的表面与中间材料17共同界定的穿孔（contact hole）563。
参阅图22、图23，接着，于该中间材料17与裸露的半导体层12共同形成的表面沉积一层以金属构成的导体层564，再于该导体层564表面涂布一层光阻，并搭配一第四光罩对该光阻565进行曝光、显影等微影制程，而留下遮覆导体层564预定区域的光阻565；继续，蚀刻移除未被该光阻565遮覆的导体层564，再移除该光阻565，留下形成于该穿孔中的源/漏极金属16。
参阅图23、图24，最后，于该源/漏极金属16及该中间材料17共同形成的表面沉积一层以导电材料构成的电极层566，再于该电极层566表面涂布一层光阻，并搭配一第五光罩对该光阻进行曝光、显影等微影制程，而留下遮覆该电极层566预定区域的光阻567，其中，该电极层566可为透明或不透明；继续，蚀刻移除未被该光阻567遮覆的电极层566，再移除该光阻567，留下与该源/漏极金属16，及画素电极（图未示）电连接的电极15。
综上所述，本发明利用一个灰阶光罩搭配一次微影制程及所需要的蚀刻及离子植入制程，即可制作出薄膜晶体管，较现有需使用至少三个光罩及三次微影制程及移除光阻，才能制作出其中一种型态的晶体管的制作方法而言，节省更多的制程成本与制程时间，也减少多道光罩间黄光对不准导致的良率差的问题，所以，确实能达成本发明的目的。

Claims (10)

1.一种薄膜晶体管的制作方法；其特征在于：该薄膜晶体管的制作方法包含：
（a）于一个基板上依序以半导体材料、介电材料、导体材料形成一层第一层体、一层第二层体，及一层第三层体；
（b）用一个第一灰阶光罩于该第三层体上形成一由光阻构成的第一图案层，该第一图案层具有一个第一中心部、一个自该第一中心部外围向外延伸且厚度小于该第一中心部厚度的第一翼部，及一个让该第三层体预定表面区域裸露的第一镂空部；
（c）往该基板的方向蚀刻移除该第一层体、第二层体、第三层体对应于该第一镂空部的结构，而定义将形成至少一个晶体管的一个半导体层、一个介电层，及一个导电层；
（d）借该第一图案层的遮覆自该第一图案层的第一中心部和第一翼部向该基板方向剥除直到对应该第一翼部的导电层裸露，再继续蚀刻移除对应该第一翼部的导电层结构，并于对应该第一翼部的半导体层进行掺杂而形成一个第一型掺杂区；及
（e）移除剩余的第一图案层结构，得到一个具有由对应该第一中心部的导电层、介电层和半导体层，及该第一型掺杂区的第一型薄膜晶体管。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于：该步骤（b）形成的该第一图案层还具有一个与该第一中心部实质等厚度的第一遮覆部，而在该步骤（c）移除对应该第一镂空部的第一层体、第二层体、第三层体后定义一个对应第一中心部及第一翼部的第一型薄膜晶体管的区域，及一个对应该第一遮覆部的第二型薄膜晶体管的区域，且该薄膜晶体管的制作方法还包含：
（f）用一个第二灰阶光罩形成一层由光阻构成的第二图案层，该第二图案层具有一个遮覆该第一型薄膜晶体管的第二遮覆部，及位于该第一遮覆部的一个第二中心部和一个供该第二中心部周围的导电层裸露的第二镂空部，
（g）移除对应该第二镂空部的导电层，并于对应该第二镂空部的半导体层进行掺杂而成一个第二型掺杂区，及
（h）移除剩除的第二图案层结构，则对应该第二中心部的导电层、介电层和半导体层，及该第二型掺杂区成为一个第二型薄膜晶体管。
3.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于：该步骤（b）形成的该第一图案层还具有一个与该第一中心部实质等厚度的第一遮覆部，而在该步骤（c）移除对应该第一镂空部的第一层体、第二层体、第三层体后定义一个对应第一中心部及第一翼部的第一型薄膜晶体管的区域，及一个对应该第一遮覆部的第二型薄膜晶体管的区域，且该薄膜晶体管的制作方法还包含：
（f）用一个第二灰阶光罩形成一层由光阻构成的第二图案层，该第二图案层具有一个遮覆该第一型薄膜晶体管的第二遮覆部，及对应该第一遮覆部的一个第二中心部、一个自该第二中心部外围向外延伸且厚度小于该第二中心部的第二翼部，和一个供该第二中心部周围的导电层裸露的第二镂空部，
（g）移除对应该第二镂空部的导电层，并于对应该第二镂空部的半导体层进行掺杂而成一个第二型掺杂区的外掺杂部，
（h）借该第二图案层的遮覆自该第二图案层的第二中心部和第二翼部向该基板方向剥除直到对应该第二翼部的导电层裸露，再继续蚀刻移除对应该第二翼部的导电层结构，并于对应该第二翼部的半导体层进行掺杂而形成一个第二型掺杂区的低外杂掺部，及
（i）移除剩除的第二图案层结构，则对应该第二中心部的导电层、介电层和半导体层，及该第二型掺杂区成为一第二型薄膜晶体管。
4.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于：该步骤（b）的第一图案层的第一翼部具有一个自该第一中心部外围向外延伸的第一区，及一个自该第一区向外延伸且厚度小于该第一区的第二区，该步骤（d）移除该第一翼部的第二区及对应该第二区的导电层，并于对应该第二区的半导体层进行掺杂而成该第一型掺杂区的外掺杂部，再移除该第一翼部的第一区及对应该第一区的导电层，并于对应该第一区的半导体层进行掺杂而成载子浓度低于该第一型掺杂区的低外杂掺部。
5.根据权利要求1～4其中任一项所述的薄膜晶体管的制作方法，其特征在于：该薄膜晶体管的制作方法还包含一个步骤（j），该步骤（j）于该晶体管的掺杂区表面以导电材料形成与外界电连接的电极。
6.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于：该步骤（a）是于该基板设置一层非晶硅层体，再对该非晶硅层体以选自雷射、炉管、及快速回火的方式进行回火，而形成该第一层体。
7.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于：该步骤（a）的第一层体以多晶硅构成。
8.根据权利要求7所述的薄膜晶体管的制作方法，其特征在于：该步骤（a）是于该基板设置一层多晶硅层体，再对该多晶硅层体以选自雷射、炉管、及快速回火的方式进行回火，而形成该第一层体。
9.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于：该步骤（a）的第二层体选自氧化硅、氮化硅及氧化氮硅，或由氧化硅及氮化硅交错叠置。
10.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于：该步骤（a）的第三层体选自多晶硅及金属。
CN201310370062.7A 2012-09-17 2013-08-22 薄膜晶体管的制作方法 Active CN103681350B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101134003A TW201413825A (zh) 2012-09-17 2012-09-17 薄膜電晶體的製作方法
TW101134003 2012-09-17

Publications (2)

Publication Number Publication Date
CN103681350A true CN103681350A (zh) 2014-03-26
CN103681350B CN103681350B (zh) 2017-03-22

Family

ID=49165629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310370062.7A Active CN103681350B (zh) 2012-09-17 2013-08-22 薄膜晶体管的制作方法

Country Status (5)

Country Link
US (1) US8912058B2 (zh)
EP (1) EP2709158B1 (zh)
JP (1) JP5747423B2 (zh)
CN (1) CN103681350B (zh)
TW (1) TW201413825A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140124A (zh) * 2015-07-29 2015-12-09 武汉华星光电技术有限公司 一种多晶硅薄膜晶体管的制作方法
CN106128961A (zh) * 2016-08-30 2016-11-16 深圳市华星光电技术有限公司 一种ltps薄膜晶体管的制作方法
CN108565247A (zh) * 2018-04-19 2018-09-21 武汉华星光电技术有限公司 Ltps tft基板的制作方法及ltps tft基板
US10957713B2 (en) 2018-04-19 2021-03-23 Wuhan China Star Optoelectronics Technology Co., Ltd. LTPS TFT substrate and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841475B1 (en) * 2003-11-21 2005-01-11 Au Optronics Corporation Method for fabricating thin film transistors
US20050250050A1 (en) * 2002-12-17 2005-11-10 Chih-Chiang Chen Method of forming a top gate thin film transistor
US20060063343A1 (en) * 2004-09-23 2006-03-23 Shih-Chang Chang Method for making thin film transistors with lightly doped regions
US20070026347A1 (en) * 2005-07-27 2007-02-01 Chi-Wen Yao Method for fabricating thin film transistor and pixel structure

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
JP2004063845A (ja) * 2002-07-30 2004-02-26 Toshiba Corp 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置
TW588463B (en) * 2003-04-04 2004-05-21 Au Optronics Corp A method for forming a low temperature polysilicon complementary metal oxide semiconductor thin film transistor
TWI289357B (en) 2003-06-30 2007-11-01 Au Optronics Corp Method of forming low temperature polysilicon thin film transistor
US7098091B2 (en) * 2004-02-20 2006-08-29 Au Optronics Corporation Method for fabricating thin film transistors
JP4321486B2 (ja) * 2004-07-12 2009-08-26 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
KR101239889B1 (ko) * 2005-08-13 2013-03-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101267499B1 (ko) * 2005-08-18 2013-05-31 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터
KR100796609B1 (ko) * 2006-08-17 2008-01-22 삼성에스디아이 주식회사 Ｃｍｏｓ 박막 트랜지스터의 제조방법
WO2008044757A1 (en) * 2006-10-12 2008-04-17 Ulvac, Inc. Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method
JP2008177457A (ja) * 2007-01-22 2008-07-31 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、およびハーフトーンマスク
EP2149909A1 (en) * 2007-05-21 2010-02-03 Sharp Kabushiki Kaisha Semiconductor device and its manufacturing method
JP2008305882A (ja) * 2007-06-06 2008-12-18 Seiko Epson Corp レジストパターンの形成方法及び半導体装置の製造方法
JP2009021320A (ja) * 2007-07-11 2009-01-29 Seiko Epson Corp 半導体装置の製造方法、半導体装置、及び電子機器
JP4930324B2 (ja) * 2007-10-29 2012-05-16 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2009130016A (ja) * 2007-11-21 2009-06-11 Seiko Epson Corp 半導体装置の製造方法及び電子機器
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
JP5369501B2 (ja) * 2008-06-04 2013-12-18 セイコーエプソン株式会社 半導体装置の製造方法
JP4563499B2 (ja) * 2009-11-25 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8310864B2 (en) * 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
TWI449004B (zh) * 2010-08-30 2014-08-11 Au Optronics Corp 畫素結構及其製造方法
US9019440B2 (en) * 2011-01-21 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050250050A1 (en) * 2002-12-17 2005-11-10 Chih-Chiang Chen Method of forming a top gate thin film transistor
US6841475B1 (en) * 2003-11-21 2005-01-11 Au Optronics Corporation Method for fabricating thin film transistors
US20060063343A1 (en) * 2004-09-23 2006-03-23 Shih-Chang Chang Method for making thin film transistors with lightly doped regions
US20070026347A1 (en) * 2005-07-27 2007-02-01 Chi-Wen Yao Method for fabricating thin film transistor and pixel structure

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140124A (zh) * 2015-07-29 2015-12-09 武汉华星光电技术有限公司 一种多晶硅薄膜晶体管的制作方法
WO2017015981A1 (zh) * 2015-07-29 2017-02-02 武汉华星光电技术有限公司 一种多晶硅薄膜晶体管的制作方法
CN105140124B (zh) * 2015-07-29 2018-12-11 武汉华星光电技术有限公司 一种多晶硅薄膜晶体管的制作方法
CN106128961A (zh) * 2016-08-30 2016-11-16 深圳市华星光电技术有限公司 一种ltps薄膜晶体管的制作方法
CN108565247A (zh) * 2018-04-19 2018-09-21 武汉华星光电技术有限公司 Ltps tft基板的制作方法及ltps tft基板
CN108565247B (zh) * 2018-04-19 2020-09-29 武汉华星光电技术有限公司 Ltps tft基板的制作方法及ltps tft基板
US10957713B2 (en) 2018-04-19 2021-03-23 Wuhan China Star Optoelectronics Technology Co., Ltd. LTPS TFT substrate and manufacturing method thereof

Also Published As

Publication number Publication date
JP2014060399A (ja) 2014-04-03
CN103681350B (zh) 2017-03-22
EP2709158B1 (en) 2019-03-06
TWI478248B (zh) 2015-03-21
TW201413825A (zh) 2014-04-01
US8912058B2 (en) 2014-12-16
EP2709158A3 (en) 2014-08-20
US20140080267A1 (en) 2014-03-20
JP5747423B2 (ja) 2015-07-15
EP2709158A2 (en) 2014-03-19

Similar Documents

Publication Publication Date Title
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
CN108538860B (zh) 顶栅型非晶硅tft基板的制作方法
US20160358951A1 (en) Tft driving backplane and method of manufacturing the same
CN105702623B (zh) Tft阵列基板的制作方法
CN105304500B (zh) N型tft的制作方法
CN103474474A (zh) Tft及其制作方法、阵列基板及其制作方法、x射线探测器
CN104538307A (zh) 一种用于制作多晶硅薄膜晶体管的方法
TW200407960A (en) Method of forming a liquid crystal display
CN107068613A (zh) Oled显示装置的阵列基板及其制作方法
CN106653767A (zh) 一种阵列基板及其制作方法
CN105870198A (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN105932032A (zh) 一种阵列基板及其制备方法
CN100470764C (zh) 平面显示器的半导体结构及其制造方法
CN103681350A (zh) 薄膜晶体管的制作方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN112259556A (zh) 阵列基板及其制备方法
CN102629590B (zh) 一种薄膜晶体管阵列基板及其制作方法
CN101740524B (zh) 薄膜晶体管阵列基板的制造方法
CN108511464B (zh) Cmos型ltps tft基板的制作方法
CN109545689B (zh) 主动开关及其制作方法、显示装置
CN110739271A (zh) 一种阵列基板及其制造方法
CN103915449A (zh) 阵列基板及其制备方法、显示面板及其制备方法
CN109065548B (zh) 一种阵列基板及其制备方法
CN110047800B (zh) 阵列基板及其制备方法
CN115483227A (zh) 阵列基板及其制作方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant