CN106128961A - 一种ltps薄膜晶体管的制作方法 - Google Patents
一种ltps薄膜晶体管的制作方法 Download PDFInfo
- Publication number
- CN106128961A CN106128961A CN201610777161.0A CN201610777161A CN106128961A CN 106128961 A CN106128961 A CN 106128961A CN 201610777161 A CN201610777161 A CN 201610777161A CN 106128961 A CN106128961 A CN 106128961A
- Authority
- CN
- China
- Prior art keywords
- layer
- tft
- polysilicon layer
- metal level
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000010409 thin film Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 80
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 229920005591 polysilicon Polymers 0.000 claims abstract description 39
- 238000004380 ashing Methods 0.000 claims abstract description 19
- 239000010408 film Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000005516 engineering process Methods 0.000 claims description 14
- 238000005240 physical vapour deposition Methods 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000007792 gaseous phase Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000005234 chemical deposition Methods 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 229910052738 indium Inorganic materials 0.000 claims 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 2
- 150000004706 metal oxides Chemical class 0.000 abstract 2
- 230000003287 optical effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种LTPS薄膜晶体管的制作方法，包括如下步骤：一、在基板上形成多晶硅层，并图案化定义多晶硅层；二、在多晶硅层上蚀刻多晶硅层形成图案化多晶硅层；三、对图案化的多晶硅层进行二次光阻灰化，形成N型金属‑氧化物‑半导体层；四、沉积栅极保护层，沉积金属层，在金属层上定义栅电极图案；五、离子注入P型掺杂，形成P型金属‑氧化物‑半导体层；六、对N型金属‑氧化物‑半导体层掩蔽图案光阻灰化，对裸露的金属层进行蚀刻；七、沉积层间介质层、源漏电极金属层，源漏电极金属层蚀刻形成源漏电极，沉积铟锡氧化物半导体透明导电膜并刻蚀图案形成像素电极，得到薄膜晶体管。与现有技术相比，减少两道光刻，减少制程时间，节约成本。
Description
技术领域
本发明涉及一种晶体管的制备方法，特别是一种LTPS薄膜晶体管的制作方法。
背景技术
目前，LTPS相较于a-Si TFT拥有较高的载流子迁移率(高20-100倍)，但制造工艺复杂，需要使用8-12到光罩进行制造；而在Poly掺杂阶段，需要使用多道光罩进行P/N掺杂，制程繁琐且成本较高。
发明内容
为克服现有技术的不足，本发明的目的是提供一种LTPS薄膜晶体管的制作方法，不仅生产工艺简单，而且成本低。
本发明公开了一种LTPS薄膜晶体管的制作方法，包括如下步骤：
步骤一、在基板上采用化学气相沉积形成非晶硅后进行准分子镭射，形成一层多晶硅层，并对多晶硅层采用掩膜光刻工艺或纳米压印工艺图案化定义多晶硅层，在多晶硅层上形成对称设置的N轻重掺杂区域；
步骤二、在多晶硅层上采用干刻工艺，蚀刻多晶硅层形成图案化的多晶硅层；
步骤三、对图案化的多晶硅层进行一次光阻灰化，一次光阻灰化后裸露N重掺杂区域，对N重掺杂区域进行离子注入进行N+重掺杂，N+重掺杂后进行二次光阻灰化，裸露N轻掺杂区域并对N轻掺杂区域进行离子注入N－轻掺杂，形成N型金属-氧化物-半导体层；
步骤四、N轻重掺杂完成后，采用化学沉积工艺沉积栅极保护层，并采用物理气相沉积工艺沉积金属层，采用半色调掩膜工艺在金属层上定义栅电极图案，定义栅电极图案包含N型金属-氧化物-半导体层掩蔽图案；
步骤五、利用金属栅电极自对准，对多晶硅有源层进行离子注入P型掺杂，形成P型金属-氧化物-半导体层；
步骤六、对N型金属-氧化物-半导体层掩蔽图案采用光阻灰化方法进行光阻灰化，并采用干刻工艺对裸露的N轻重掺杂区域掩蔽的金属层进行蚀刻；
步骤七、采用化学气相沉积工艺在金属层上沉积层间介质层，在层间介质层上刻蚀过孔，并采用物理气相沉积工艺沉积源漏电极金属层，将源漏电极金属层采用干刻工艺蚀刻形成源漏电极，然后涂布平坦化膜，采用物理气相沉积工艺沉积铟锡氧化物半导体透明导电膜并采用湿刻工艺刻蚀图案形成像素电极，最终得到薄膜晶体管。
进一步地，步骤一中的掩膜光刻工艺为四色阶式掩膜光刻工艺。
进一步地，步骤一中的纳米压印工艺采用纳米压印膜具进行。
进一步地，步骤一中的多晶硅层为低温多晶硅层。
进一步地，步骤七中涂布平坦化膜采用狭缝涂布方式进行平坦化膜的涂布。
进一步地，步骤四中金属层为单金属层或多层金属叠层。
进一步地，金属层的材料为钼、钼/铝叠层复合材料、钼/钛叠层复合材料。
进一步地，金属层的厚度为10-1000nm。
本发明与现有技术相比，利用四色阶式mask或利用纳米压印模具以及三色阶式光刻(mask)形成N/P掺杂区域以及GE图案，减少两道光刻(mask)，减少制程时间，节约成本。
附图说明
图1是本发明步骤一中形成多晶硅层以及图形化多晶硅层和N型掺杂区域形成的示意图。
图2是本发明步骤二中对多晶硅层进行蚀刻后的示意图。
图3是本发明步骤三中两次光阻灰化并进行离子注入后的示意图。
图4是本发明步骤四中沉积栅电极金属层及图形化后的示意图。
图5是本发明步骤五中离子注入进行P型掺杂后的示意图。
图6是本发明步骤六中光阻灰化后进行干法蚀刻N型掺杂区域遮蔽金属层的示意图。
图7是本发明步骤七中最后的到LTPS薄膜晶体管的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细说明。
本发明的一种LTPS薄膜晶体管的制作方法，包括如下步骤：
步骤一、如图1所示，在基板1上采用现有技术的化学气相沉积(CVD)形成非晶硅(α-si)后进行准分子镭射(ELA)，形成一层多晶硅层(Poly)2，并对多晶硅层2采用现有技术的掩膜光刻工艺或纳米压印工艺图案化定义多晶硅层(Poly)2，在多晶硅层2上形成对称设置的N轻重掺杂区域(PR)11；所述掩膜光刻工艺可以为四色阶式掩膜光刻工艺，纳米压印工艺采用纳米压印膜具进行，所述多晶硅层2为低温多晶硅层；
步骤二、如图2所示，在多晶硅层2上采用现有技术的干刻工艺，蚀刻多晶硅层2形成图案化的多晶硅层2；
步骤三、如图3所示，对图案化的多晶硅层2进行一次光阻灰化，一次光阻灰化后裸露N重掺杂区域，对N重掺杂区域进行离子注入进行N+重掺杂，N+重掺杂后进行二次光阻灰化，裸露N轻掺杂区域并对N轻掺杂区域进行离子注入N－轻掺杂，形成N型金属-氧化物-半导体层3(NMOS)；光阻灰化采用现有技术的光阻灰化方法；
步骤四、如图4所示，N轻重掺杂完成后，采用现有技术的化学沉积(CVD)工艺沉积栅极(GI)保护层12，并采用现有技术的物理气相沉积(PVD)工艺沉积金属层(Metal)5，即栅电极层，采用现有技术的半色调掩膜工艺在金属层定义栅电极图案，其中所定义栅电极图案包含N型金属-氧化物-半导体层3掩蔽图案；
步骤五、如图5所示，利用金属栅电极自对准，对多晶硅层(多晶硅(POLY)有源层)进行离子注入P型掺杂，形成P型金属-氧化物-半导体层13；
步骤六、如图6所示，对N型金属-氧化物-半导体层3掩蔽图案采用现有技术的光阻灰化方法进行光阻灰化，并采用现有技术的干刻工艺对裸露的N轻重掺杂区域11掩蔽的金属层5进行蚀刻；
步骤七、如图7所示，采用现有技术的化学气相沉积(CVD)工艺在金属层5上沉积层间介质(ILD)层6，在层间介质层6上刻蚀过孔7(Via Hole)，并采用现有技术的物理气相沉积(PVD)工艺沉积源漏电极金属层(SDE)8，将源漏电极金属层8采用现有技术的干刻工艺蚀刻形成源漏电极，然后采用现有技术的狭缝(slit)涂布方式涂布平坦化膜(PLN)9，采用现有技术的物理气相沉积工艺沉积铟锡氧化物半导体透明导电(ITO)膜并采用现有技术的湿刻工艺刻蚀图案形成像素电极10(Pixel)，最终得到薄膜晶体管。
步骤四中，所述形成栅极时，在使用半色调掩没工艺时对N型掺杂区域利用金属层5进行遮蔽，金属层5为单金属层或多层金属叠层，金属层5的材料为钼(Mo)、钼/铝(Mo/Al)叠层复合材料或钼/钛(Mo/Ti)叠层复合材料等，金属层5的厚度为10-1000nm。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。
Claims (8)
1.一种LTPS薄膜晶体管的制作方法，其特征在于：包括如下步骤：
步骤一、在基板(1)上采用化学气相沉积(CVD)形成非晶硅后进行准分子镭射，形成一层多晶硅层(2)，并对多晶硅层(2)采用掩膜光刻工艺或纳米压印工艺图案化定义多晶硅层(2)，在多晶硅层(2)上形成对称设置的N轻重掺杂区域(11)；
步骤二、在多晶硅层(2)上采用干刻工艺，蚀刻多晶硅层(2)形成图案化的多晶硅层(2)；
步骤三、对图案化的多晶硅层(2)进行一次光阻灰化，一次光阻灰化后裸露N重掺杂区域，对N重掺杂区域进行离子注入进行N+重掺杂，N+重掺杂后进行二次光阻灰化，裸露N轻掺杂区域并对N轻掺杂区域进行离子注入N－轻掺杂，形成N型金属-氧化物-半导体层(3)；
步骤四、N轻重掺杂完成后，采用化学沉积工艺沉积栅极保护层(12)，并采用物理气相沉积工艺沉积金属层(5)，采用半色调掩膜工艺在金属层(5)上定义栅电极图案，定义栅电极图案包含N型金属-氧化物-半导体层(3)掩蔽图案；
步骤五、利用金属栅电极自对准，对多晶硅有源层进行离子注入P型掺杂，形成P型金属-氧化物-半导体层(14)；
步骤六、对N型金属-氧化物-半导体层(3)掩蔽图案采用光阻灰化方法进行光阻灰化，并采用干刻工艺对裸露的N轻重掺杂区域(11)掩蔽的金属层(5)进行蚀刻；
步骤七、采用化学气相沉积工艺在金属层(5)上沉积层间介质层(6)，在层间介质层(6)上刻蚀过孔(7)，并采用物理气相沉积工艺沉积源漏电极金属层(8)，将源漏电极金属层(8)采用干刻工艺蚀刻形成源漏电极，然后涂布平坦化膜(9)，采用物理气相沉积工艺沉积铟锡氧化物半导体透明导电膜并采用湿刻工艺刻蚀图案形成像素电极(10)，最终得到薄膜晶体管。
2.根据权利要求1所述的LTPS薄膜晶体管的制作方法，其特征在于：步骤一中的掩膜光刻工艺为四色阶式掩膜光刻工艺。
3.根据权利要求1所述的LTPS薄膜晶体管的制作方法，其特征在于：步骤一中的纳米压印工艺采用纳米压印膜具进行。
4.根据权利要求1所述的LTPS薄膜晶体管的制作方法，其特征在于：步骤一中的多晶硅层(2)为低温多晶硅层。
5.根据权利要求1所述的LTPS薄膜晶体管的制作方法，其特征在于：步骤七中涂布平坦化膜(9)采用狭缝(slit)涂布方式进行平坦化膜(9)的涂布。
6.根据权利要求1所述的LTPS薄膜晶体管的制作方法，其特征在于：步骤四中金属层(5)为单金属层或多层金属叠层。
7.根据权利要求6所述的LTPS薄膜晶体管的制作方法，其特征在于：金属层(5)的材料为钼、钼/铝叠层复合材料或钼/钛叠层复合材料。
8.根据权利要求1-7任一项所述的LTPS薄膜晶体管的制作方法，其特征在于：金属层(5)的厚度为10-1000nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610777161.0A CN106128961A (zh) | 2016-08-30 | 2016-08-30 | 一种ltps薄膜晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610777161.0A CN106128961A (zh) | 2016-08-30 | 2016-08-30 | 一种ltps薄膜晶体管的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106128961A true CN106128961A (zh) | 2016-11-16 |
Family
ID=57272523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610777161.0A Pending CN106128961A (zh) | 2016-08-30 | 2016-08-30 | 一种ltps薄膜晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106128961A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108091571A (zh) * | 2017-12-01 | 2018-05-29 | 河海大学常州校区 | 一种减少晶体管制作步骤的方法 |
| US11776970B2 (en) | 2020-06-30 | 2023-10-03 | Lg Display Co., Ltd. | Display device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274413A (ja) * | 2001-02-23 | 2001-10-05 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| CN1917155A (zh) * | 2005-08-18 | 2007-02-21 | 三星电子株式会社 | 薄膜晶体管基板及其制造 |
| CN103681350A (zh) * | 2012-09-17 | 2014-03-26 | 薛英家 | 薄膜晶体管的制作方法 |
| CN104465509A (zh) * | 2013-09-18 | 2015-03-25 | 昆山国显光电有限公司 | 一种oled显示器件阵列基板及其制备方法 |
-
2016
- 2016-08-30 CN CN201610777161.0A patent/CN106128961A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274413A (ja) * | 2001-02-23 | 2001-10-05 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| CN1917155A (zh) * | 2005-08-18 | 2007-02-21 | 三星电子株式会社 | 薄膜晶体管基板及其制造 |
| CN103681350A (zh) * | 2012-09-17 | 2014-03-26 | 薛英家 | 薄膜晶体管的制作方法 |
| CN104465509A (zh) * | 2013-09-18 | 2015-03-25 | 昆山国显光电有限公司 | 一种oled显示器件阵列基板及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108091571A (zh) * | 2017-12-01 | 2018-05-29 | 河海大学常州校区 | 一种减少晶体管制作步骤的方法 |
| US11776970B2 (en) | 2020-06-30 | 2023-10-03 | Lg Display Co., Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10795478B2 (en) | Array substrate and preparation method therefor, and display apparatus | |
| CN103745978B (zh) | 显示装置、阵列基板及其制作方法 | |
| US10205027B2 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
| CN105390451B (zh) | 低温多晶硅tft基板的制作方法 | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| CN103403873B (zh) | 偏移电极tft结构 | |
| CN107204309B (zh) | 双栅极金属氧化物半导体tft基板的制作方法及其结构 | |
| CN105849878A (zh) | 具有未图案化的蚀刻停止的motft | |
| CN107507828B (zh) | 具有电容器的集成电路及其制造方法 | |
| CN104752343A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN105762195B (zh) | 金属氧化物薄膜晶体管及其制备方法 | |
| CN102723269A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103165471A (zh) | 薄膜晶体管及其制作方法和显示装置 | |
| CN104900654A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN103489786B (zh) | 一种阵列基板的制作方法 | |
| CN107464820A (zh) | Esl型tft基板及其制作方法 | |
| CN107068613A (zh) | Oled显示装置的阵列基板及其制作方法 | |
| CN105938800A (zh) | 薄膜晶体管的制造方法及阵列基板的制造方法 | |
| CN104681624A (zh) | 单晶硅基底tft器件 | |
| CN105068335A (zh) | 一种ffs阵列基板的制造方法 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN106129063B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN105047607A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| CN106847837A (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
| CN104157608B (zh) | Tft基板的制作方法及其结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161116 |