CN103915449A - 阵列基板及其制备方法、显示面板及其制备方法 - Google Patents
阵列基板及其制备方法、显示面板及其制备方法 Download PDFInfo
- Publication number
- CN103915449A CN103915449A CN201410112044.3A CN201410112044A CN103915449A CN 103915449 A CN103915449 A CN 103915449A CN 201410112044 A CN201410112044 A CN 201410112044A CN 103915449 A CN103915449 A CN 103915449A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- preparation
- array base
- underlay substrate
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 60
- 238000001914 filtration Methods 0.000 claims abstract description 20
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- 239000011159 matrix material Substances 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 29
- 239000012528 membrane Substances 0.000 claims description 28
- 239000011248 coating agent Substances 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 18
- 239000000203 mixture Substances 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- 239000007769 metal material Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 abstract description 3
- 238000003491 array Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 9
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000012212 insulator Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Abstract
本发明涉及显示技术领域，公开了一种阵列基板及其制备方法、显示面板及其制备方法，阵列基板包括第一衬底基板，其上设置有薄膜晶体管、数据线和屏蔽金属层，屏蔽金属层包括与数据线和薄膜晶体管的沟道位置相对应的区域。本发明在阵列基板上的与数据线相对应的位置形成有屏蔽金属层，可代替原来彩膜基板上部分的黑矩阵，由于屏蔽金属层形成在衬底基板上，其对位偏差极小，由于彩膜基板上的彩色滤光层的多个彩色滤光单元之间没有黑矩阵区域，不会产生对盒偏差的问题，同时，屏蔽金属层为金属材料，其尺寸可以做得尽量小，可提高像素开口率。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板及其制备方法、显示面板及其制备方法。
背景技术
低温多晶硅（Low Temperature Poly-Silicon,简称LTPS）技术以其高载流子迁移率、高解析化、高集成化，已逐渐成为消费性显示器件开发的主流。高解析化即高分辨率，在同一块基板上，像素尺寸越小、则彩色滤光单元越多，分辨率越高。因此，LTPS的高解析化，使得相应产品的像素尺寸很小，为了满足产品对高分辨率的要求，黑矩阵（Black Matrix，简称BM）的尺寸就会相应变小，对现有彩膜基板的制备工艺要求高，对彩膜基板和阵列基板的对盒工艺的精度要求也很高，很小的偏差就有可能降低像素开口率，从而增加功耗，影响显示品质。
图1为现有技术中LTPS阵列基板的局部示意图，对于阵列基板的形成过程，其屏蔽金属层5（Shield Metal，简称SM）形成在沟道所对应的区域，然后在具有SM层的衬底基板上自下而上依次形成缓冲层、多晶硅1、栅极绝缘层、栅线2、绝缘层、数据线3、有机树脂层、公共电极、绝缘层和像素电极等，SM层遮挡沟道，以避免产生光照漏电流。现有的阵列基板的SM层只起到遮挡沟道的作用，相邻的彩色滤光单元之间的区域由黑矩阵（BM）进行遮挡，图1中6为阵列基板上与彩膜基板的彩色滤光单元相对应的区域，设为第一相对区域，7为阵列基板上与彩膜基板上的黑矩阵对应的区域，设为第二相对区域。为了满足高像素开口率的需要，需要相邻彩色滤光单元之间的黑矩阵宽度尽可能窄，这在彩膜基板的成型工艺中是较难达到的，且尺寸越小，在后期的阵列基板和彩膜基板的对盒成型工艺中工艺要求较高。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是如何提高显示面板中像素开口率并降低工艺难度。
（二）技术方案
为了解决上述技术问题，本发明提供的一种阵列基板，包括第一衬底基板，所述第一衬底基板上设置有薄膜晶体管和数据线，还包括屏蔽金属层，所述屏蔽金属层包括与数据线和所述薄膜晶体管的沟道位置相对应的区域。
进一步地，与所述数据线位置相对应的屏蔽金属层的宽度大于或等于所述数据线的宽度。
进一步地，还包括，设置在所述屏蔽金属层的上方的缓冲层和所述缓冲层的上方的多晶硅层，所述多晶硅层形成有所述沟道。
本发明还提供一种显示面板，其包括相对设置的彩膜基板和上述的阵列基板。
进一步地，所述彩膜基板包括第二衬底基板和形成在所述第二衬底基板上的彩色滤光层，所述阵列基板的第一衬底基板上还设置有栅线，所述彩色滤光层包括黑矩阵和多个彩色滤光单元，所述黑矩阵仅设置在与所述栅线位置相对应的区域。
本发明还提供一种阵列基板的制备方法，采用构图工艺在第一衬底基板上形成屏蔽金属层，并在所述屏蔽金属层的上方形成薄膜晶体管和数据线，所述屏蔽金属层的图形形成在包括与所述薄膜晶体管的沟道和数据线位置相对应的区域。
进一步地，形成所述沟道的图形的具体步骤包括：在形成有屏蔽金属层的第一衬底基板的上方形成多晶硅层，对所述多晶硅层采用构图工艺形成多晶硅层的图形，并在所述多晶硅层的图形上采用掺杂工艺形成所述沟道。
进一步地，所述在形成有屏蔽金属层的第一衬底基板的上方形成多晶硅层，之前还包括：
在所述第一衬底基板上形成缓冲层。
本发明还提供一种显示面板的制备方法，其包括：制作彩膜基板的制备方法、上述的阵列基板的制备方法。
进一步地，所述彩膜基板的制备方法包括：采用构图工艺在第二衬底基板上形成包括彩色滤光单元和黑矩阵的彩色滤光层的图形；
其中，所述黑矩阵仅形成在与所述阵列基板的栅线位置相对应的区域。
（三）有益效果
上述技术方案所提供的一种阵列基板及其制备方法、显示面板及其制备方法，在阵列基板上的与数据线相对应的位置形成有屏蔽金属层，可代替原来彩膜基板上部分的黑矩阵，由于屏蔽金属层形成在衬底基板上，其对位偏差极小，由于在彩色滤光单元之间与数据线位置相对应的方向不存在黑矩阵区域，因此，本发明的对位偏差极小，可降低对盒偏差的精度和工艺难度，同时，屏蔽金属层为金属材料，相对于光刻胶等感光树脂材料制成的黑矩阵来说，其尺寸可以做得尽量小，从而达到稳定可控和提高像素开口率的目的。
附图说明
图1是现有技术阵列基板的局部结构示意图；
图2是本发明阵列基板的局部结构示意图；
图3是图2中A-A向剖面图；
图4是图2中B-B向剖面图；
图5是本发明彩膜基板中彩色滤光层的结构示意图。
其中，1、多晶硅层；2、栅线；3、数据线；4、过孔；5、屏蔽金属层；51、第一屏蔽金属层区域；52、第二屏蔽金属层区域；6、第一相对区域；7、第二相对区域；8、缓冲层；9、栅极绝缘层；10、黑矩阵；11、彩色滤光单元。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明的阵列基板，如图2所示，其包括第一衬底基板，该第一衬底基板上设有薄膜晶体管、数据线3、栅线2和屏蔽金属层5，栅线2与彩膜基板上的黑矩阵的位置相对应，其中，屏蔽金属层5包括与数据线3和薄膜晶体管（Thin Film Transistor，简称TFT）的沟道位置相对应的区域。图2中，阵列基板上与彩膜基板上的黑矩阵位置相对应的区域设为第一相对区域6，阵列基板上与彩膜基板上的彩色滤光单元位置相对应的区域设为第二相对区域7。
其中，屏蔽金属层5（图2中画斜线的阴影区域）与薄膜晶体管的沟道位置相对应的区域是为了对该沟道进行遮挡，可避免光照漏电，该区域设为第一屏蔽金属层区域51，对于低温多晶硅TFT阵列基板，在阵列基板上每个由栅线和数据线所围成的像素单元分别由两个TFT进行驱动，因此，图2中第一屏蔽金属层区域51对应的是两个TFT的沟道。而与数据线位置相对应的区域设为第二屏蔽金属层区域52，可代替原来彩膜基板上与数据线位置相对应区域的黑矩阵，由于屏蔽金属层5形成在阵列基板上，由于在彩色滤光单元之间与数据线位置相对应的方向不存在黑矩阵区域（与数据线位置相对应的黑矩阵区域，现有技术的彩膜基板中，存在该区域的黑矩阵，如果要提高像素开口率，则需要减小像素尺寸，增加彩色滤光单元的数量，而该区域的黑矩阵的尺寸则相应地会减小，小尺寸的黑矩阵的成形工艺和对位较难），因此，本发明的对位偏差极小，可降低对盒偏差的精度和工艺难度，同时，屏蔽金属层5为金属材料，相对于光刻胶等感光树脂材料制成的黑矩阵来说，其尺寸可以做得尽量小，从而达到稳定可控和提高像素开口率的目的。
为了降低防止漏光，以提高像素大小，优选地，本发明中与数据线位置相对应的屏蔽金属层的宽度大于或等于数据线的宽度。
进一步的，上述的阵列基板，还可以包括：设置在所述屏蔽金属层的上方的缓冲层和所述缓冲层的上方的多晶硅层，所述多晶硅层形成有所述沟道。
如图3和图4所示，本发明的阵列基板的制备过程为：先在屏蔽金属层5的上方形成缓冲层8，并在缓冲层8的上方形成多晶硅层1，最后在多晶硅层1上形成上述的沟道。
本发明的阵列基板的制备方法，采用构图工艺在第一衬底基板上形成屏蔽金属层5，并在屏蔽金属层5的上方形成薄膜晶体管和数据线3，该屏蔽金属层5的图形形成在包括与薄膜晶体管的沟道和数据线3位置相对应的区域。其中：屏蔽金属层5与薄膜晶体管的沟道位置相对应的区域设为第一屏蔽金属层区域51，而与数据线位置相对应的区域设为第二屏蔽金属层区域52，如图2所示。
在第一衬底基板上形成上述屏蔽金属层5的具体步骤包括：在第一衬底基板上涂覆一层屏蔽金属材料，然后采用掩膜板进行曝光、显影和刻蚀工艺形成所需的屏蔽金属层5的图形。
结合图2、图3和图4所示，在形成有屏蔽金属层5的第一衬底基板的上方形成多晶硅层1的步骤之前，还包括：在第一衬底基板上形成缓冲层8。
本实施例可先在第一衬底基板上形成屏蔽金属层5，在该屏蔽金属层5的上方沉积缓冲层8，并在缓冲层8上方先形成非晶硅层，利用激光退火的晶化工艺将非晶硅层转化为多晶硅层，对该多晶硅层采用构图工艺形成多晶硅层的图形，然后，对多晶硅层1的图形进行掺杂工艺，以调整多晶硅层的起始浓度，对部分多晶硅层的图形进行轻掺杂形成上述的沟道，该沟道位置对应第一屏蔽金属层区域51，对非沟道区域的多晶硅层可进行P型（三价元素）和N型（五价元素）的重掺杂，分别形成PMOS和NMOS逻辑电路，分别作为源极区和漏极区，因为重掺杂后的多晶硅，其导电率已经接近金属了，可以作为源漏极。其中，多晶硅层1的源极区穿过栅极绝缘层9和第一绝缘层的过孔4与数据线3连接，该连接处的多晶硅为重掺杂多晶硅。
然后，在多晶硅层1的上方沉积栅极绝缘层9的图案，并在该栅极绝缘层9的上方形成栅线2的图案，其中，栅极绝缘层9的作用是隔离多晶硅层1和栅线2，该栅线2的作用是赋予高电平时，可将TFT开关打开；为了隔离栅线2和数据线，在栅线2的上方沉积第一绝缘层，并在第一绝缘层的上方形成数据线3，该数据线3的位置与屏蔽金属层的部分区域位置相对；在形成数据线3之后，涂覆有机树脂层，并在有机树脂层的上方形成公共电极的图案，该公共电极的材料可为ITO材料；有机树脂层可隔离数据线3和公共电极，并大幅度降低寄生电容；最后，在公共电极的上方形成第二绝缘层，以及在第二绝缘层的上方形成像素电极的图案，像素电极可通过过孔与多晶硅层的漏极区连接。当然，上述形成栅极绝缘层、第一绝缘层过孔、栅线、第二绝缘层、公共电极的像素电极的工艺可采用已有的工艺，本实施例中只是举例说明，在此不作限定。
本发明还提供一种显示面板，其包括相对设置的彩膜基板和上述的阵列基板。彩膜基板包括第二衬底基板和形成在第二衬底基板上的彩色滤光层，阵列基板的第一衬底基板上还设置有栅线2，如图2所示，彩色滤光层包括黑矩阵10和多个彩色滤光单元11，如图5所示，优选地，本发明的黑矩阵10仅设置在与所述栅线2位置相对应的区域。
本发明的显示面板的制备方法，其包括：制作彩膜基板的制备方法和上述的阵列基板的制备方法。
彩膜基板的制备方法包括：采用构图工艺在第二衬底基板上形成包括彩色滤光单元和黑矩阵的彩色滤光层的图形；其中，黑矩阵仅形成在与所述阵列基板的栅线位置相对应的区域。
具体地，本发明的彩膜基板的彩色滤光层的形成步骤具体为：先在第二衬底基板上形成黑矩阵涂层，并在具有黑矩阵涂层的第二衬底基板上形成多个开口区域，涂覆像素树脂，并以形成有开口区域的黑矩阵涂层作为掩模板进行背面曝光并显影，在每个开口区域内形成多个彩色滤光单元，而每个彩色滤光单元11与阵列基板的栅线位置相对应的区域为黑矩阵10，如图5所示。
在阵列基板和彩膜基板分别制作完成后，进行对盒成型。
本发明的阵列基板及其制备方法、显示面板及其制备方法，在阵列基板上的与数据线相对应的位置形成有屏蔽金属层，可代替原来彩膜基板上部分的黑矩阵，由于屏蔽金属层形成在阵列基板上，其对位偏差极小，由于在彩色滤光单元之间与数据线位置相对应的方向不存在黑矩阵区域，因此，本发明的对位偏差极小，可降低对盒偏差的精度和工艺难度，同时，屏蔽金属层为金属材料，相对于光刻胶等感光树脂材料制成的黑矩阵来说，其尺寸可以做得尽量小，从而达到稳定可控和提高像素开口率的目的。
在本发明中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (10)
1.一种阵列基板，包括第一衬底基板，所述第一衬底基板上设置有薄膜晶体管和数据线，其特征在于，还包括屏蔽金属层，所述屏蔽金属层包括与数据线和所述薄膜晶体管的沟道位置相对应的区域。
2.如权利要求1所述的阵列基板，其特征在于，与所述数据线位置相对应的屏蔽金属层的宽度大于或等于所述数据线的宽度。
3.如权利要求1所述的阵列基板，其特征在于，还包括，设置在所述屏蔽金属层的上方的缓冲层和所述缓冲层的上方的多晶硅层，所述多晶硅层形成有所述沟道。
4.一种显示面板，其特征在于，其包括相对设置的彩膜基板和如权利要求1-3任一项所述的阵列基板。
5.如权利要求4所述的显示面板，其特征在于，所述彩膜基板包括第二衬底基板和形成在所述第二衬底基板上的彩色滤光层，所述阵列基板的第一衬底基板上还设置有栅线，所述彩色滤光层包括黑矩阵和多个彩色滤光单元，所述黑矩阵仅设置在与所述栅线位置相对应的区域。
6.一种阵列基板的制备方法，其特征在于，采用构图工艺在第一衬底基板上形成屏蔽金属层，并在所述屏蔽金属层的上方形成薄膜晶体管和数据线，所述屏蔽金属层的图形形成在包括与所述薄膜晶体管的沟道和数据线位置相对应的区域。
7.如权利要求6所述的制备方法，其特征在于，形成所述沟道的图形的具体步骤包括：在形成有屏蔽金属层的第一衬底基板的上方形成多晶硅层，对所述多晶硅层采用构图工艺形成多晶硅层的图形，并在所述多晶硅层的图形上采用掺杂工艺形成所述沟道。
8.如权利要求7所述的制备方法，其特征在于，所述在形成有屏蔽金属层的第一衬底基板的上方形成多晶硅层，之前还包括：
在所述第一衬底基板上形成缓冲层。
9.一种显示面板的制备方法，其特征在于，其包括：制作彩膜基板的制备方法、如权利要求6-8任一项所述的阵列基板的制备方法。
10.如权利要求9所述的显示面板的制备方法，其特征在于，所述彩膜基板的制备方法包括：采用构图工艺在第二衬底基板上形成包括彩色滤光单元和黑矩阵的彩色滤光层的图形；
其中，所述黑矩阵仅形成在与所述阵列基板的栅线位置相对应的区域。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410112044.3A CN103915449B (zh) | 2014-03-24 | 2014-03-24 | 阵列基板及其制备方法、显示面板及其制备方法 |
| US14/337,476 US9318509B2 (en) | 2014-03-24 | 2014-07-22 | Array substrate and method for manufacturing the same, display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410112044.3A CN103915449B (zh) | 2014-03-24 | 2014-03-24 | 阵列基板及其制备方法、显示面板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103915449A true CN103915449A (zh) | 2014-07-09 |
| CN103915449B CN103915449B (zh) | 2017-06-09 |
Family
ID=51041014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410112044.3A Active CN103915449B (zh) | 2014-03-24 | 2014-03-24 | 阵列基板及其制备方法、显示面板及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9318509B2 (zh) |
| CN (1) | CN103915449B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107870490A (zh) * | 2016-09-28 | 2018-04-03 | 群创光电股份有限公司 | 显示装置 |
| CN112445018A (zh) * | 2019-09-02 | 2021-03-05 | 群创光电股份有限公司 | 电子装置及电子装置的制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108958542B (zh) * | 2018-06-28 | 2021-08-20 | 京东方科技集团股份有限公司 | 显示装置、触控面板及其制造方法 |
| JP2022020172A (ja) * | 2020-07-20 | 2022-02-01 | 株式会社ジャパンディスプレイ | 表示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1499458A (zh) * | 2002-10-31 | 2004-05-26 | 精工爱普生株式会社 | 电光装置和电子设备 |
| TW200416429A (en) * | 2003-02-18 | 2004-09-01 | Au Optronics Corp | Flat panel display with repairable defects for data lines and the repairing method |
| KR20050105591A (ko) * | 2004-04-30 | 2005-11-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| CN102023435A (zh) * | 2009-09-23 | 2011-04-20 | 北京京东方光电科技有限公司 | 液晶显示器及其制造方法 |
| CN102141710A (zh) * | 2009-12-31 | 2011-08-03 | 乐金显示有限公司 | 薄膜晶体管阵列基板、包括该基板的液晶显示器及制造该基板的方法 |
| CN202196781U (zh) * | 2011-07-29 | 2012-04-18 | 南京中电熊猫液晶显示科技有限公司 | 阵列基板 |
| CN103472646A (zh) * | 2013-08-30 | 2013-12-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN203839380U (zh) * | 2014-04-01 | 2014-09-17 | 苏州晶方半导体科技股份有限公司 | 影像传感器封装结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4092851B2 (ja) * | 2000-04-19 | 2008-05-28 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
| JP4367161B2 (ja) * | 2004-02-10 | 2009-11-18 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置及びその製造方法 |
| TWI329909B (en) * | 2007-03-16 | 2010-09-01 | Au Optronics Corp | Pixel structure of lcd and fabrication method thereof |
| KR102018284B1 (ko) * | 2013-02-28 | 2019-09-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
-
2014
- 2014-03-24 CN CN201410112044.3A patent/CN103915449B/zh active Active
- 2014-07-22 US US14/337,476 patent/US9318509B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1499458A (zh) * | 2002-10-31 | 2004-05-26 | 精工爱普生株式会社 | 电光装置和电子设备 |
| TW200416429A (en) * | 2003-02-18 | 2004-09-01 | Au Optronics Corp | Flat panel display with repairable defects for data lines and the repairing method |
| KR20050105591A (ko) * | 2004-04-30 | 2005-11-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| CN102023435A (zh) * | 2009-09-23 | 2011-04-20 | 北京京东方光电科技有限公司 | 液晶显示器及其制造方法 |
| CN102141710A (zh) * | 2009-12-31 | 2011-08-03 | 乐金显示有限公司 | 薄膜晶体管阵列基板、包括该基板的液晶显示器及制造该基板的方法 |
| CN202196781U (zh) * | 2011-07-29 | 2012-04-18 | 南京中电熊猫液晶显示科技有限公司 | 阵列基板 |
| CN103472646A (zh) * | 2013-08-30 | 2013-12-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN203839380U (zh) * | 2014-04-01 | 2014-09-17 | 苏州晶方半导体科技股份有限公司 | 影像传感器封装结构 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107870490A (zh) * | 2016-09-28 | 2018-04-03 | 群创光电股份有限公司 | 显示装置 |
| CN112445018A (zh) * | 2019-09-02 | 2021-03-05 | 群创光电股份有限公司 | 电子装置及电子装置的制造方法 |
| CN112445018B (zh) * | 2019-09-02 | 2024-04-23 | 群创光电股份有限公司 | 电子装置及电子装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9318509B2 (en) | 2016-04-19 |
| CN103915449B (zh) | 2017-06-09 |
| US20150270286A1 (en) | 2015-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103715196B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN105097675B (zh) | 阵列基板及其制备方法 | |
| US20200212153A1 (en) | Array substrate, manufacturing method thereof, and display apparatus | |
| CN107482066B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN103762174A (zh) | 一种薄膜晶体管的制备方法 | |
| CN102651403A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示面板 | |
| CN104022126A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN105470197A (zh) | 低温多晶硅阵列基板的制作方法 | |
| US20160027801A1 (en) | Array substrate, manufacturing method thereof and display panel | |
| CN105304500B (zh) | N型tft的制作方法 | |
| CN105470267A (zh) | 一种阵列基板及其制备方法 | |
| CN104900654A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN105140276A (zh) | 薄膜晶体管制作方法及阵列基板制作方法 | |
| CN104867870A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN105185792B (zh) | 液晶显示面板、阵列基板及其制造方法 | |
| CN108447822A (zh) | Ltps tft基板的制作方法 | |
| CN105097552A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| CN103915449A (zh) | 阵列基板及其制备方法、显示面板及其制备方法 | |
| CN104733323A (zh) | 一种低温多晶硅薄膜晶体管的制造方法 | |
| CN109616479A (zh) | Ltps tft基板的制作方法 | |
| CN101740524A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN103681350B (zh) | 薄膜晶体管的制作方法 | |
| US20190221671A1 (en) | Array substrate and manufacturing method thereof | |
| CN203367291U (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN103487982A (zh) | 显示装置、阵列基板、像素结构及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |