CN101409262A

CN101409262A - 像素结构及其制造方法

Info

Publication number: CN101409262A
Application number: CNA2007101620285A
Authority: CN
Inventors: 邱羡坤; 赖钦诠; 吕绍麟
Original assignee: Chunghwa Picture Tubes Ltd
Current assignee: Chunghwa Picture Tubes Ltd
Priority date: 2007-10-10
Filing date: 2007-10-10
Publication date: 2009-04-15
Anticipated expiration: 2027-10-10
Also published as: CN101409262B

Abstract

本发明涉及一种像素结构的制造方法，包括以下步骤。首先，在基板上依序形成一半导体材料层与一第一导体层。接着，利用一第一光掩模在第一导体层上形成一具有一凹槽的第一图案化光刻胶层。借由第一图案化光刻胶层，形成一半导体层、一漏极与一源极。在移除第一图案化光刻胶层之后，形成一覆盖源极、漏极与半导体层的介电材料层。在介电材料层上形成一第二导体层。之后，利用一第二光掩模在第二导体层上形成一具有一突出部的第二图案化光刻胶层。借由第二图案化光刻胶层，形成一栅极与一介电层。在移除第二图案化光刻胶层之后，形成一连接漏极的像素电极于基板上方。

Description

像素结构及其制造方法

技术领域

本发明是有关于一种像素结构及其制造方法，且特别是有关于一种薄膜晶体管(Thin Film Transistor，TFT)阵列基板的像素结构及其制造方法。

背景技术

在现今的科技中，液晶显示器(Liquid Crystal Display，LCD)因为具有体积小以及重量轻的优点，所以渐渐取代传统体积较为庞大的阴极射线显示器(Cathode Ray Tube，CRT)。因此，液晶显示器已应用在一般常见的电子产品的显示屏幕中，例如：液晶电视、个人电脑以及手机的屏幕。

现在的液晶显示器主要以薄膜晶体管液晶显示器(TFT LCD)为主流，而薄膜晶体管液晶显示器是由其像素结构中的薄膜晶体管驱动而得以运作。目前制造薄膜晶体管液晶显示器的像素结构的方法需要四道或四道以上的光掩模制程，但是进行光掩模制程的次数越多将会增加薄膜晶体管液晶显示器的成本以及制造时间，进而造成薄膜晶体管液晶显示器的售价偏高与产能降低。

发明内容

本发明提供一种像素结构的制造方法，以减少进行光掩模制程的次数。

本发明提供一种像素结构，其具有较低的制造成本。

本发明提出一种像素结构的制造方法，包括以下步骤。首先，提供一基板，并基板上依序形成一半导体材料层以及一第一导体层。接着，利用一第一光掩模在第一导体层上形成具有一凹槽的一第一图案化光刻胶层，其中第一光掩模具有一第一完全透光区、一第一部分透光区以及一第一不透光区。以第一图案化光刻胶层为掩模，移除部分半导体材料层与第一导体层，以形成一半导体层与一图案化第一导体层。之后，移除第一图案化光刻胶层的部分厚度，以暴露出部分图案化第一导体层。以第一图案化光刻胶层为掩模，移除部分图案化第一导体层，以形成一漏极与一源极。接着，移除第一图案化光刻胶层。在基板上形成一介电材料层，以覆盖源极、漏极以及半导体层。在介电材料层上形成一第二导体层，其中第一导体层的材质与第二导体层的材质不同。利用一第二光掩模在第二导体层上形成一第二图案化光刻胶层，其中第二光掩模具有一第二完全透光区、一第二部分透光区以及一第二不透光区。第二图案化光刻胶层具有位于源极与漏极之间的上方的一突出部，并局部暴露第二导体层。以第二图案化光刻胶层为掩模，移除部分第二导体层与部分介电材料层，以暴露部分漏极并形成一图案化第二导体层及一介电层。移除第二图案化光刻胶层的部分厚度，以覆盖位于源极与漏极之间上方的图案化第二导体层。以第二图案化光刻胶层为掩模，移除部分图案化第二导体层，以形成一栅极。然后，移除第二图案化光刻胶层。之后，形成一像素电极于基板上方，其中像素电极电性连接漏极。

在本发明的像素结构的制造方法中，其中在形成半导体材料层之前，还包括在基板上形成一遮光材料层，且在移除部分半导体材料层的步骤中，移除部分遮光材料层，以形成一遮光层。

在本发明的像素结构的制造方法中，上述的遮光层的材质为一不透光树脂。

在本发明的像素结构的制造方法中，上述的遮光层的材质为一金属。

在本发明的像素结构的制造方法中，上述的第一光掩模为一半调式光掩模。

在本发明的像素结构的制造方法中，上述的第二光掩模为一半调式光掩模。

在本发明的像素结构的制造方法中，其中在移除部分第二导体层与介电材料层的步骤中，介电层暴露出部分漏极与部分半导体层。

在本发明的像素结构的制造方法中，其中在移除部分第二导体层与介电材料层的步骤中，介电层具有一接触窗，以暴露部分漏极。

在本发明的像素结构的制造方法中，其中在形成第一导体层之前，还包括在半导体材料层上形成一欧姆接触材料层，且在移除部分半导体材料层之前，移除部分欧姆接触材料层，以形成一欧姆接触层。

在本发明的像素结构的制造方法中，其中在移除部分欧姆接触材料层之后，还包括移除位于源极与漏极之间的半导体层的部分厚度，以形成一元件沟道。

在本发明的像素结构的制造方法中，其中移除位于源极与漏极之间的半导体层的部分厚度的步骤包括对半导体层进行一背沟道蚀刻制程(Back ChannelEtching，BCE)。

在本发明的像素结构的制造方法中，其中移除第一图案化光刻胶层的部分厚度的步骤包括对第一图案化光刻胶层进行等离子体灰化(Ashing)制程。

在本发明的像素结构的制造方法中，其中移除第二图案化光刻胶层的部分厚度的步骤包括对第二图案化光刻胶层进行等离子体灰化制程。

本发明又提出一种像素结构，包括一基板、一半导体层、一漏极、一源极、一介电层、一栅极以及一像素电极。半导体层配置于基板上。漏极与源极皆配置于半导体层上，而介电层配置于基板上，并覆盖于半导体层与源极，其中介电层暴露部分漏极。栅极配置于介电层上，且位于源极与漏极之间。像素电极配置于基板之上，并电性连接漏极。

在本发明的像素结构中，上述的像素结构还包括一遮光层，其中遮光层配置于半导体层与基板之间。

在本发明的像素结构中，上述的遮光层的图案与半导体层的图案相同。

在本发明的像素结构中，上述的遮光层的材质为一金属。

在本发明的像素结构中，上述的遮光层的材质为一不透光树脂。

在本发明的像素结构中，上述的介电层暴露出部分漏极与部分半导体层。

在本发明的像素结构中，上述的介电层具有一接触窗，且接触窗暴露出部分漏极。

在本发明的像素结构中，上述的像素结构还包括一欧姆接触层，其配置于半导体层与源极之间以及半导体层与漏极之间。

基于上述，本发明因利用第一光掩模与第二光掩模来制造像素结构，因此相较于现有技术而言，本发明能减少进行光掩模制程的次数，进而降低制造像素结构的成本。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1A至图1N为本发明第一实施例的像素结构的制造方法的示意图。

图2是本发明第二实施例的像素结构的剖面示意图。

图3A至图3C是图2的像素结构的的制造方法的示意图。

图4A至图4F是本发明第三实施例的像素结构的制造方法的示意图。

图5是本发明第四实施例的像素结构的剖面示意图。

主要元件符号说明：

100a、100b、100c、100d：像素结构

110：基板

120：半导体材料层

120a：半导体层

122：元件沟道

130：第一导体层

130a：图案化第一导体层

132a：漏极

132b：源极

140：欧姆接触材料层

140a、140a’：欧姆接触层

150：介电材料层

150a、150a’：介电层

160：第二导体层

160a、160a’：图案化第二导体层

162：栅极

170、170’：像素电极

180：遮光材料层

180a：遮光层

200：第一光掩模

210a：第一完全透光区

210b：第一部分透光区

210c：第一不透光区

300、300’：第二光掩模

310a、310a’：第二完全透光区

310b、310b’：第二部分透光区

310c、310c’：第二不透光区

L：光线

O：开口

P1、P1’：第一图案化光刻胶层

P2a、P2a’、P2b、P2b’：第二图案化光刻胶层

H：凹槽

S1：突出部

T：接触窗

S10、S12：等离子体灰化制程

具体实施方式

图1A至图1N为本发明第一实施例的像素结构的制造方法的示意图。请先参阅图1A，本实施例的像素结构的制造方法包括以下步骤：首先，提供一基板110，并在基板110上依序形成一半导体材料层120以及一第一导体层130，其中半导体材料层120的材质可以是非晶硅(Amorphous-silicon，a-Si)、多晶硅(Polysilicon)或其他适当的半导体材料。

在本实施例中，为了降低半导体材料层120与第一导体层130之间的阻抗，在形成第一导体层130之前，可以在半导体材料层120上形成一欧姆接触材料层140。欧姆接触材料层140可以是掺杂五价元素的n型掺杂非晶硅层(n+a-Si)或是掺杂三价元素的p型掺杂非晶硅层。

请参阅图1B，接着，利用一第一光掩模200在第一导体层130上形成具有一凹槽H的一第一图案化光刻胶层P1。第一图案化光刻胶层P1的材质可以是正型光刻胶(Positive photoresist)或是负型光刻胶(Negative photoresist)，而图1B所示的第一图案化光刻胶层P1则是以正型光刻胶为例。第一光掩模200具有一第一完全透光区210a、一第一部分透光区210b以及一第一不透光区210c，而第一部分透光区210b的透光率介于第一不透光区210c与第一完全透光区210a的透光率之间。因此，第一图案化光刻胶层P1的厚度才会不相同，并于第一图案化光刻胶层P1在对应第一部分透光区210b的部分形成凹槽H。另外，第一光掩模200可以是半调式光掩模或是其他与第一光掩模200相似的光掩模。

虽然图1B所揭示的第一图案化光刻胶层P1的材质为正型光刻胶，然而本实施例的第一图案化光刻胶层P1的材质也可以是负型光刻胶，且本发明所属技术领域中具有通常知识者也知晓在第一图案化光刻胶层P1为负型光刻胶的材质的情况下，图1B所示的第一光掩模200的第一不透光区210c与第一完全透光区210a二者的所在位置需互相对调。因此，图1B所示的第一图案化光刻胶层P1的材质以及第一光掩模200的结构并不限定本发明。

请同时参阅图1B与图1C，接下来，以第一图案化光刻胶层P1为掩模，移除部分第一导体层130、部分半导体材料层120以及部分欧姆接触材料层140，以形成一图案化第一导体层130a、一半导体层120a与一欧姆接触层140a，其中半导体层120a配置于基板110上。详细来说，移除部分第一导体层130、部分半导体材料层120以及部分欧姆接触材料层140的步骤例如是对第一导体层130、半导体材料层120与欧姆接触材料层140进行蚀刻(Etching)制程。

请同时参阅图1C与图1D，接着，移除第一图案化光刻胶层P1的部分厚度，使第一图案化光刻胶层P1形成第一图案化光刻胶层P1’(如图1D所示)，而第一图案化光刻胶层P1’暴露出部分图案化第一导体层130a。在本实施例中，移除第一图案化光刻胶层P1的部分厚度的步骤可以利用等离子体灰化制程S10(如图1C所示)来进行。

由于第一图案化光刻胶层P1具有凹槽H，因此当进行等离子体灰化制程S10时，原本凹槽H底部会暴露出部分图案化第一导体层130a。此外，等离子体灰化制程S10的步骤可以采用氧等离子体(O₂ plasma)或其他适当的离子化气体(Ionized gas)来移除第一图案化光刻胶层P1的部分厚度。

请同时参阅图1D与图1E，在形成第一图案化光刻胶层P1’之后，接着，以第一图案化光刻胶层P1’为掩模，移除部分图案化第一导体层130a以及欧姆接触层140a，以形成一漏极132a、一源极132b以及欧姆接触层140a’。漏极132a与源极132b配置于半导体层120a上，而欧姆接触层140a’则配置在半导体层120a与源极132b之间以及半导体层120a与漏极132a之间，其中源极132b与漏极132a的边缘可切齐于半导体层120a的边缘与欧姆接触层140a’的边缘。

上述移除部分图案化第一导体层130a与部分欧姆接触层140a的步骤可以是对图案化第一导体层130a与欧姆接触层140a进行蚀刻制程，而在移除欧姆接触层140a之后，可移除位于源极132b与漏极132a之间的半导体层120a的部分厚度，以形成一元件沟道122。这样可确保源极132b不会直接与漏极132a电性连接，而移除半导体层120a的部分厚度的步骤可以是对半导体层120a进行一背沟道蚀刻制程。接下来，移除第一图案化光刻胶层P1’，如图1F所示。

请参阅图1G，接下来，在基板110上形成一层介电材料层150，以覆盖源极132b、漏极132a以及半导体层120a。介电材料层150可以是氮化硅层(Siliconnitride layer)、二氧化硅层(SiO₂ layer)或其他适当的绝缘材料层。请参阅图1H，在介电材料层150上形成一第二导体层160，其中第二导体层160的材质与第一导体层130(请参照图1B)的材质不同。也就是说，第二导体层160的材质不同于漏极132a。

请参阅图1I，接下来，利用一第二光掩模300在第二导体层160上形成一第二图案化光刻胶层P2a，其中第二图案化光刻胶层P2a具有一突出部S1，且突出部S1位于源极132b与漏极132a之间的上方。此外，第二图案化光刻胶层P2a局部暴露第二导体层160。

第二图案化光刻胶层P2a可以是正型光刻胶的材质或是负型光刻胶的材质，而图1I中的第二光掩模300是以正型光刻胶的材质为例。第二光掩模300具有一第二完全透光区310a、一第二部分透光区310b以及一第二不透光区310c，而第二部分透光区310b的透光率介于第二不透光区310c与第二完全透光区310a的透光率之间，因而使得第二图案化光刻胶层P2a的厚度不相同。如此，第二图案化光刻胶层P2a对应第二完全透光区310a的部分的厚度比对应第二部分透光区310b的部分较厚，进而形成厚度较厚且对应第二完全透光区310a的突出部S1。此外，第二光掩模300可以是半调式光掩模或是其他与第二光掩模300相似的光掩模。

请同时参阅图1I与图1J，之后，以第二图案化光刻胶层P2a为掩模，移除部分第二导体层160与部分介电材料层150，以暴露部分漏极132a，并形成一图案化第二导体层160a以及一介电层150a。介电层150a配置于基板110上，并覆盖于半导体层120a与源极132b。值得注意的是，第二导体层160的材质与第一导体层130的材质不同，且采用对于第二导体层160与第一导体层130具有高蚀刻选择率的蚀刻方式。

在移除部分第二导体层160与介电材料层150的步骤中，介电层150a暴露出部分漏极132a与部分半导体层120a。举例来说，图1J所示的介电层150a暴露出漏极132a的侧面与半导体层120a的侧面。然而，图1J中的介电层150a所暴露的部分漏极132a与部分半导体层120a只是用来举例说明，并非限定本发明。

请同时参阅图1J与图1K，接着，移除第二图案化光刻胶层P2a的部分厚度，以形成第二图案化光刻胶层P2a’，其中第二图案化光刻胶层P2a’覆盖位于源极132b与漏极132a之间上方的图案化第二导体层160a。在本实施例中，移除第二图案化光刻胶层P2a的部分厚度的步骤可以是对第二图案化光刻胶层P2a进行等离子体灰化制程S12。由于第二图案化光刻胶层P2a具有突出部S1，因此当进行等离子体灰化制程S12时，第二图案化光刻胶层P2a在突出部S1以外的区域会被移除，而留下在突出部S1以下的部分第二图案化光刻胶层P2a。如此，第二图案化光刻胶层P2a’得以形成。

请同时参阅图1K与图1L，之后，以第二图案化光刻胶层P2a’为掩模，移除部分图案化第二导体层160a，以形成一配置于介电层150a上与位于源极132b与漏极132a之间的栅极162。在本实施例中，移除部分图案化第二导体层160a的步骤可以是对第二图案化光刻胶层P2a’进行蚀刻制程。

举例而言，可以利用蚀刻液来进行湿式蚀刻制程，以移除部分图案化第二导体层160a。由于第一导体层130的材质与第二导体层160的材质不同，即图案化第二导体层160a与漏极132a的材质不同，因此可利用合适的蚀刻液以在不蚀刻漏极132a的情况下，移除部分图案化第二导体层160a。另外，上述的湿式蚀刻制程具有等向性蚀刻的特性，因此位在第二图案化光刻胶层P2a’边缘处的部分图案化第二导体层160a(如图1K所示的X处)会被移除。如此，所形成的栅极162的表面会较为平坦，如图1L所示。之后，移除第二图案化光刻胶层P2a’，以暴露出栅极162，如图1M所示。

请参阅图1N，接着，形成一像素电极170于基板110上方，其中像素电极170电性连接漏极132a。至此，一种像素结构100a基本上已制作完成。

在本实施例中，像素电极170可直接覆盖部分漏极132a，以电性连接漏极132a，如图1N所示。此外，像素电极170可以采用铟锡氧化物(ITO)、铟锌氧化物(IZO)或其他适当的透明导体材料制作而成。另外，制作像素电极170的步骤例如是先形成一层像素电极材料层(未绘示)，其覆盖介电层150a、漏极132a、栅极162以及基板110。接着，利用一光掩模(未绘示)对此像素电极材料层进行微影与蚀刻制程，以移除部分像素电极材料层。如此，像素电极170得以形成。

图2是本发明第二实施例的像素结构的剖面示意图。请参阅图2，本实施例的像素结构100b与第一实施例的像素结构100a(请参照图1N)相似，惟差异之处在于像素结构100b还包括一层遮光层180a。具体而言，遮光层180a配置于像素结构100a的半导体层120a与基板110之间，且遮光层180a的材质可以是不透光树脂或是金属。由此可知，遮光层180a具有不透光的特性，故能遮住部分从基板110下方入射至像素结构100b的光线L，以避免发生漏光的情形。

由于像素结构100b与第一实施例的差异之处仅在于遮光层180a，加上像素结构100b的制造方法也与第一实施例相似。因此，以下仅介绍本实施例的遮光层180a的制造方法，并搭配图3A至图3C进行说明。请先参阅图3A，首先，提供一基板110，并在基板110上依序形成遮光材料层180、半导体材料层120、欧姆接触材料层140以及第一导体层130，即在形成半导体材料层120之前，于基板110上形成遮光材料层180，而遮光层180的材质可以是不透光树脂或是金属。

请先参阅图3B，接着，利用第一光掩模200在第一导体层130上形成第一图案化光刻胶层P1，其中第一图案化光刻胶层P1具有凹槽H。请同时参阅图3B与图3C，之后，以第一图案化光刻胶层P1为掩模，移除部分半导体材料层120与部分第一导体层130，以形成半导体层120a与图案化第一导体层130a。

在前述移除部分半导体材料层120的步骤中，亦移除部分遮光材料层180。由于部分遮光材料层180与部分半导体材料层120都是在以第一图案化光刻胶层P1作为掩模的情况下进行移除，因此遮光层180a的图案会与半导体层120a的图案相同。在形成遮光层180a之后，接下来制造像素结构100b的步骤因为与第一实施例相同(请参照图1C至图1N)，所以不再重复叙述。

图4A至图4F是本发明第三实施例的像素结构的制造方法的示意图，而本实施例与第二实施例的差异仅在于介电层具有一接触窗，因此以下仅介绍此接触窗的结构及制作接触窗的步骤。请先参阅图4A，在形成第二导电层160(可参考图1H)之后，利用一第二光掩模300’在第二导体层160上形成一第二图案化光刻胶层P2b，其中第二图案化光刻胶层P2b具有一突出部S1以及一开口O，且第二图案化光刻胶层P2b的材质与前述实施例相同。

第二光掩模300’具有一第二完全透光区310a’、一第二部分透光区310b’以及一第二不透光区310c’。借由第二完全透光区310a’、第二部分透光区310b’以及第二不透光区310c’三者不同的透光率，形成对应第二完全透光区310a’的突出部S 1与对应第二不透光区310c’的开口O。另外，第二光掩模300’可以是半调式光掩模或是其他与第二光掩模300’相似的光掩模。

请同时参阅图4A与图4B，接着，以第二图案化光刻胶层P2b为掩模，移除部分第二导体层160与部分介电材料层150，以暴露部分漏极132a，并形成一图案化第二导体层160a’以及一介电层150a’。介电层150a’具有一接触窗T，以暴露部分漏极132a。详细而言，在移除部分第二导体层160与部分介电材料层150的步骤中，位在开口O底部的部分第二导体层160与介电材料层150会被移除，进而形成暴露部分漏极132a的接触窗T。

请同时参阅图4B与图4C，接下来，移除第二图案化光刻胶层P2b的部分厚度P2b，以形成第二图案化光刻胶层P2b’，其覆盖位于源极132b与漏极132a之间上方的图案化第二导体层160a’。在本实施例中，移除第二图案化光刻胶层P2b的部分厚度的步骤可以是对第二图案化光刻胶层P2b’进行等离子体灰化制程S12。如此，第二图案化光刻胶层P2b在突出部S1以外的区域会被移除，并留下在突出部S1以下的部分第二图案化光刻胶层P2b，进而形成第二图案化光刻胶层P2b’。

接着，以第二图案化光刻胶层P2b’为掩模，移除部分图案化第二导体层160a’以形成栅极162(如图4D所示)，并且在形成栅极162之后，移除第二图案化光刻胶层P2b’(如图4E所示)。之后，形成一像素电极170’于基板110上方，且像素电极170’配置于介电层150a’上，并电性连接漏极132a。至此，一种像素结构100c基本上已制作完成。在本实施例中，像素电极170’的一部分会延伸至接触窗T内，进而与漏极132a电性连接。如此，像素电极170’与漏极132a电性连接。

此外，介电层150a’会覆盖部分遮光层180a，以隔开像素电极170’与遮光层180a(如图4F所示的Y处)。当遮光层180a的材质为金属时，介电层150a’可以使像素电极170’与遮光层180a电性绝缘，以避免影响像素结构100c的正常运作。

图5是本发明第四实施例的像素结构的剖面示意图。请参阅图5，本实施例的像素结构100d与第四实施例的100c相似，惟差异之处在于像素结构100d并非如第四实施例一样包括遮光层，如图5所示。另外，由于图5所示的像素结构100d，其制造方法与前述实施例相似，因此不再重复赘述。

综上所述，本发明因利用第一光掩模与第二光掩模来制造像素结构，相较于现有技术而言，本发明能减少使用光掩模的使用次数，进而减少进行光掩模制程的次数。如此，本发明不但可以减少像素结构的制造成本，同时简化制造像素结构的过程，进而缩短制造像素结构的所需时间。此外，本发明的像素结构可包括一层遮光层，而此遮光层可以改善发生漏光的情形。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims

1.一种像素结构的制造方法，其特征在于包括：

提供一基板，并该基板上依序形成一半导体材料层以及一第一导体层；

利用一第一光掩模在该第一导体层上形成具有一凹槽的一第一图案化光刻胶层，其中该第一光掩模具有一第一完全透光区、一第一部分透光区以及一第一不透光区；

以该第一图案化光刻胶层为掩模，移除部分该半导体材料层与部分该第一导体层，以形成一半导体层与一图案化第一导体层；

移除该第一图案化光刻胶层的部分厚度，以暴露出部分该图案化第一导体层；

以该第一图案化光刻胶层为掩模，移除部分该图案化第一导体层，以形成一漏极与一源极；

移除该第一图案化光刻胶层；

在该基板上形成一介电材料层，以覆盖该源极、该漏极以及该半导体层；

在该介电材料层上形成一第二导体层；

利用一第二光掩模在该第二导体层上形成一第二图案化光刻胶层，其中该第二光掩模具有一第二完全透光区、一第二部分透光区以及一第二不透光区，而该第二图案化光刻胶层具有位于该源极与该漏极之间的上方的一突出部，并局部暴露该第二导体层；

以该第二图案化光刻胶层为掩模，移除部分该第二导体层与部分该介电材料层，以暴露部分该漏极并形成一图案化第二导体层及一介电层；

移除该第二图案化光刻胶层的部分厚度，以覆盖位于该源极与该漏极之间上方的该图案化第二导体层；

以该第二图案化光刻胶层为掩模，移除部分该图案化第二导体层，以形成一栅极；

移除该第二图案化光刻胶层；以及

形成一像素电极于该基板上方，其中该像素电极电性连接该漏极。

2.如权利要求1所述的像素结构的制造方法，其特征在于，在形成该半导体材料层之前，还包括在该基板上形成一遮光材料层，且在移除部分该半导体材料层的步骤中，移除部分该遮光材料层，以形成一遮光层。

3.如权利要求2所述的像素结构的制造方法，其特征在于，该遮光层的材质为一不透光树脂。

4.如权利要求2所述的像素结构的制造方法，其特征在于，该遮光层的材质为一金属。

5.如权利要求1所述的像素结构的制造方法，其特征在于，该第一光掩模为一半调式光掩模。

6.如权利要求1所述的像素结构的制造方法，其特征在于，该第二光掩模为一半调式光掩模。

7.如权利要求1所述的像素结构的制造方法，其特征在于，在移除部分该第二导体层与该介电材料层的步骤中，该介电层暴露出部分该漏极与部分该半导体层。

8.如权利要求1所述的像素结构的制造方法，其特征在于，在移除部分该第二导体层与该介电材料层的步骤中，该介电层具有一接触窗，以暴露部分该漏极。

9.如权利要求1所述的像素结构的制造方法，其特征在于，在形成该第一导体层之前，还包括在该半导体材料层上形成一欧姆接触材料层，且在移除部分该半导体材料层之前，移除部分该欧姆接触材料层，以形成一欧姆接触层。

10.如权利要求9所述的像素结构的制造方法，其特征在于，在移除部分该欧姆接触材料层之后，还包括移除位于该源极与该漏极之间的该半导体层的部分厚度，以形成一元件沟道。

11.如权利要求10所述的像素结构的制造方法，其特征在于，移除位于该源极与该漏极之间的该半导体层的部分厚度的步骤包括对该半导体层进行一背沟道蚀刻制程。

12.如权利要求1所述的像素结构的制造方法，其特征在于，移除该第一图案化光刻胶层的部分厚度的步骤包括对该第一图案化光刻胶层进行等离子体灰化制程。

13.如权利要求1所述的像素结构的制造方法，其特征在于，移除该第二图案化光刻胶层的部分厚度的步骤包括对该第二图案化光刻胶层进行等离子体灰化制程。

14.一种像素结构，其特征在于包括：

一基板；

一半导体层，配置于该基板上；

一漏极，配置于该半导体层上；

一源极，配置于该半导体层上；

一介电层，配置于该基板上，并覆盖于该半导体层与该源极，且该介电层暴露部分该漏极；

一栅极，配置于该介电层上，且位于该源极与该漏极之间；以及

一像素电极，配置于该基板之上，并电性连接该漏极。

15.如权利要求14所述的像素结构，其特征在于，还包括一遮光层，该遮光层配置于该半导体层与该基板之间。

16.如权利要求15所述的像素结构，其特征在于，该遮光层的图案与该半导体层的图案相同。

17.如权利要求15所述的像素结构，其特征在于，该遮光层的材质为一金属。

18.如权利要求15所述的像素结构，其特征在于，该遮光层的材质为一不透光树脂。

19.如权利要求14所述的像素结构，其特征在于，该介电层暴露出部分该漏极与部分该半导体层。

20.如权利要求14所述的像素结构，其特征在于，该介电层具有一接触窗，该接触窗暴露出部分该漏极。

21.如权利要求14所述的像素结构，其特征在于，还包括一欧姆接触层，配置于该半导体层与该源极之间以及该半导体层与该漏极之间。