JPH03180047A - 集積回路及びその製造方法 - Google Patents

集積回路及びその製造方法

Info

Publication number
JPH03180047A
JPH03180047A JP2301237A JP30123790A JPH03180047A JP H03180047 A JPH03180047 A JP H03180047A JP 2301237 A JP2301237 A JP 2301237A JP 30123790 A JP30123790 A JP 30123790A JP H03180047 A JPH03180047 A JP H03180047A
Authority
JP
Japan
Prior art keywords
connection pads
integrated circuit
integrated circuits
circuit
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2301237A
Other languages
English (en)
Inventor
Klaus Axer
アクセル クラウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH03180047A publication Critical patent/JPH03180047A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、複数の同様な集積回路を半導体スライス上に
連結して製造し、次にこれら集積回路を切断により互い
に分離することにより集積回路を製造する方法であって
、各集積回路の縁部には複数個の接続パッドが設けられ
、これら接続パッドのうちの数個は集積回路を隣接の集
積回路から分離する前に当該集積回路を検査するために
のみ用いられるようにする集積回路の製造方法に関する
ものである。
本発明は更に、複数の同様な集積回路を半導体スライス
上に連結して製造し、次にこれら集積回路を切断により
互いに分離することにより得た集積回路であって、各集
積回路の縁部には複数個の接続パッドが設けられ、これ
ら接続パッドのうちの数個は集積回路を隣接の集積回路
から分離する前に当該集積回路を検査するためにのみ用
いられるようにした集積回路にも関するものである。
（従来の技術） 拡散及びエツチング処理により、特に写真食刻（ホトリ
ソグラフ）手段により多数の集積回路を１つの半導体ス
ライス上に一緒に製造することは一般に知られている。
これらの製造工程がすべて終了した後半導体スライス上
の個々の集積回路を正しく動作するかについて以下のよ
うに検査する。
すなわち、装置に装着した検査用プローブを各集積回路
の接続パッド上に配置し、動作電圧或いは検査信号を供
給し、これらのプローブを介して出力信号を取出す。各
検査サイクル後、誤動作する集積回路にマークを付し、
これらの集積回路が後の製造工程で、特にハウジング内
に組込む工程や、接続パッドを導線を介して外部接続部
に接続する工程で最早や加わることのないようにする。
特に、デジタル回路は常規動作に用いる接続パッドによ
ってのみ最初に検査しうるが、このような検査は例えば
、極めて複雑な回路の場合に或いは無接点チップカード
に用いられている回路のように外部接続パッドが極めて
少ない回路の場合にも極めて面倒なものとなる。検査用
のみの追加の接続パッドを設け、これら追加の接続パッ
ドを介して追加の検査信号を回路に供給するか或いは出
力信号を外部に導出するようにし、これら追加の接続パ
ッドを常規動作用には用いないようにすることにより、
検査を可成り簡単化しうる。
（発明が解決しようとする課題） しかし、接続パッドの合計の大きさは関連の回路の素子
に比べて比較的大きくなり、このことは検査用の接続パ
ッドに対しても威立つことである為、半導体スライスの
可成りの部分がこのような接続パッドに用いられ、従っ
て所定の寸法の半導体スライス上に実現しうる回路の数
が少なくなり、単一の集積回路の製造価格が高くなる。
本発明の目的は、半導体スライス上の接続面積に要する
合計の表面積をできるだけ小さくする前述した種類の集
積回路の製造方法を提供せんとするにある。
本発明の他の目的は、半導体表面をできるだけ最大の範
囲で回路自体に用いうるとともに、接続パッドに要する
半導体表面積をできるだけ少なくした集積回路を提供せ
んとするにある。
（課題を解決するための手段） 本発明は、複数の同様な集積回路を半導体スライス上に
連結して製造し、次にこれら集積回路を切断により互い
に分離することにより集積回路を製造する方法であって
、各集積回路の縁部には複数個の接続パッドが設けられ
、これら接続パッドのうちの数個は集積回路を隣接の集
積回路から分離する前に当該集積回路を検査するために
のみ用いられるようにする集積回路の製造方法において
、検査のみに用いる接続パッドは、少なくとも２つの互
いに隣接する集積回路間で互いに対向する側縁部に設け
、これら接続パッドをこれら集積回路により少なくとも
部分的に共通させてこれら集積回路に接続し、個々の集
積回路に分断する切断をこれら接続パッドを十分に貫通
するように行なうことを特徴とする。
本発明は更に、複数の同様な集積回路を半導体スライス
上に連結して製造し、次にこれら集積回路を切断により
互いに分離することにより得た集積回路であって、各集
積回路の縁部には複数個の接続パッドが設けられ、これ
ら接続パッドのうちの数個は集積回路を隣接の集積回路
から分離する前に当該集積回路を検査するためにのみ用
いられるようにした集積回路において、検査のみに用い
る接続パッドは少なくとも１つの側縁部に配置され且つ
製造中半導体スライス上でこの側縁部に隣接する他の集
積回路と共有されしかもこの側縁部に連結されており、
集積回路を他の集積回路から分離する切断がこれら接続
パッドを十分に貫通して行ったことを特徴とする。
本発明は、動作電圧を受けない回路の接続パッドは実際
にこの回路によって影響を受けないという事実を有利に
利用しているものである。その結果、これらの接続パッ
ドは二重に用いうる。すなわち２つの回路に対して１つ
の接続パッドに動作電圧を供給することができる。従っ
て、これらの回路に同し接続パッドを介して順次に検査
信号を供給することができ、これらの回路で発生した信
号をこれら接続パッドから取出すことができる。
回路の検査後はこれら接続パッドは最早や必要でなく、
従って破壊することができ、この破壊は回路を互いに分
断する切断により行なう。このようにして、接続パッド
の列や、接続パッドから縁部すなわちスクライブレーン
（ストライプ）までの距離に対するスペースを、検査用
に二重に用いられるこれら接続パッドの各列に対し節約
でき、半導体スライスの面積を有効に利用でき、所定の
寸法のより多くの回路を所定の寸法の半導体スライス上
に設けることができる。
常に同様な或いは同一の複数の回路が１つの半導体スラ
イス上に形成される為、例えば２つずつに検査用の接続
パッドを設けた回路の場合に回路構造が非対称となる。
その理由は、これら検査用の接続パッドは例えば一方の
回路で右側に位置し、他方の回路では左側に位置するた
めである。すべての回路に対し同じプレーナ構造を用い
る必要がある場合には、これらの回路を２つずつ互いに
１８０’回転させて半導体スライス上に配置し、検査用
の接続を２つの回路に対し異なるように割当てるよにす
るのが好ましい。しかし、特に回路の常規動作に用いる
接続パッドを他の１つの側縁部にのみ設ける場合には、
上述したようにすることにより必ずしもスペース利用が
最も好ましいものとならない。従って、本発明の例によ
れば、互いに隣接する集積回路は、共有する接続パッド
が配置された側縁部で互いに鏡像関係の構成をしている
ようにするのが有利である。このようにすることにより
、回路のレイアウトの設計及び必要とするマスクの形成
においていかなる追加の努力も殆ど必要としなくなる。
この場合、共有する検査用接続パッドを有する側縁部に
直交する回路の側縁部に常規動作用の接続パッドを設け
る場合には、常規動作用のこれら接続パッドも鏡像関係
となり、一方、回路を組込むハウジングはその外部にお
ける接続構造が常に同しになるようにする必要がある。
更に、接続パッドとハウジングの外部接続部との間の導
線接続の形成は一般にプログラミングされた自動装置に
よって行なわれる。鏡像関係の回路構造にもかかわらず
、外部から見た常規動作用の接続パッドの接続形状を均
一にする必要がある場合には、本発明の例によれば、集
積回路の常規動作用の接続パッドは、共有の接続パッド
を有する側縁部に対し平行な中心線を中心として鏡像順
序で二重に設けられているようにするのが好ましい。こ
の場合常規動作用のより多くの接続パッドを必要とする
も、例えば無接点チップカードや、回路を１つ又は２つ
のコイル或いはキャパシタ表面を介してのみ周囲と接続
させる他の分野のように、常規動作用の接続パッドを数
個しか有していない回路の場合には、これらの接続パッ
ドを回路の１つの側縁部に設けることができる限り、こ
れらの二重の接続パッドには半導体スライス上のいかな
る追加の表面領域をも必要としない。個々の回路を分離
する切断はあらゆる場合にまっすぐな切断にしうる。
切断が接続パッドを通って行なわれると、これらの接続
パッドの材料かにじみ出る為、隣接の接続パッドが互い
に接続される。このことを考慮して本発明の他の例によ
れば、少なくとも、集積回路の分離前に隣接する２つの
集積回路に共通であり入力端を構成する接続パッドの各
々が、動作電圧が印加された際に集積回路内の導電素子
を介して所定の電位の点、特に動作電圧の一極に接続さ
れるようにするのが好ましい。この場合、集積回路は、
検査用の接続パッドにおけるこの共通電位により常規動
作用の回路の機能に影響を及ぼさないように設計される
為に有利である。前記の導電素子は例えば、関連の接続
パッドを比較的低いオーム抵抗を介して所定の電位の点
に接続するトランジスタを以って構成しうる。回路中に
検査動作と常規動作との間に切換えを導入しない場合に
は、これらトランジスタは半導体スライス上の回路の検
査中も導通ずるが、この場合検査信号は一層低いオーム
抵抗で導入しうる為、所定の電位の点への接続によって
検査中最早や妨害を及ぼさない。
（実施例） 以下図面につき説明するに、第１図に示す半導体スライ
ス部分１上に集積回路１０が隣接の集積回路２０．３０
及び３２と一緒に設けられており、これら集積回路は接
続パッドを共有している。他の回路部分はこれら集積回
路１０．２０．３０及び３２と接続されていない為、こ
れら他の回路部分は示していない。個々の集積回路間に
はストライプ２，３．４及び５が示されており、これら
ストランプは集積回路の製造及び検査後にこれらストラ
イプに沿ってこれら集積回路を分断するレーンを表わし
ている。
集積回路１０は多数の接続パッド１１〜１９を有し、常
規動作中これら接続パッドを経て信号を生ぜしめたり受
けたりし、場合に応じてこの集積回路に電源電圧を与え
たりする。更に、検査目的のために、２つの集積回路１
０及び２０が共有する多数の接続パッド２１〜２４と、
２つの集積回路１０及び３０が共有する接続パッド２５
〜２７が存在する。更に、２つの集積回路２０及び３２
が共有する接続パッド２８と２つの集積回路３０及び３
２が共有する接続パッド２９とが示されている。集積回
路２０及び３０には、接続パッド１１〜１９に相当する
常規動作用の接続パッドが示されている。その他の接続
パッドは半導体スライス部分ｌの外部にある。接続パッ
ドに接続された実際の集積回路は図面を簡単とするため
にここに詳細に示していない。集積回路１０．２０．３
０及び３２は共有する接続パッドに基づいて互いに結合
する４つ組を構成する。半導体スライス部分ｌに示すこ
の４つ組の構成は半導体スライスの全体上であらゆる方
向に繰返されている。
はんのわずかの外部接続しか必要としないある回路に対
する接続パッドは一側のみに配置することができる、す
なわち第１図の接続パッド１１〜１５のみを存在させる
ことができる。同様に、はんのわずかの検査用の接続パ
ッドしか必要としない場合には、これら検査用の接続パ
ッドも一側にのみ配置することができる、すなわち第１
図に示す例では検査用の接続パッド２１〜２４のみを存
在させることができる。この場合、回路ｌＯ及び２０の
みが接続パッド２１〜２４を共有し、従ってこれら回路
が対を形成し、一方、回路３０及び３２は前記の対とは
独立で他の対を形成する。
集積回路の設計に当っては、電気回路を設けた後、この
電気回路の個々の素子や半導体スライス上の接続パッド
の配線、すなわちレイアウトがしばしば極めて入り組ん
だものとなる。しかし、第１図に示す半導体スライス上
の回路の配置では、これら回路を正確に同じ配置にする
ことができないこと直ちに認識しうるであろう。その理
由は、例えば、検査用の接続パッド２１が回路１０上の
接続パッド１１〜１５に対して右側にあり且つ回路２０
上の接続パッドに対して左側にある為である。これら２
つの回路に対し別々のレイアウトの設計をする必要を無
くすために、これら２つの回路１０及び２０を、ストラ
イプ４を対称軸線として互いに鏡像関係となるように配
置することができる。同様に、２つの回路１０及び３０
を、ストライプ５を対称軸線とする鏡像関係のレイアウ
トとなるように、すなわち回路３０が回路２０と（分離
後）同じレイアウトとなるようにしうる。
この場合、接続パッド１１〜１９の機能或いはこれら接
続パッドを流れる信号の機能に対するこれら接続パッド
の配置も鏡像関係となる。従って、接続パッドの、外部
への接続、例えばハウジング接続を隣接の回路において
互いに異なるように行なう必要がある。すなわち、分離
後に各回路においてこの回路が２種類のうちいずれの種
類に属するかを確認する必要がある。第１図に示す実施
例で前述したように接続パッド１１〜１５のみが存在す
る場合には、少なくとも幾つかの信号に対する接続パッ
ドには、これら信号に対する接続パッドの配置が回路の
中心を通る、この場合接続パッド１３の中心をも通る軸
線８を中心とする鏡像関係となるように二重に設ける必
要がある。従って、接続パッド１１は例えば集積回路自
体を介して接続パッド１５と相互接続され、同様に接続
パッド１２が接続パッド１４と相互接続されている。中
央の接続パット１３とその右側にある接続パッド、すな
わち本例の回路では接続パッド１２及び１１とのみが互
いに分離された各回路において接続されれば、各回路は
鏡像関係の配置にかかわらず常に正しい信号を受けたり
生したりする。
第１図に示すように接続パッド１１〜１９のすべてが存
在する場合には、信号に対するこれら接続パッドの配置
は接続パッド１５を通る対角線を中心とした鏡像関係に
することができる。すなわち、接続パッド１１を接続パ
ッド１９に接続し、接続パッド１２を接続パッド１８に
接続し、以下同様に接続することができる。
集積回路の接続パッドは通常アルミニウム層から戒って
いる。例えばダイヤモンド鋸による切断をストライプ４
又は５に沿って行なう場合には、接続パッド２１〜２７
の一部かにじみ出る、すなわち隣接する接続パッド間に
導電性の橋絡部を形成することができる。その理由は、
アルミニウム層は比較的軟質である為である。このこと
は、常規動作中に関連の集積回路中の検査用の接続バッ
ト間にこれらの橋絡部が存在し、これら接続パッドは結
局以後も関連の集積回路に接続されたままになるという
ことを意味する。これらの橋絡部による常規動作中の誤
動作を無くすためには、あらゆる検査入力によっても、
ある電位で、例えば零電位で電気回路の機能に影響を及
ぼさず、且つ各検査入力端が導電素子、例えば抵抗或い
は比較的低いオーム抵抗値のトランジスタを経て接地さ
れるように電気回路を設計する。
この構成を第２図に示す。ブロックで簡単に示す電気回
路４０はライン４１を通る検査信号を検査用の接続パッ
ドを介して受ける。このライン４１は動作電圧＋Ｕが存
在する場合にエンハンスメント型の電界効果トランジス
タ４２を経てＯｖの点に接続される。従って、検査装置
によって生せしめる信号は、これがトランジスタ４２を
流れる電流を越えるような低オーム抵抗で生ぜしめる必
要がある。
このことは他の各検査入力端（図示せず）に対しても満
足させる。従って、常規動作中ライン４１を経て検査入
力端に検査信号が供給されないと、この検査入力端はＯ
Ｖに維持される。電気回路４０から取出す検査信号は高
オーム抵抗のバッファ回路を介して生ぜしめられる為、
検査出力端と検査入力端との間が橋絡されていると、ト
ランジスタ４２が常にこの検査入力端をＯｖにもたらす
ことができる。従って、常規動作中、相互接続された検
査用接続パッドが互いに影響を及ぼし合うことのないよ
うにすることができる。
【図面の簡単な説明】
第１図は、複数個の集積回路が設けられた半導体スライ
スの一部を示す平面図、 第２図は、検査入力端の回路構成の一例を示す線図であ
る。 １・・・半導体スライス部分 ２〜５・・・ストライプ １０、２０．３０．３２・・・集積回路１１〜１９・・
・接続パッド ２１〜２９・・・接続パッド ４０・・・電気回路 ４２・・・電界効果トランジスタ

Claims (1)

  1. 【特許請求の範囲】 １、複数の同様な集積回路を半導体スライス上に連結し
    て製造し、次にこれら集積回路を切断により互いに分離
    することにより集積回路を製造する方法であって、各集
    積回路の縁部には複数個の接続パッドが設けられ、これ
    ら接続パッドのうちの数個は集積回路を隣接の集積回路
    から分離する前に当該集積回路を検査するためにのみ用
    いられるようにする集積回路の製造方法において、 検査のみに用いる接続パッドは、少なくと も２つの互いに隣接する集積回路間で互いに対向する側
    縁部に設け、これら接続パッドをこれら集積回路により
    少なくとも部分的に共通させてこれら集積回路に接続し
    、個々の集積回路に分断する切断をこれら接続パッドを
    十分に貫通するように行なうことを特徴とする集積回路
    の製造方法。 ２、複数の同様な集積回路を半導体スライス上に連結し
    て製造し、次にこれら集積回路を切断により互いに分離
    することにより得た集積回路であって、各集積回路の縁
    部には複数個の接続パッドが設けられ、これら接続パッ
    ドのうちの数個は集積回路を隣接の集積回路から分離す
    る前に当該集積回路を検査するためにのみ用いられるよ
    うにした集積回路において、 検査のみに用いる接続パッドは少なくとも １つの側縁部に配置され且つ製造中半導体スライス上で
    この側縁部に隣接する他の集積回路と共有されしかもこ
    の側縁部に連結されており、集積回路を他の集積回路か
    ら分離する切断がこれら接続パッドを十分に貫通して行
    ったことを特徴とする集積回路。 ３、請求項２に記載の集積回路において、互いに隣接す
    る集積回路は、共有する接続パッドが配置された側縁部
    で互いに鏡像関係の構成をしていることを特徴とする集
    積回路。 ４、請求項３に記載の集積回路において、集積回路の常
    規動作用の接続パッドは、共有の接続パッドを有する側
    縁部に対し平行な中心線を中心として鏡像順序で二重に
    設けられていることを特徴とする集積回路。 ５、請求項２〜４のいずれか一項に記載の集積回路にお
    いて、少なくとも、集積回路の分離前に隣接する２つの
    集積回路に共通であり入力端を構成する接続パッドの各
    々が、動作電圧が印加された際に集積回路内の導電素子
    を介して所定の電位の点、特に動作電圧の一極に接続さ
    れるようになっていることを特徴とする集積回路。
JP2301237A 1989-11-08 1990-11-08 集積回路及びその製造方法 Pending JPH03180047A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3937187.5 1989-11-08
DE3937187A DE3937187A1 (de) 1989-11-08 1989-11-08 Verfahren zum herstellen von integrierten schaltungen sowie integrierte schaltung

Publications (1)

Publication Number Publication Date
JPH03180047A true JPH03180047A (ja) 1991-08-06

Family

ID=6393115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2301237A Pending JPH03180047A (ja) 1989-11-08 1990-11-08 集積回路及びその製造方法

Country Status (4)

Country Link
EP (1) EP0427328B1 (ja)
JP (1) JPH03180047A (ja)
KR (1) KR100190789B1 (ja)
DE (2) DE3937187A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614377A (en) 1994-02-28 1997-03-25 Myco Pharmaceuticals, Incorporated Methods for identifying inhibitors of fungal pathogenicity
RU2133522C1 (ru) 1997-11-03 1999-07-20 Закрытое акционерное общество "Техно-ТМ" Способ изготовления и контроля электронных компонентов
DE19831563C2 (de) * 1998-07-14 2000-11-30 Siemens Ag Anordnungen zum Testen von Chips
DE19839807C1 (de) * 1998-09-01 1999-10-07 Siemens Ag Verfahren zum Betrieb einer integrierten Schaltung
JP3369494B2 (ja) * 1998-12-24 2003-01-20 台湾茂▲せき▼電子股▲ふん▼有限公司 ウェハーテストの不良パターン自動識別装置と方法
US6639859B2 (en) * 2001-10-25 2003-10-28 Hewlett-Packard Development Company, L.P. Test array and method for testing memory arrays

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111435A (ja) * 1983-11-22 1985-06-17 Nec Ic Microcomput Syst Ltd 集積回路
JPS61181139A (ja) * 1985-02-06 1986-08-13 Nec Corp 半導体集積回路装置
JPS6451630A (en) * 1987-08-24 1989-02-27 Hitachi Ltd Collecting substrate for electronic device

Also Published As

Publication number Publication date
EP0427328A3 (en) 1992-08-05
KR100190789B1 (ko) 1999-06-01
DE3937187A1 (de) 1991-05-16
DE59010116D1 (de) 1996-03-21
EP0427328B1 (de) 1996-02-07
KR910010701A (ko) 1991-06-29
EP0427328A2 (de) 1991-05-15

Similar Documents

Publication Publication Date Title
US5285082A (en) Integrated test circuits having pads provided along scribe lines
US6121677A (en) Reduced size integrated circuits and methods using test pads located in scribe regions of integrated circuits wafers
KR100487530B1 (ko) 테스트 소자 그룹이 구비된 반도체 소자
EP0702402B1 (en) Manufacturing method for integrated circuits and semiconductor wafer so obtained
JPH03180047A (ja) 集積回路及びその製造方法
JPS621247A (ja) 半導体装置の製造方法
US20210166982A1 (en) Wafer structure, die fabrication method and chip
JPH0265149A (ja) 半導体装置
US20230253271A1 (en) Semiconductor wafer having contact pads configured to act as probe pads
US20030047731A1 (en) Semiconductor device and test device for same
JPH04365347A (ja) 半導体チップにおけるモニタ装置用素子構造
JPH0917832A (ja) 半導体装置
JPH01303750A (ja) ウエハ・スケール・メモリ
JPH0122736B2 (ja)
KR100448113B1 (ko) 반도체 소자
JP2002141383A (ja) 半導体装置の製造方法および半導体ウェハ
JPH11330176A (ja) 半導体集積回路装置
JPH0529546A (ja) 半導体集積回路
JP2002093868A (ja) 半導体装置
JP2004342725A (ja) 半導体ウエハ
JPH08335616A (ja) 半導体装置及びその検査方法
JP2000114378A (ja) 変更容易である回路配線を有する半導体回路素子及びその製造方法
JP2001033515A (ja) 半導体装置の裏面解析用基板
JP3324770B2 (ja) 半導体デバイスのバーンイン及びテスト用半導体ウェーハ
JP2001326262A (ja) 半導体ウエハー及び半導体装置の検査方法