JP3001587B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JP3001587B2 JP3001587B2 JP1120677A JP12067789A JP3001587B2 JP 3001587 B2 JP3001587 B2 JP 3001587B2 JP 1120677 A JP1120677 A JP 1120677A JP 12067789 A JP12067789 A JP 12067789A JP 3001587 B2 JP3001587 B2 JP 3001587B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafer alignment
- fuse
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、高精度に位置ぎめを行い、レーザ光照射に
より半導体ウエハを加工する半導体集積回路の製造方法
に関するものであり、特に半導体メモリの冗長救済技術
に関するものである。
より半導体ウエハを加工する半導体集積回路の製造方法
に関するものであり、特に半導体メモリの冗長救済技術
に関するものである。
従来の技術 半導体集積回路、その中でも半導体メモリは、大容量
化、微細化が年々進んでいる。そのため、ダストや欠陥
による半導体メモリの歩留低下が問題のひとつとなって
いる。これを解決するための方法として、冗長救済技術
がある。この技術は、半導体メモリに冗長回路を形成し
ておき、ウエハ検査により不良のチップの不良メモリを
検出すると、ウエハ検査時のデータに基づいて、レーザ
加工装置により不良チップの冗長回路の中のヒューズを
切断し、不良メモリと冗長回路の予備のメモリとを置き
換える技術であり、以上のようにして、不良チップを良
品化し、救済している。この冗長救済技術においては、
半導体集積回路の中の冗長回路の中のヒューズ位置を高
精度で位置を確定させてから、ヒューズをレーザ光照射
で切断することが必要である。従来のヒューズ切断方法
は、まず第２図に示す半導体集積回路ウエハ11の上の基
準となるウエハアライメントマーク12,13,14を用いて、
ウエハ11の位置合せを行う。すなわち、レーザ加工装置
では、ウエハアライメントマーク12,13を用いてウエハ1
1の水平方向の水平出しと、ウエハ11のＹ座標の確定を
行い、続いて、ウエハアライメントマーク12,13の水平
方向と直交するウエハアライメントマーク14を用いて、
ウエハ11のＸ座標の確定を行う。このようにして求めら
れたウエハ11のＸ座標とＹ座標から、冗長救済処理のヒ
ューズ切断加工を行うチップのヒューズ位置を計算し
て、算出されたウエハ位置へウエハ11を移動する。つま
り、レーザ光が照射される位置の下にチップ内の切断さ
れるべきヒューズ（図示せず）が来るようにウエハ11を
移動し、その後レーザ光を照射してヒューズを切断して
いる。
化、微細化が年々進んでいる。そのため、ダストや欠陥
による半導体メモリの歩留低下が問題のひとつとなって
いる。これを解決するための方法として、冗長救済技術
がある。この技術は、半導体メモリに冗長回路を形成し
ておき、ウエハ検査により不良のチップの不良メモリを
検出すると、ウエハ検査時のデータに基づいて、レーザ
加工装置により不良チップの冗長回路の中のヒューズを
切断し、不良メモリと冗長回路の予備のメモリとを置き
換える技術であり、以上のようにして、不良チップを良
品化し、救済している。この冗長救済技術においては、
半導体集積回路の中の冗長回路の中のヒューズ位置を高
精度で位置を確定させてから、ヒューズをレーザ光照射
で切断することが必要である。従来のヒューズ切断方法
は、まず第２図に示す半導体集積回路ウエハ11の上の基
準となるウエハアライメントマーク12,13,14を用いて、
ウエハ11の位置合せを行う。すなわち、レーザ加工装置
では、ウエハアライメントマーク12,13を用いてウエハ1
1の水平方向の水平出しと、ウエハ11のＹ座標の確定を
行い、続いて、ウエハアライメントマーク12,13の水平
方向と直交するウエハアライメントマーク14を用いて、
ウエハ11のＸ座標の確定を行う。このようにして求めら
れたウエハ11のＸ座標とＹ座標から、冗長救済処理のヒ
ューズ切断加工を行うチップのヒューズ位置を計算し
て、算出されたウエハ位置へウエハ11を移動する。つま
り、レーザ光が照射される位置の下にチップ内の切断さ
れるべきヒューズ（図示せず）が来るようにウエハ11を
移動し、その後レーザ光を照射してヒューズを切断して
いる。
発明が解決しようとする課題 しかしながら、従来の製造方法によるヒューズ切断で
は、ウエハ11のヒューズ位置と、レーザ光照射位置に
は、重ね合せの誤差が大きく生じるという問題があっ
た。すなわち、通常、選択酸化膜分離工程で形成された
ウエハ11の上のウエハアライメントマーク12,13,14を基
準として、各工程のマスク合せがなされる。まずヒュー
ズ形成の工程時、ウエハアライメントマーク12,13,14
と、ヒューズ形成用マスクとの重ね合せのアライメント
誤差E1が生じる。次に、冗長救済工程では、選択酸化膜
分離工程で形成されたウエハ11の上のウエハアライメン
トマーク12,13,14でウエハアライメントが行なわれると
きに、アライメント誤差E2が生じる。したがって、ヒュ
ーズ切断時に生じるレーザ光照射位置と切断するヒュー
ズ位置との間のウエハ位置合せの全誤差ETは主として ET＝E1＋E2 となる。通常、これらのアライメント誤差E1,E2は、0.3
μｍ〜0.5μｍ程度であり、他の誤差は無視できる程度
に小さい。よって、ウエハ位置合せの全誤差ETは、0.6
μｍ〜1.0μｍになる。以上のように、半導体集積回路
の冗長救済による構造が高精度で行えず、レーザ光の照
射ずれが発生し、歩留が低下するという問題があった。
は、ウエハ11のヒューズ位置と、レーザ光照射位置に
は、重ね合せの誤差が大きく生じるという問題があっ
た。すなわち、通常、選択酸化膜分離工程で形成された
ウエハ11の上のウエハアライメントマーク12,13,14を基
準として、各工程のマスク合せがなされる。まずヒュー
ズ形成の工程時、ウエハアライメントマーク12,13,14
と、ヒューズ形成用マスクとの重ね合せのアライメント
誤差E1が生じる。次に、冗長救済工程では、選択酸化膜
分離工程で形成されたウエハ11の上のウエハアライメン
トマーク12,13,14でウエハアライメントが行なわれると
きに、アライメント誤差E2が生じる。したがって、ヒュ
ーズ切断時に生じるレーザ光照射位置と切断するヒュー
ズ位置との間のウエハ位置合せの全誤差ETは主として ET＝E1＋E2 となる。通常、これらのアライメント誤差E1,E2は、0.3
μｍ〜0.5μｍ程度であり、他の誤差は無視できる程度
に小さい。よって、ウエハ位置合せの全誤差ETは、0.6
μｍ〜1.0μｍになる。以上のように、半導体集積回路
の冗長救済による構造が高精度で行えず、レーザ光の照
射ずれが発生し、歩留が低下するという問題があった。
本発明は上記問題を解決するものであり、冗長回路の
ヒューズ切断時のレーザ光の照射ずれを防止し、歩留を
向上させる半導体集積回路の製造方法を提供することを
目的とするものである。
ヒューズ切断時のレーザ光の照射ずれを防止し、歩留を
向上させる半導体集積回路の製造方法を提供することを
目的とするものである。
課題を解決するための手段 上記問題を解決するため、本発明の半導体集積回路の
製造方法は、ウエハ上に設けられた，基準となる第１の
ウエハアライメントマークとは別の，少なくとも１つの
第２のウエハアライメントマークを有する，全チップ上
へのヒューズ形成用マスクを用いた半導体集積回路の製
造方法であって、 前記第１のウエハアライメントマークを使用してウエ
ハアライメントを行い、前記ウエハ上に、前記ヒューズ
および前記第２のウエハアライメントマークを、同時に
かつ同一の材料で形成する工程と、 前記第２のウエハアライメントマークを使用して、ウ
エハアライメント工程のみを行い、この状態で、レーザ
光により前記ウエハ上の全チップにおける所望のヒュー
ズの切断加工を行う工程と、 を備えたものである。
製造方法は、ウエハ上に設けられた，基準となる第１の
ウエハアライメントマークとは別の，少なくとも１つの
第２のウエハアライメントマークを有する，全チップ上
へのヒューズ形成用マスクを用いた半導体集積回路の製
造方法であって、 前記第１のウエハアライメントマークを使用してウエ
ハアライメントを行い、前記ウエハ上に、前記ヒューズ
および前記第２のウエハアライメントマークを、同時に
かつ同一の材料で形成する工程と、 前記第２のウエハアライメントマークを使用して、ウ
エハアライメント工程のみを行い、この状態で、レーザ
光により前記ウエハ上の全チップにおける所望のヒュー
ズの切断加工を行う工程と、 を備えたものである。
作用 上記製造方法により、切断加工工程において第２のウ
エハアライメントマークを使用してウエハアライメント
を行うことによって、この第２のウエハアライメントマ
ークとレーザ光照射位置とのウエハアライメント誤差
が、レーザ光により切断されるヒューズ位置とレーザ光
照射位置との間の誤差になる。よって、第２のウエハア
ライメントマークを形成する工程時のウエハ上の第１の
ウエハアライメントマークとヒューズ形成マスクとの間
のアライメント誤差が無視され、ヒューズ切断時のレー
ザ光の照射ずれが少なくなる。
エハアライメントマークを使用してウエハアライメント
を行うことによって、この第２のウエハアライメントマ
ークとレーザ光照射位置とのウエハアライメント誤差
が、レーザ光により切断されるヒューズ位置とレーザ光
照射位置との間の誤差になる。よって、第２のウエハア
ライメントマークを形成する工程時のウエハ上の第１の
ウエハアライメントマークとヒューズ形成マスクとの間
のアライメント誤差が無視され、ヒューズ切断時のレー
ザ光の照射ずれが少なくなる。
実施例 以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の半導体集積回路の製造方法を用いて
ヒューズ形成工程後に形成されたウエハの平面図であ
る。
ヒューズ形成工程後に形成されたウエハの平面図であ
る。
半導体集積回路ウエハ１の上に、基準となる第１のウ
エハアライメントマーク2,3,4を用いて、各製造工程ご
とのマスク合せが行われ、ウエハ１の全面に多数の半導
体集積回路チップ８の製造工程が進行する。そして、ヒ
ューズ形成工程においては、ヒューズ形成用マスクに第
２のウエハアライメントマークを設け、ヒューズ（図示
せず）形成時に、ヒューズ形成と同時に、ヒューズ材質
と同一の材質の第２のウエハアライメントマーク5,6,7
をウエハ１の上に形成する。この後、半導体集積回路の
検査工程において、良品，不良品，冗長救済可能品を検
査選別する。そして、冗長救済可能品のあるウエハ１
は、レーザ加工装置により、第２のウエハアライメント
マーク5,6,7を用いてウエハアライメントを行い、検査
時のデータから算出された位置のヒューズを切断する。
すなわち、レーザ加工装置では、まず第２のウエハアラ
イメントマーク5,6を用いてウエハ１の水平方向の水平
出しと、ウエハ１のＹ座標の確定を行い、続いて、第２
のウエハアライメントマーク5,6の水平方向と直交する
第２のウエハアライメントマーク７を用いて、ウエハ１
のＸ座標の確定を行い、このようにして求められたウエ
ハ１のＸ座標とＹ座標から、冗長救済処理のヒューズ切
断加工を行うチップ８のヒューズ位置を計算して、算出
されたウエハ位置へウエハ１を移動してヒューズを切断
する。
エハアライメントマーク2,3,4を用いて、各製造工程ご
とのマスク合せが行われ、ウエハ１の全面に多数の半導
体集積回路チップ８の製造工程が進行する。そして、ヒ
ューズ形成工程においては、ヒューズ形成用マスクに第
２のウエハアライメントマークを設け、ヒューズ（図示
せず）形成時に、ヒューズ形成と同時に、ヒューズ材質
と同一の材質の第２のウエハアライメントマーク5,6,7
をウエハ１の上に形成する。この後、半導体集積回路の
検査工程において、良品，不良品，冗長救済可能品を検
査選別する。そして、冗長救済可能品のあるウエハ１
は、レーザ加工装置により、第２のウエハアライメント
マーク5,6,7を用いてウエハアライメントを行い、検査
時のデータから算出された位置のヒューズを切断する。
すなわち、レーザ加工装置では、まず第２のウエハアラ
イメントマーク5,6を用いてウエハ１の水平方向の水平
出しと、ウエハ１のＹ座標の確定を行い、続いて、第２
のウエハアライメントマーク5,6の水平方向と直交する
第２のウエハアライメントマーク７を用いて、ウエハ１
のＸ座標の確定を行い、このようにして求められたウエ
ハ１のＸ座標とＹ座標から、冗長救済処理のヒューズ切
断加工を行うチップ８のヒューズ位置を計算して、算出
されたウエハ位置へウエハ１を移動してヒューズを切断
する。
このように、ヒューズ切断を行う工程において、第２
のウエハアライメントマーク5,6,7を用いてウエハアラ
イメントを行うことによって、第１のウエハアライメン
トマーク2,3,4とヒューズ形成用マスクとの間のアライ
メント誤差を無視でき、ヒューズ位置とレーザ光照射位
置との間の誤差を、第２のウエハアライメントマーク5,
6,7とレーザ光照射位置とのアライメント誤差に抑える
ことができ、レーザ光の照射ずれを無くすことが可能に
になり、歩留を向上させることができる。
のウエハアライメントマーク5,6,7を用いてウエハアラ
イメントを行うことによって、第１のウエハアライメン
トマーク2,3,4とヒューズ形成用マスクとの間のアライ
メント誤差を無視でき、ヒューズ位置とレーザ光照射位
置との間の誤差を、第２のウエハアライメントマーク5,
6,7とレーザ光照射位置とのアライメント誤差に抑える
ことができ、レーザ光の照射ずれを無くすことが可能に
になり、歩留を向上させることができる。
なお、第１図の実施例では第２のウエハアライメント
マーク5,6のＹ座標は、第１のウエハアライメントマー
ク2,3のＹ座標と異なって図示してあるが同一でも良
い。ただし、第２のウエハアライメントマーク5,6のＸ
座標が、第１のウエハアライメントマーク2,3のＸ座標
と同一の場合は、ウエハアライメントができる程度（約
500μｍ以上）第２のウエハアライメントマーク5,6のＹ
座標が離れていなければならない。また、第２のウエハ
アライメントマーク5,6のＹ座標が第１のウエハアライ
メントマーク2,3のＹ座標と同一の場合、第２のウエハ
アライメントマーク５が第１のウエハアライメントマー
ク２と重なってはならず、また第２のウエハアライメン
トマーク６が第１のウエハアライメントマーク３と重な
ってはならない。同様に、第２のウエハアライメントマ
ーク７のＸ座標は、第１のウエハアライメントマーク４
のＸ座標と異って図示してあるが同一でも良く、同一の
場合、第２のウエハアライメントマーク７と第１のウエ
ハアライメントマーク４が重なってはならない、第２の
ウエハアライメントマーク７のＹ座標が、第１のウエハ
アライメントマーク４のＹ座標と同一の場合、ウエハア
ライメントができる程度（約500μｍ以上）第２のウエ
ハアライメントマーク７のＸ座標が離れていなければな
らない。いずれの場合も、それぞれのウエハアライメン
トマークがお互いに悪影響を与えないように配置しなけ
ればならない。
マーク5,6のＹ座標は、第１のウエハアライメントマー
ク2,3のＹ座標と異なって図示してあるが同一でも良
い。ただし、第２のウエハアライメントマーク5,6のＸ
座標が、第１のウエハアライメントマーク2,3のＸ座標
と同一の場合は、ウエハアライメントができる程度（約
500μｍ以上）第２のウエハアライメントマーク5,6のＹ
座標が離れていなければならない。また、第２のウエハ
アライメントマーク5,6のＹ座標が第１のウエハアライ
メントマーク2,3のＹ座標と同一の場合、第２のウエハ
アライメントマーク５が第１のウエハアライメントマー
ク２と重なってはならず、また第２のウエハアライメン
トマーク６が第１のウエハアライメントマーク３と重な
ってはならない。同様に、第２のウエハアライメントマ
ーク７のＸ座標は、第１のウエハアライメントマーク４
のＸ座標と異って図示してあるが同一でも良く、同一の
場合、第２のウエハアライメントマーク７と第１のウエ
ハアライメントマーク４が重なってはならない、第２の
ウエハアライメントマーク７のＹ座標が、第１のウエハ
アライメントマーク４のＹ座標と同一の場合、ウエハア
ライメントができる程度（約500μｍ以上）第２のウエ
ハアライメントマーク７のＸ座標が離れていなければな
らない。いずれの場合も、それぞれのウエハアライメン
トマークがお互いに悪影響を与えないように配置しなけ
ればならない。
発明の効果 以上のように本発明によれば、ヒューズ形成用マスク
により形成した第２のウエハアライメントマークでウエ
ハアライメントを行うことから、ウエハのＸ座標とＹ座
標とを確定するとともに水平出しを行うことができ、こ
れにより切断加工されるヒューズと、レーザ光照射位置
とのずれを、１回のウエハアライメント誤差の約0.5μ
ｍ以内とすることが可能になり、半導体集積回路の冗長
救済による製造が高精度に行え、レーザ光照射ずれを無
くすことが可能になり、歩留を向上させることができ
る。
により形成した第２のウエハアライメントマークでウエ
ハアライメントを行うことから、ウエハのＸ座標とＹ座
標とを確定するとともに水平出しを行うことができ、こ
れにより切断加工されるヒューズと、レーザ光照射位置
とのずれを、１回のウエハアライメント誤差の約0.5μ
ｍ以内とすることが可能になり、半導体集積回路の冗長
救済による製造が高精度に行え、レーザ光照射ずれを無
くすことが可能になり、歩留を向上させることができ
る。
第１図は本発明の一実施例であり、本発明の半導体集積
回路の製造方法を用いてヒューズ形成工程後に形成され
たウエハの平面図である。第２図は従来の半導体集積回
路の製造方法を用いて形成されたウエハの平面図であ
る。 １……半導体集積回路ウエハ、2,3,4……第１のウエハ
アライメントマーク、5,6,7……第２のウエハアライメ
ントマーク、８……半導体集積回路チップ。
回路の製造方法を用いてヒューズ形成工程後に形成され
たウエハの平面図である。第２図は従来の半導体集積回
路の製造方法を用いて形成されたウエハの平面図であ
る。 １……半導体集積回路ウエハ、2,3,4……第１のウエハ
アライメントマーク、5,6,7……第２のウエハアライメ
ントマーク、８……半導体集積回路チップ。
Claims (1)
- 【請求項１】ウエハ上に設けられた，基準となる第１の
ウエハアライメントマークとは別の，少なくとも１つの
第２のウエハアライメントマークを有する，全チップ上
へのヒューズ形成用マスクを用いた半導体集積回路の製
造方法であって、 前記第１のウエハアライメントマークを使用してウエハ
アライメントを行い、前記ウエハ上に、前記ヒューズお
よび前記第２のウエハアライメントマークを、同時にか
つ同一の材料で形成する工程と、 前記第２のウエハアライメントマークを使用して、ウエ
ハアライメント工程のみを行い、この状態で、レーザ光
により前記ウエハ上の全チップにおける所望のヒューズ
の切断加工を行う工程と、 を備えた半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1120677A JP3001587B2 (ja) | 1989-05-15 | 1989-05-15 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1120677A JP3001587B2 (ja) | 1989-05-15 | 1989-05-15 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02299251A JPH02299251A (ja) | 1990-12-11 |
| JP3001587B2 true JP3001587B2 (ja) | 2000-01-24 |
Family
ID=14792212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1120677A Expired - Lifetime JP3001587B2 (ja) | 1989-05-15 | 1989-05-15 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3001587B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1057424C (zh) * | 1996-02-29 | 2000-10-11 | 中国科学院上海光学精密机械研究所 | 微通道冷却热沉 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6661106B1 (en) * | 2002-08-13 | 2003-12-09 | International Business Machines Corporation | Alignment mark structure for laser fusing and method of use |
| JP5266857B2 (ja) * | 2008-04-24 | 2013-08-21 | ミツミ電機株式会社 | チップのアライメント方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136546A (ja) * | 1986-11-27 | 1988-06-08 | Nec Corp | レ−ザ−・トリミング装置 |
| JPH02192754A (ja) * | 1989-01-20 | 1990-07-30 | Mitsubishi Electric Corp | 半導体装置 |
-
1989
- 1989-05-15 JP JP1120677A patent/JP3001587B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1057424C (zh) * | 1996-02-29 | 2000-10-11 | 中国科学院上海光学精密机械研究所 | 微通道冷却热沉 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02299251A (ja) | 1990-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7053495B2 (en) | Semiconductor integrated circuit device and method for fabricating the same | |
| JPS61268052A (ja) | 半導体ウエハ−におけるレ−ザトリミング方法 | |
| KR100271048B1 (ko) | 얼라인먼트 방법 | |
| JP2859855B2 (ja) | 半導体素子の微細パターンアライメント方法 | |
| JP2866831B2 (ja) | レーザ加工装置の位置決め方法 | |
| JP3001587B2 (ja) | 半導体集積回路の製造方法 | |
| JP3670634B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2577346B2 (ja) | 半導体装置の製造方法 | |
| JP2000306822A (ja) | 半導体装置の製造方法 | |
| US6529623B1 (en) | Stepper lens specific reticle compensation for critical dimension control | |
| EP0602271B1 (en) | Testing and repairing process for memory chips on a wafer, each chip having a redundancy circuit | |
| JP3265788B2 (ja) | 半導体集積回路の検査方法および検査装置 | |
| JP3317214B2 (ja) | 半導体集積回路 | |
| JPH08274178A (ja) | 半導体装置の製造方法 | |
| JP2001035924A (ja) | 半導体装置及びトリミング方法 | |
| JP2633306B2 (ja) | レーザ加工方法 | |
| US20230259039A1 (en) | Method of determining overlay error during semiconductor fabrication | |
| JPS61228626A (ja) | パタ−ン修正装置 | |
| JPS59201441A (ja) | 集束イオンビ−ムを用いたヒユ−ズ切断方法 | |
| JPH02192754A (ja) | 半導体装置 | |
| JP4309560B2 (ja) | 半導体装置及びその製造方法並びに半導体ウエーハ | |
| JP2807028B2 (ja) | レーザリペア方法 | |
| JPH03201462A (ja) | 半導体集積回路装置 | |
| JPS63136546A (ja) | レ−ザ−・トリミング装置 | |
| TW202335232A (zh) | 疊對量測標記 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |