JPH03201462A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH03201462A
JPH03201462A JP34023589A JP34023589A JPH03201462A JP H03201462 A JPH03201462 A JP H03201462A JP 34023589 A JP34023589 A JP 34023589A JP 34023589 A JP34023589 A JP 34023589A JP H03201462 A JPH03201462 A JP H03201462A
Authority
JP
Japan
Prior art keywords
layer
groove
alignment mark
substrate
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34023589A
Other languages
English (en)
Inventor
Satoshi Takano
聡 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP34023589A priority Critical patent/JPH03201462A/ja
Publication of JPH03201462A publication Critical patent/JPH03201462A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、冗長構成におけるレーザヒユーズ及び位置
検出用アライメントマークを有する半導体集積回路装置
に関する。
〔従来の技術〕
従来、例えばメモリ素子などの半導体集積回路装置にお
いて、不良のメモリセルを正常なメモリセルに置換する
技術として、冗長(リダンダンシー)構成が採用され、
チップの歩留り向上のために広く用いられている技術で
ある。
ところで、このようなりダンダンシー技術における不良
回路の置換方式として、レーザ光を照射することによっ
てレーザヒユーズを溶断、或いはレーザヒユーズの抵抗
を低抵抗化する方式と、ヒユーズに電気的にパルスを加
えてヒユーズを溶断。
或いはヒユーズの抵抗値を変える方式とがあり、前者の
レーザ光を照射する方式では、レーザヒユーズに正確に
レーザ光を照射するために、レーザヒユーズの位置を正
確に検出する必要があり、通常レーザヒユーズの位置の
相対的基準となる位置検出用アライメントマークが設け
られている。
そして、このようなレーザヒユーズは、例えばIEEE
 TRANSACTONS ON ELECTRON 
DEVICES、 Vol、3B。
No、fll、 JUNE 1989. P、1057
のPlglに示されているように、レーザのエネルギー
を効率よく吸収し溶断し易いという観点から、通常ポリ
シリコンで形成される。
すなわち、第3図に示すように、半導体基板であるシリ
コン基板工上に絶縁層2が形成され、この絶縁層2上に
レーザヒユーズとしての第1の層3及び位置検出用アラ
イメントマークとしての第2の層4がポリシリコンによ
って同時に形成され、さらにこれら両層3,4を被覆し
て絶縁層2上に絶縁層5が形成される。
そして、レーザ光の照射によりヒユーズとしての第1の
層3を溶断して不良回路と正常回路を置換する場合、強
度の低いレーザ光をアライメントマークとしての第2の
層4付近をスキャンし、反射レーザ光を検出してその反
射率の変化から第2の層4を検出する。
このとき、反射率は、第2の層4の上面の平坦部分と、
第2の層4の側面部分とで異なるため、レーザ光をスキ
ャンしたときに、側面部分で反射率が変化し、この変化
を検出することによってアライメントマークとしての第
2の層4を検出することができる。
つぎに、検出した第2の層4を原点として、そこから既
知の所定距離離れたレーザヒユーズとしての第1の層3
に強度の高いレーザ光が精度よく照射され、第1の層3
が溶断され、不良回路と正常回路の置換が行われる。
このように、レーザヒユーズとしての第1の層3とアラ
イメントマークとしての第2の層4を、ともにポリシリ
コンによって同時形成すると、1枚のマスクにより同一
プロセスで両層3.4が形成されるため、両層3,4間
に位置ずれが生じることはなく、両層3.4間の距離を
設計値に高精度に設定することができ、検出した第2の
層4を原点として第1の層3に精度よくレーザ光を照射
することができ、レーザヒユーズのない位置にレーザ光
を誤って照射することを防止できる。
しかし、ポリシリコンはレーザ光の反射率が低いため、
第3図のように、ポリシリコンをアライメントマークの
材料として用いた場合、レーザ光をスキャンしたときの
反射率の変化があまり太きくならず、アライメントマー
クとしての第2の層4の検出精度にやや欠けるという欠
点があった。
そこで、第4図に示すように、ポリシリコンからなるレ
ーザヒユーズとしての第1の層3を形成し、第1の層3
を被覆して絶縁層5を形成したのち、ポリシリコンより
もレーザ光の反射率の高い金属等1例えばアルミニウム
からなる第2の層6をアライメントマークとして絶縁層
5上の所定位置に形成することが行われている。
これによって、第3図の場合に比べ、アライメントマー
クとしての第2の層6のレーザ光の反射率が高くなり、
アライメントマークの検出精度は向上するが、第3図の
場合と異なり、両層3,6を別のプロセスで形成するた
め、両層3.6の形成用のマスクの位置ずれを生じ、こ
れにより、アライメントマークとしての第2の層6から
レーザヒユーズとしての第1の層3までの距離が設計値
からずれてしまい、レーザヒユーズのない位置にレーザ
光が照射され、レーザヒユーズを溶断し損うという不都
合が発生する。
このような不都合を解消するために、第5図に示すよう
に、第3図に示すポリシリコンからなる第2の層4上の
絶縁層5に、第2の層4を被覆するように反射率の高い
アルミニウム等からなる第3の層7を積層形成すること
が行われている。
このようにすると、第2の層4の形状が上層の第3の層
7に転写されるため、第3の層7の形成の際に、第4図
の場合のようなマスクの位置ずれによる第1.第3の層
3,7間の距離の変動が生ずることはなく、第3の層7
によるレーザ光の反射率が高く、アライメントマークの
位置検出精度も高くなり、レーザヒユーズを溶断し損う
こともない。
〔発明が解決しようとする課題〕
第5図に示すように、単に第2の層4の上側に高反射率
の第3の層7を積層形成しただけでは、高集積化に伴う
各層3.4.7パターンの微細化により、第3の層7の
傾斜部分での段差が小さくなるため、レーザ光のスキャ
ンによる反射率の変化があまり大きくならず、高集積化
に伴いアライメントマークの検出精度が低下するという
問題点があった。
この発明は、上記のような問題点を解消するためになさ
れ、高集積化に伴うアライメントマークの検出精度の低
下を防止できるようにすることを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体集積回路装置は、冗長構成におけ
るレーザヒユーズとしての第1の層及び位置検出用アラ
イメントマークとしての第2の層を半導体基板上に有す
る半導体集積回路装置において、前記第2の層の周辺の
基板表面に形成された溝と、前記溝から前記第2の層上
の少なくとも一部にかけてアライメントマークとして形
成された前記第2の層より反射率の高い第3の層とを備
えたことを特徴としている。
〔作用〕
この発明においては、第2の層の周辺の基板周辺に溝を
形成し、この溝から第2の層上の少なくとも一部にかけ
てアライメントマークとしての高反射率の第3の層を形
成するため、高集積化に伴い第3の層のパターンが微細
化しても、第3の層の傾斜部分での段差が大きくなり、
レーザ光のスキャンによる反射率の変化が大きくなり、
従来に比べてアライメントマークの検出精度の向上が図
れ、レーザヒユーズとしての第1の層に精度よくレーザ
光が照射される。
〔実施例〕
第1図はこの発明の半導体集積回路装置の一実施例の断
面図である。
第1図において、8は半導体基板としてのシリコン基板
、9は基板8上に形成された絶縁層、10.11は絶縁
層9上にそれぞれ形成されたポリシリコンからなるレー
ザヒユーズとしての第1の層及びアライメントマークと
しての第2の層、12は第2の層11の周辺の基板8の
表面に形成された段差拡大用の溝、13は第1.第2の
層10゜11を被覆して基板8上に形成された絶縁層、
14は?ffJ 12から第2の層11上にかけて絶縁
層13に積層形成されたポリシリコンより高反射率のア
ルミニウム等からなる第3の層である。
つぎに、第1図に示す装置の製造工程について、第2図
を参照して説明する。
まず、第2図(a)に示すように、基板8上に絶縁層9
及びポリシリコン層15を形成したのち、ポリシリコン
層15上の第1.第2の層10.11の形成位置にのみ
レジスト16を形成し、同図(b)に示すようにポリシ
リコン層15及び絶縁層9をエツチングし、基板8上に
絶縁層9を介してポリシリコンからなる第1.第2の層
10.11を形成する。
その後、第2図(C)に示すように、溝12を形成すべ
き基板8の表面のみを露出して、全面にレジスト17を
形成し、第2の層11上のレジスト16及び新たなレジ
スト17をマスクとして、エツチングにより、露出した
第2の層11の周辺の基板8の表面に溝12を形成し、
各レジスト16゜17を除去したのち、全面に絶縁層1
3を形成し、満12から第2の層11−上にかけて絶縁
層13iこアルミニウムからなる第3の層14を形成す
る。
このように、第2の層11の周辺の基板8の表面に満1
2を形成することにより、第3の層14の傾斜部分での
段差を大きくすることができ、レザ光のスキャンによる
反射率の変化を大きくすることができる。
なお、上記実施例では、レーザヒユーズである第1の層
10及び下層のアライメントマークである第2の層11
の材料としてポリシリコンを用〜)、上層のアライメン
トマークである第3の層14の材料として、ポリシリコ
ンより反射率の高L)アルミニウムを用いた場合につい
て説明したが、これらの材料に限るものではなく、特に
第3の層14の材料は、第2の層11より反射率の高0
ものであればよい。
また、第3の層14は、第1図に示すように第2の層1
1を被覆するように形成されて(1なくても、溝12か
ら第2の層11上の少なくとも一部にかけて形成されて
いればよい。
さらに、上記実施例では、レーザヒユーズを溶断する場
合について説明したが、これに限らず、レーザ光の照射
によりレーザヒユーズの抵抗値を変える場合にも適用で
きるのは勿論である。
〔発明の効果〕
以上のように、この発明によれば、第2の層の周辺の基
板周辺に溝を形成し、この溝から第2の層上の少なくと
も一部にかけてアライメントマークとしての高反射率の
第3の層を形成したため、高集積化に伴い第3の層のパ
ターンが微細化しても、レーザ光のスキャンによる反射
率の変化を大きくすることができ、従来に比べてアライ
メントマークの検出精度の向上を図ることができ、レー
ザヒユーズとしての第1の層に確実にレーザ光を照射す
ることが可能となる。
【図面の簡単な説明】
第1図はこの発明の半導体集積回路装置の一実施例の断
面図、第2図は第1図に示す装置の製造工程を示す断面
図、第3図ないし第5図はそれぞれ従来の半導体集積回
路装置の断面図である。 図において、8はシリコン基板、1−0は第1の層、1
1は第2の層、12は溝、14は第3の層である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)冗長構成におけるレーザヒューズとしての第1の
    層及び位置検出用アライメントマークとしての第2の層
    を半導体基板上に有する半導体集積回路装置において、 前記第2の層の周辺の基板表面に形成された溝と、 前記溝から前記第2の層上の少なくとも一部にかけてア
    ライメントマークとして形成された前記第2の層より反
    射率の高い第3の層と を備えたことを特徴とする半導体集積回路装置。
JP34023589A 1989-12-28 1989-12-28 半導体集積回路装置 Pending JPH03201462A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34023589A JPH03201462A (ja) 1989-12-28 1989-12-28 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34023589A JPH03201462A (ja) 1989-12-28 1989-12-28 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH03201462A true JPH03201462A (ja) 1991-09-03

Family

ID=18334997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34023589A Pending JPH03201462A (ja) 1989-12-28 1989-12-28 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH03201462A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661106B1 (en) * 2002-08-13 2003-12-09 International Business Machines Corporation Alignment mark structure for laser fusing and method of use

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661106B1 (en) * 2002-08-13 2003-12-09 International Business Machines Corporation Alignment mark structure for laser fusing and method of use

Similar Documents

Publication Publication Date Title
US6635567B2 (en) Method of producing alignment marks
US5869383A (en) High contrast, low noise alignment mark for laser trimming of redundant memory arrays
US5128283A (en) Method of forming mask alignment marks
KR20030024613A (ko) 반도체 집적회로장치 및 그 제조방법
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
US5858854A (en) Method for forming high contrast alignment marks
US5264310A (en) Alignment mark having regions formed by energy beam irradiation therein and method of manufacturing the same
US6153941A (en) Semiconductor registration measurement mark
US8552427B2 (en) Fuse part of semiconductor device and method of fabricating the same
JPH03201462A (ja) 半導体集積回路装置
JP2002025888A (ja) アライメントマークおよびその形成方法、並びに半導体装置の製造方法
JPH0513372B2 (ja)
JP3001587B2 (ja) 半導体集積回路の製造方法
JPH0666240B2 (ja) 半導体装置の製造方法
JPS63237433A (ja) 半導体集積回路装置
JP2004022631A (ja) 半導体装置およびパターン配置方法
JP2000292905A (ja) パタンデータの作成方法および固体素子の製造方法
JP2767594B2 (ja) 半導体装置の製造方法
JPH08274178A (ja) 半導体装置の製造方法
JP4309560B2 (ja) 半導体装置及びその製造方法並びに半導体ウエーハ
KR100356474B1 (ko) 반도체 소자의 중첩 버니어 형성 방법
JPS61104637A (ja) 半導体装置
JP2762500B2 (ja) 半導体装置
KR100668730B1 (ko) 반도체 소자의 오버레이 키
JP4441915B2 (ja) 素子の製造方法