JP3317214B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP3317214B2
JP3317214B2 JP27673197A JP27673197A JP3317214B2 JP 3317214 B2 JP3317214 B2 JP 3317214B2 JP 27673197 A JP27673197 A JP 27673197A JP 27673197 A JP27673197 A JP 27673197A JP 3317214 B2 JP3317214 B2 JP 3317214B2
Authority
JP
Japan
Prior art keywords
fuse
integrated circuit
semiconductor integrated
alignment mark
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27673197A
Other languages
English (en)
Other versions
JPH11121623A (ja
Inventor
桂子 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27673197A priority Critical patent/JP3317214B2/ja
Publication of JPH11121623A publication Critical patent/JPH11121623A/ja
Application granted granted Critical
Publication of JP3317214B2 publication Critical patent/JP3317214B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、メモリ回路を有す
る半導体集積回路、例えば、DRAM(ダイナミック・
ランダム・アクセス・メモリ)において、不良と判断さ
れたメモリ回路に接続される、メモリ回路の切り替えを
行う為に導電性の材質で形成された配線層(以後、ヒュ
ーズという)を切断することにより、不良と判断された
メモリ回路を予備のメモリ回路に置き換えて半導体集積
回路の救済を可能にした半導体集積回路に関する。
【0002】
【従来の技術】従来より行われているメモリ回路を有す
る半導体集積回路におけるメモリ回路修復技術(以後、
リダンダンシィという)について説明する。まず、テス
タにより、DRAM等のメモリ回路の書き込みテストを
行う。これは、メモリ回路にデータを書き込んで、それ
を読み出し、メモリ回路が正常に動作するか否かをチェ
ックするテストのことである。これによりヒューズデー
タが作成される。ヒューズデータとは、メモリ回路の書
き込みテストにより、不良と判断されたメモリ回路を、
予め、半導体集積回路内に形成された予備のメモリ回路
に置き換えために、メモリ回路と予備のメモリ回路に接
続されているヒューズを切断するためのヒューズの番号
が記述されたものである。この作成されたヒューズデー
タをもとに、レーザリペア装置でのヒューズ切断が行わ
れる。ここで、レーザリペア装置とは、レーザを照射す
る事により、ヒューズを切断する装置のことである。こ
のレーザリペア装置内に、メモリ回路の書き込みテスト
により作成されたヒューズデータを読み込み、ヒューズ
データによって指定されたヒューズを切断することで、
不良となったメモリ回路が予備のメモリ回路に置き換わ
る。このメモリ回路の置き換えによって、半導体集積回
路を救済することが出来る。
【0003】第1の従来例を、具体的に図12乃至図1
6を用いて詳細に説明する。図12は半導体ウェハー1
に半導体集積回路3が形成された平面図である。半導体
集積回路3にはメモリ回路4と複数個のヒューズ5と予
備のメモリ回路16が形成されている。また、半導体集
積回路3の周囲に形成されているスクライブ線領域2に
は半導体ウェハー1の位置合わせに用いられるアライメ
ントマーク8a、8bがX、Y方向のそれぞれに形成さ
れている。
【0004】図13に示すウェハー観察用モニタ画面2
2は、レーザリペア装置に搭載されており、レーザリペ
ア装置内に取り付けられたモニタ用カメラでとらえたウ
ェハー1表面の映像を画面上に映し出す機能を有してい
る。また、ウェハー観察用モニタ画面22には図示した
ようなX、Y方向の十字の形状の目合わせ確認線13が
表示されている。この目合わせ確認線13のX、Y方向
の交点の中心がレーザの照射される中心位置となり、こ
れにより、ウェハー観察用モニタ画面22内に表示され
ているヒューズ5が、レーザの照射される中心からどの
程度ずれているか確認出来る様になっている。
【0005】図14は、ヒューズ5の一形状例の平面図
を示している。ヒューズ5は配線層10、例えば、アル
ミニウムで形成されており、ヒューズ5の下層は非配線
層11、例えば、酸化膜で形成されている。ヒューズ5
の周囲はカバー膜12で囲まれており、ヒューズ5の上
層はカバー膜12が除去されており、また、X方向に単
体で形成されている。
【0006】図15では、同形状のヒューズ5がY方向
に複数個連続して形成されている。ここで、レーザリペ
ア装置を用いてヒューズを切断する作業フローを図16
に基づき説明する。まず、メモリ回路の書き込みテスト
を行うことにより、作成されたヒューズデータをレーザ
リペア装置内へ読み込む(手順1)。
【0007】次に、読み込んだヒューズデータに対応し
た半導体ウェハー1をレーザリペア装置内へ搬送する
(手順2)。次に、搬送した半導体ウェハー1の位置合
わせを行う。図13に示すウェハー観察用モニタ画面2
2上に図12に示すアライメントマーク8a、8bを映
し出し、レーザリペア装置のアライメント用レーザでス
キャンを行い、アライメントマーク8a、8bの波形を
読みとることにより、図12のアライメントマーク8
a、8bの位置を求める(手順3)。
【0008】こうしてアライメントを行った後に、図1
3に示すウェハー観察用モニタ画面22に切断するヒュ
ーズ5が映し出される。ここで、作業者は切断するヒュ
ーズ5の中心と図13のウェハー観察用モニタ画面22
に表示されている目合わせ確認線13の中心とが合って
いるか否かをを確認する。ここで、合っていない場合に
は、作業者がレーザリペア装置のステージ移動用コント
ローラ、例えば、ジョイスティックにて手動でステージ
を動かし、図13に示す目合わせ確認線13の中心と切
断するヒューズ5の中心とを合わせる。この作業によ
り、目合わせ確認線13の中心にレーザが照射され、ヒ
ューズ5が切断される(手順4)。
【0009】そして、上記方法にて位置合わせを行った
後、例えば、スタートボタンを押すことにより、レーザ
リペア装置はヒューズデータにもとづいてヒューズ5の
切断を開始する(手順5)。また、第2の従来例とし
て、特開平6−232270号公報について、図20乃
至図26を用いて説明する。
【0010】図20は半導体ウェハー1に半導体集積回
路3が形成された平面図である。半導体集積回路3には
メモリ回路4と複数個のヒューズ5、及び、予備のメモ
リ回路16が形成されている。また、半導体集積回路3
の周囲に形成されているスクライブ線領域2にはレーザ
照射時に基準位置として用いられるレーザターゲット7
a〜7dが形成されている。また、これとは別に、半導
体集積回路3にはレーザターゲット7a〜7dの位置合
わせ用の認識パターン6が形成されている。
【0011】図21〜図24は認識パターン6の一実施
例を示す図である。この認識パターン6は、凸部と凹部
の段差が明確になるように形成されている。ここでは、
この認識パターン6を配線層10と非配線層11とで形
成されているものと仮定する。次に、レーザリペア装置
での作業フローを図26を用いて説明する。
【0012】先ず、メモリ回路の書き込みテストを行う
ことにより、作成されたヒューズデータをレーザリペア
装置へ読み込む(手順1)。次に、読み込んだヒューズ
データに対応した半導体ウェハー1をレーザリペア装置
内へ搬送する(手順2)。次に、レーザリペア装置内に
取り付けられたモニタ用カメラによって、半導体ウェハ
ー1の該当する半導体集積回路3の表面を図25のウェ
ハー観察用モニタ画面22上に映し出す。そして、ヒュ
ーズ5とは別個に形成された特徴的な認識パターン6
(図21〜図24)をレーザリペア装置に認識させ、こ
の認識パターン6が半導体集積回路3のどの位置にある
かをレーザリペア装置内で計算する(手順3)。
【0013】そして、前述の認識パターン6から位置を
計算することにより、図20に示すレーザターゲット7
a〜7dの位置を検索する。このレーザターゲット7a
〜7dが認識されると、この位置をもとにしてヒューズ
5の位置を確定する(手順4)。そして、レーザターゲ
ット7a〜7dを用いたアライメント終了後に、予め、
レーザリペア装置内に読み込んであるヒューズデータを
もとに、不良と判断されたメモリ回路4に接続されるヒ
ューズ5をレーザ照射により切断する。これにより、半
導体集積回路3内に形成されている予備のメモリ回路1
6へ置き換えるようになっている。この作業シーケンス
を繰り返すことにより、レーザによる半導体集積回路3
のメモリ回路の修復を行うことが出来る。
【0014】
【発明が解決しようとする課題】しかし、上述した従来
の技術においては、位置合わせの精度を上げることがで
きないという欠点があった。その理由を前述の第1の従
来例を用いて説明する。第1の従来例1で半導体集積回
路3におけるメモリ回路修復技術を用いた作業を行う場
合には、アライメントを行った後、前述の図13に示す
ウェハー観察用モニタ画面22にヒューズ5を映し出
し、作業者がこのウェハー観察用モニタ画面22に表示
された目合わせ確認線13にヒューズ5を手動で合わせ
ることで位置合わせを行っていた。
【0015】しかし、ヒューズは図15に示すように、
Y方向に同様の形状のヒューズが複数連続して形成され
ており、また、半導体集積回路3の縮小化と共にヒュー
ズも年々縮小化の傾向にあり、作業者が手動でヒューズ
5と目合わせ確認線13を合わせることは困難になって
いる。以下に図17、18、19を用いて詳細に説明す
る。図17はヒューズの一配置例の平面図である。図1
5と同様にヒューズ5は配線層10、例えば、アルミニ
ウムで形成されており、ヒューズ5の下層は非配線層1
1、例えば、酸化膜で形成されている。ヒューズ5の周
囲はカバー膜12で囲まれており、ヒューズ5の上層は
カバー膜12が除去されている。また、ヒューズ5はY
方向に同形状のヒューズ5が連続して並んでいる。そし
て、ここでは、ヒューズ5のそれぞれをヒューズ5a〜
5dと定義する。
【0016】また、ヒューズ5a〜5dはヒューズ幅を
h、隣接するヒューズのヒューズ幅の中心から中心まで
の距離、即ち、ヒューズピッチをlとし、ヒューズ間隔
をi、ヒューズ中心位置18から切断中心位置17まで
ずれた場合のズレ量、即ち、切断中心ズレ量をmとす
る。図19は図17とは異なる方向にヒューズを配置し
た例の平面図である。
【0017】例えば、ヒューズ5a、5bのヒューズ幅
hを1.0μm、ヒューズピッチlを2.0μmとした
時、半導体ウェハー製造工程での設計値の最大許容誤差
として±0.2μm、レーザリペア装置の精度上の最大
許容誤差として±0.5μmの両方の誤差が同方向に生
じた場合、ヒューズ設計座標値で合わせたヒューズの切
断中心位置17は実際の製品上のヒューズ中心位置18
より±0.7μmずれることになる(切断中心ズレ量
m)。従って、実際の切断するヒューズを5aとした
時、切断位置はヒューズ5aの0.2μm外側に中心位
置がずれる。ヒューズピッチlが2.0μmなので、ヒ
ューズ5a、5bの間隔iは1.0μmであり、0.2
μmずれていると、ヒューズ5aに隣接するヒューズ5
bからは0.8μmの場所をヒューズ中心位置として示
すこととなる。この場合、作業者が目視にて、実際に切
断するヒューズがヒューズ5aなのかヒューズ5bなの
かを見分け、手動で切断するヒューズ5aの中心位置に
合わせることは、レーザリペア装置内に取り付けられた
モニタ用カメラのレンズ倍率が低い為、図13に示すよ
うなウェハー観察用モニタ画面22の観察倍率では、縮
小化されていくヒューズ5に対応できない。従って、前
述のような位置ずれが生じた場合には、10分の1μm
単位での違いを見分けなくてはならないので、作業はか
なりの困難を要する。
【0018】更に、半導体集積回路上に設計されている
ヒューズ5は図17や図19のようにX、Yの両方向に
並んでいる場合がある。ここでは、図17、図19のヒ
ューズ5a、5bを例にとって説明する。図17のよう
にY方向に連続して並んでいるヒューズ5aについて、
ヒューズ幅hを1.0μm、ヒューズピッチlを2.0
μmとすると、ヒューズ5aのヒューズを切断する場合
には、図13の目合わせ確認線13の中心とヒューズ5
aの中心を合わせるが、ヒューズ5aはX方向が長い長
方形の形状である為、位置合わせで、図13の目合わせ
確認線13の中心とヒューズ5aのヒューズ中心位置1
8がずれていた場合には、X方向のヒューズ中心位置1
8を作業者が目視にて正確に合わせることは困難であ
る。この場合、作業者がヒューズ中心位置18からX方
向に2.0μmずらして合わせてしまった場合、ヒュー
ズ5aのヒューズ中心位置18と切断位置17との距
離、即ち、切断中心ズレ量mは2.0μmとなる。この
位置でヒューズ5aを切断し、次に、図19のようなX
方向に連続して並ぶヒューズを切断しようとすると、図
19のヒューズ5aを切断する際に、X方向に2.0μ
mずれた位置を切断することとなる。この場合、切断中
心ズレ量mが2.0μmなので、ヒューズ5aから2.
0μmずれた位置が切断位置17となるので、切断位置
17はヒューズ5bの中心となり、ヒューズ5aを切断
するはずが、隣接するヒューズ5bを切断してしまうこ
ととなる。
【0019】上述の例のように、同形状のヒューズ5a
〜5dが狭ピッチで連続して並列しているヒューズ群、
及び、X、Y方向にヒューズが存在する場合には、ヒュ
ーズ中心位置18からずれてしまった場合、ヒューズ5
aの中心位置18に正確に合わせることが困難となる。
また、第2の従来例についても上記で説明したヒューズ
切断ずれが生じると言える。
【0020】図27はヒューズ5と認識パターン6の形
成された半導体集積回路3の1部を示した断面図であ
る。最下層19はシリコン基板である。また、その上部
には非配線層11、例えば、酸化膜が形成されており、
次にヒューズ5となる配線層10、例えば、アルミニウ
ムが形成されている。また、ヒューズ5の配線層10以
外の配線層10には認識パターン6が形成されている。
この認識パターン6はヒューズ5の形成される配線層1
0の上部、下部のどちらに形成してもよい。また、ヒュ
ーズ5及び認識パターン6の周囲及び上部には非配線層
11が形成されている。
【0021】この例では、リダンダンシィを用いた作業
を行う際に、作業者が図20に示す認識パターン6をレ
ーザリペア装置に認識させることにより、図20に示す
レーザターゲット7a〜7dの正確な位置を求めて、よ
り正確な位置合わせを行うことが出来る。しかし、図2
7に示すように認識パターン6の形成された配線層10
と、ヒューズ5の形成された配線層10が異なる為、半
導体ウェハー1の製造工程では認識パターン6の形成時
に、ヒューズ5の形成層との焼き付け誤差による位置ズ
レが発生し、ズレた認識パターン6を認識して基準値と
してしまうので、半導体ウェハー1の製造工程で±0.
2μm程度の誤差が生じる可能性がある。
【0022】また、この例にある認識パターン6を使用
するタイミングは、図25に示すようなシーケンスで作
業する為、認識パターン6の位置合わせは、前述の図2
0に示すレーザターゲット7a〜7dの位置合わせより
前に行われる。従って、レーザリペア装置の精度誤差と
して、最大±0.5μmの誤差がアライメント時に生じ
た場合、半導体ウェハー1の製造工程での最大許容誤差
±0.2μmを加えると、最大±0.7μmの誤差が生
じることとなり、ヒューズ切断時に影響を及ぼす。この
ような誤差が生じてしまった場合、図26に示す作業フ
ローでは作業者が介入する事のないシーケンスとなって
いる為に、ヒューズ設計座標値と実際のヒューズ位置
は、ずれたままでヒューズを切断してしまうので、ヒュ
ーズ中心位置へ正確にレーザを照射することが出来なく
なり、位置ズレによるヒューズ切れ残りが生じることに
なる。その為、不良となったメモリ回路4が予備のメモ
リ回路16に置き換えられず、半導体集積回路のメモリ
回路の修復が不可能となる。
【0023】発明の目的は、上記した従来技術の欠点
を改良し、半導体集積回路におけるメモリ回路修復技術
を用いた作業で、ヒューズを切断する際に、本発明であ
る半導体集積回路の空き領域にヒューズ合わせマークを
形成し、このヒューズ合わせマークを位置合わせを使用
してヒューズを切断することで、半導体集積回路の救済
率の向上を図る半導体集積回路を提供するものである。
【0024】
【0025】
【課題を解決するための手段】本発明は、上記した目的
を達成するため、基本的には、以下に記載されたような
技術構成を採用するものである。即ち、本発明の半導体
集積回路の第1の態様としては、レーザリペア装置用の
ヒューズ合わせマークを備えた半導体集積回路におい
て、前記ヒューズ合わせマークを前記半導体集積回路の
配線層に設け、前記ヒューズ合わせマークをヒューズと
同一の材質で形成すると共に、前記ヒューズ合わせマー
クには、前記ヒューズの間隔を示す表示手段が形成され
ていることを特徴とする半導体集積回路であり、第
態様としては、前記表示手段は、互いに直角をなすX方
向及びY方向に配置されたヒューズの間隔を示すもので
あることを特徴とする半導体集積回路であり、第の態
様としては、レーザリペア装置用のヒューズ合わせマー
クを備えた半導体集積回路において、前記ヒューズ合わ
せマークを前記半導体集積回路の配線層に設け、前記ヒ
ューズ合わせマークをヒューズと同一の材質で形成する
と共に、前記ヒューズ合わせマークには、レーザリペア
装置のレーザパワー調整用の目盛が形成されていること
を特徴とする半導体集積回路である。
【0026】
【0027】
【発明の実施の形態】本発明に係わる半導体集積回路
は、上記したような技術構成を採用していることから、
レーザリペア装置用を用いてヒューズの位置をあわせる
際、ヒューズ合わせマークは、配線層に設けられている
ので、精度よくヒューズ位置の中心を検出できる、従っ
て、歩留まりが向上する。
【0028】又、本発明に係わるレーザリペア装置のレ
ーザパワーの調整方法では、半導体集積回路の配線層に
レーザパワー調整用のマークを形成し、このマークを用
いてレーザリペア装置のレーザパワーを調整するように
したから、適正なレーザパワーでヒューズが切断され、
従って、歩留まりが向上する。又、前記レーザパワー調
整用のマークは、レーザリペア装置内の半導体集積回路
のヒューズ合わせマークを兼用しているから、狭い領域
でヒューズ位置合わせとレーザパワーの調整を可能にし
ている。
【0029】
【実施例】以下に、本発明に係わる半導体集積回路の
体例を図面を参照しながら詳細に説明する。図1乃至図
11には本発明の、レーザリペア装置用のヒューズ合わ
せマークを備えた半導体集積回路において、前記ヒュー
ズ合わせマーク9を前記半導体集積回路の配線層10に
設けたことが示され、又、前記ヒューズ合わせマーク9
はヒューズと同一の材質で形成したことが示され、又、
前記ヒューズ合わせマーク9には、前記半導体集積回路
の配線層10に設けたヒューズの間隔を示す表示手段3
0が形成されていることが示され、又、前記表示手段3
0は、互いに直角をなすX方向及びY方向に配置された
ヒューズの間隔iを示すものであることが示され、又、
前記ヒューズ合わせマーク9には、レーザリペア装置の
レーザパワー調整用の目盛40が形成されていることが
示されている。
【0030】同様に、図1乃至図11には、半導体集積
回路の配線層にレーザパワー調整用のマーク9を形成
し、このマーク9を用いてレーザリペア装置のレーザパ
ワーを調整することを特徴とするレーザリペア装置のレ
ーザパワーの調整方法が示され、て、更に、前記レーザ
パワー調整用のマーク50はレーザリペア装置内の半導
体集積回路のヒューズ合わせマーク9であることが示さ
れている。
【0031】次に、本発明の一実施例について、図を用
いて説明する。図2は半導体集積回路3が形成された半
導体ウェハー1を示す平面図である。この半導体集積回
路3は一例としてDRAMを構成するものであり、半導
体集積回路3の中央部分にメモリ回路4が形成されてい
る。この半導体集積回路3内にはメモリ回路4とは別
に、予め作り込まれている予備のメモリ回路16と、メ
モリ回路4が不良となった場合に、予備のメモリ回路1
6への切り替えを行う為のヒューズ5が複数個設けられ
ている。ヒューズ5は、メモリ回路4への書き込みテス
トを行った際に作成されるヒューズデータをもとにし
て、不良となったメモリ回路4に接続されるヒューズ5
をレーザリペア装置のレーザで切断することにより、予
備のメモリ回路16への置き換えを行うものである。ま
た、この半導体集積回路3の周囲にはスクライブ線領域
2が形成されており、このスクライブ線領域2上には半
導体ウェハー1の位置合わせの為のアライメントマーク
8a、8bが形成されている。
【0032】図1はヒューズ合わせマーク9を含む半導
体集積回路3の一部を示した平面図である。半導体ウェ
ハー1上には半導体集積回路3が形成されており、この
半導体集積回路3内の空き領域14には、ヒューズ合わ
せマーク9が形成されている。このヒューズ合わせマー
ク9は配線層10、例えば、アルミニウム、及び、非配
線層11、例えば、酸化膜で形成されており、その形状
は配線層10を互いに直角なX方向、Y方向(横、縦)
に交差させて十字型にし、その周囲を非配線層11で囲
むように作られている。
【0033】図3はヒューズ5とヒューズ合わせマーク
9の形成された半導体集積回路3の一部を示した断面図
である。最下層19はシリコン基板で形成されている。
また、その上部には非配線層11、例えば、酸化膜が形
成されており、次にヒューズ5とヒューズ合わせマーク
9となる配線層10、例えば、アルミニウムが形成され
ている。配線層10の周囲及び上部には非配線層11が
形成されている。
【0034】図4はヒューズ合わせマーク9の設計例を
示す平面図である。ヒューズ合わせマーク9の形状は、
配線層10をX方向、Y方向(横、縦)に交差させて十
字型にし、その延長線上にヒューズ間隔iの距離をおい
て、配線10を四角形のブロックのように配置する。こ
の際、四角形のブロックの幅はヒューズ幅hと同様とす
る。これによりヒューズ合わせマーク9は、中心の十字
ブロック部9aと周囲の四角形のブロック部9bとに分
けられる。このヒューズ合わせマーク9の周囲は非配線
層11で囲むように作られている。
【0035】又、図5も上記と同様にヒューズ合わせマ
ーク9の設計例を示す平面図である。ヒューズ合わせマ
ーク9は、配線層10と非配線層11とで形成されてお
り、その形状は配線層10のX方向、Y方向(横、縦)
が互いに直角になるように形成し、その周囲を非配線層
11で囲むように作られている。
【0036】図6に示すウェハー観察用モニタ画面22
は、レーザリペア装置に搭載されており、レーザリペア
装置内に取り付けられたモニタ用カメラでとらえたウェ
ハー1の表面の映像を画面上に映し出す機能を有してい
る。また、ウェハー観察用モニタ画面22には図中のよ
うなX、Y方向の十字の形状の目合わせ確認線13が表
示されている。この目合わせ確認線13のX、Yの交点
の中心がレーザの照射される中心位置となり、これによ
り、ウェハー観察用モニタ画面22内に表示されている
ヒューズ5が、レーザの照射される中心からどの程度ず
れているか確認出来る様になっている。
【0037】前述の半導体集積回路3には、ヒューズ5
の形成されていない空き領域14に、位置合わせ用マー
ク9が形成されている。この位置合わせ用マーク9は、
実際のヒューズ5とは別個に形成されており、特徴的
で、尚かつ、X,Y方向の中心が目視にて容易に確認出
来る形状とし、更に、図3の半導体集積回路3の断面図
に示すようにヒューズ5と同一層に形成される。
【0038】これは、位置合わせ用マーク9がヒューズ
5と同一層で形成されることにより、半導体ウェハー1
の製造工程で各配線層を形成する際に生じる焼き付け誤
差、つまり、各層の重ね合わせによるヒューズ5とヒュ
ーズ合わせマーク9の形成時のズレを皆無にし、これに
より正確な位置合わせを可能にしている。上記したヒュ
ーズ合わせマーク9が形成された半導体集積回路3のメ
モリ回路修復技術を用いた作業は図11の手順で行われ
る。その手順を以下に説明する。
【0039】先ず、メモリ回路4への書き込みテストに
より、作成されたヒューズデータをレーザリペア装置へ
読み込む(手順1)。次に、半導体ウェハー1をレーザ
リペア装置内へ搬送する(手順2)。そして、図2に示
すスクライブ線領域2に形成されている半導体ウェハー
1の位置合わせ用のアライメトマーク8a、8bを用い
てアライメントを行う(手順3)。次に、アライメント
が行われた後、レーザリペア装置内に取り付けられたモ
ニタ用カメラにより、ウェハー観察用モニタ画面22に
不良となったメモリ回路4を含む半導体集積回路3を映
し出し、最初に半導体集積回路3のヒューズ合わせマー
ク9を表示する。作業者が図6のウェハー観察用モニタ
画面22上の目合わせ確認線13の中心とヒューズ合わ
せマーク9の中心とを合わせることにより、その移動
量、即ちズレ量をレーザリペア装置搭載のコンピュータ
が計算する(手順4)。
【0040】そして、最後に、実際の半導体ウェハー1
と予めレーザリペア装置内に保持していたヒューズ設計
座標値とを比較して、正確な位置を計算し、ヒューズ切
断を行う。図11に示すシーケンスにより、ここで求め
られた値はレーザリペア装置内のコンピュータにオフセ
ット値として保持されるから、以後、連続して切断する
半導体ウェハー1に反映され、半導体ウェハー1上の正
確なヒューズ5の切断が可能となる。
【0041】このように本発明では、レーザリペア装置
自体のズレ量やアライメント時の誤差を最後に全て吸収
してオフセット値としてレーザリペア装置に登録するの
で、ヒューズ切断時のズレを最小に抑えることが可能で
ある。次に、本発明に係わるレーザリペア装置のレーザ
パワーの調整方法の具体例を図4、及び図7乃至図10
を参照して詳細に説明する。
【0042】半導体ウェハー1の半導体集積回路3に形
成されるヒューズ合わせマーク9を図4のような形状に
する。このヒューズ合わせマーク9はヒューズ5と同じ
配線層で、かつ、同材質、また、ヒューズ合わせマーク
9のX方向、Y方向の各配線幅hがヒューズ5の配線幅
hと同様、また、中心の十字の形状をしたブロックと、
周囲の四角形のブロックとの間隔は、半導体集積回路3
内に設計されている隣接するヒューズ間隔iと同様と
し、又、四角形のブロックの幅はヒューズ幅hと同様と
する。
【0043】このヒューズ合わせマーク9の十字ブロッ
ク部9aには、ヒューズ5の間隔iを示すための切り欠
き部31が設けられ、切り欠き部31の辺31aと間隔
iをもち配置された四角形のブロック部9bとでヒュー
ズの間隔iを表示するための表示手段30を形成してい
る。図11のヒューズの切断作業において、メモリ回路
4の書き込みテストによってヒューズデータが作成され
るが、この際、不良となったメモリ回路4の含まれる半
導体集積回路3、即ち、メモリ回路の置き換えの行われ
る半導体集積回路3に関して、本発明のヒューズ合わせ
マーク9を使用するようにヒューズデータを作成してお
く。作業者は作成されたヒューズデータをレーザリペア
装置に読み込んだ後、レーザリペア装置内へ半導体ウェ
ハー1を搬送し、アライメントを行う。アライメントを
行った後、レーザリペア装置に取り付けられたモニタ用
カメラで半導体集積回路3の表面を図6に示すウェハー
観察用モニタ画面22上に映し出し、ヒューズ合わせマ
ーク9を映し出す。作業者はレーザリペア装置に搭載さ
れた半導体ウェハー移動用コントローラ、例えば、ジョ
イスティックにて、ウェハー観察用モニタ画面22上の
目合わせ確認線13と画面に表示されたヒューズ合わせ
マーク9の中心とを手動で合わせて、ヒューズ合わせマ
ーク9を切断する。これより、ヒューズ合わせマーク9
のズレ量から、実際の半導体ウェハー1上のヒューズ合
わせマーク9と、予めレーザリペア装置内へ保持してい
たヒューズ合わせマーク9の設計座標値を比較して、正
確な位置を計算し、その値から実際のヒューズ5の位置
も計算し、ヒューズの切断を行う。
【0044】また、この際、このヒューズ合わせマーク
9は実際のヒューズ5と同一層、同材質、同配線幅で形
成されている為、実際のヒューズ5を切断する前にレー
ザを照射して、切断跡の大きさや、レーザエネルギ値が
適正かどうかを切断跡で確認を行うことが可能である。
例えば、図7のように、ヒューズ合わせマーク9の十字
ブロック部9aのみ切断され、下地にダメージが見られ
ない場合には、エネルギ、ビームサイズ共に最適値であ
ると判断出来る。
【0045】次に、図8のようにヒューズ合わせマーク
9の十字ブロック部9a及び、ヒューズ間iの距離をあ
けた周囲の四角形のブロック9bまで切断されている場
合には、実際のヒューズでも隣接するヒューズまで切断
されてしまう為、ビームサイズが大きすぎるので、ビー
ムサイズを小さくする必要があると判断出来る。又、図
9のようにヒューズ合わせマーク9の十字ブロック部9
aの中心のみ切断されて、切れ残ってしまった場合に
は、ビームサイズ小、又はエネルギ値小の為、実際のヒ
ューズでも切断残りが生じてしまうので、ビームサイズ
を大きくする、又は、エネルギを大きくする必要がある
と判断出来る。
【0046】又、図10のようにヒューズ合わせマーク
9の十字ブロック部9aの中心にダメージが入ってしま
った場合には、エネルギ大の為、実際のヒューズでも切
断時に下地へダメージを与えてしまうので、エネルギを
小さくする必要があると判断出来る。このように、ヒュ
ーズ合わせマーク9は、十字ブロック部9aの突辺9c
と、切り欠き部31の辺31aと、辺31aとに間隔i
をもち配置されたブロック部9bとでレーザパワ―調整
用のマークを形成したから、ヒューズ合わせマーク9を
用いることで、ズレ量から、実際のヒューズ5の位置
と、予め、レーザリペア装置内に保持していたヒューズ
5の設計座標値を比較して、正確な位置を計算し、ヒュ
ーズ5を切断する他に、ヒューズ切断の際のエネルギ、
及び、ビームサイズ条件の最終確認も同時に行うことが
可能となる。
【0047】以上、本発明を具体例を挙げて説明した
が、本発明は、半導体集積回路3のヒューズ5の形成さ
れていない空き領域14に本発明のヒューズ合わせマー
ク9を設け、これを用いることにより、半導体ウェハー
1のアライメント後の微小なズレの位置合わせを作業者
が目視により容易に行うことが可能であり、又、ヒュー
ズ合わせマーク9をヒューズ5と同一層、同素材、同配
線幅で作成することにより、ヒューズ5をレーザで切断
する前に切断跡の確認を行うことが可能である。
【0048】以上の説明では、発明の用途をメモリを有
する半導体集積回路(主にDRAM)のレーザリペア装
置での半導体集積回路におけるメモリ回路修復技術につ
いて説明したが、本発明はこれに限られることはなく、
本発明のヒューズ合わせマークは半導体集積回路中でも
特異な形状である為、画像認識用のマークとしても容易
に確認出来るマークとして利用してもよい。例えば、ウ
ェハー検査工程で使用されるプローバのような画像認識
で位置合わせを行う装置が挙げられる。
【0049】
【発明の効果】本発明は上述のように構成したから、以
下のような効果を奏する。半導体集積回路上のヒューズ
の位置合わせを作業者が目視で容易に行え、正確にヒュ
ーズ切断を行うことが出来る為、半導体集積回路の救済
率が向上する。更に、実際のヒューズの切断前にレーザ
を照射して切断跡の確認を行うことが出来ることによ
り、レーザ照射不足による再実行の工数削減や、過剰照
射、及び、ビームサイズ大による隣接ヒューズへのダメ
ージによる置換不良の原因を未然に防ぐことが可能とな
り、工数削減、及び、半導体集積回路の救済率の向上に
効果的である。
【図面の簡単な説明】
【図1】本発明のヒューズ合わせマークが形成される半
導体集積回路の一部を示す平面図である。
【図2】本発明のヒューズ合わせマークが形成される集
積回路を含む半導体ウェハーの平面図である。
【図3】本発明のヒューズ合わせマークと、ヒューズの
形成された半導体集積回路の要部を示す断面図である。
【図4】本発明のヒューズ合わせマークの設計例を示す
平面図である。
【図5】本発明のヒューズ合わせマークの設計例を示す
平面図である。
【図6】レーザリペア装置の表示部であるウェハー観察
用モニタ画面22上の目合わせ確認線13を示す図であ
る。
【図7】本発明のヒューズ合わせマーク切断後の形状を
示す平面図である。
【図8】本発明のヒューズ合わせマークの切断後の形状
を示す平面図である。
【図9】本発明のヒューズ合わせマークの切断後の形状
を示す平面図である。
【図10】本発明のヒューズ合わせマークの切断後の形
状を示す平面図である。
【図11】本発明のヒューズ合わせマークが形成された
半導体ウェハーを用いたレーザリペア装置の作業フロー
を示す流れ図である。
【図12】従来の半導体集積回路を含む半導体ウェハー
の平面図である。
【図13】従来のレーザリペア装置の表示部であるウェ
ハー観察用モニタ画面の表示例を示す図である。
【図14】従来のヒューズ形状例を示す平面図である。
【図15】従来のヒューズ配置例を示す平面図である。
【図16】従来の技術によるレーザリペア装置の作業フ
ローを示す流れ図である。
【図17】図15のヒューズにおける切断時のずれの発
生を説明する図である。
【図18】Y方向に連続したヒューズ5a〜5dにおい
て、切断時のずれの発生を説明する図である。
【図19】X方向に連続したヒューズ5a〜5dにおい
て、切断時のずれの発生を説明する図である。
【図20】従来技術における、認識パターンが形成され
た半導体集積回路を含む半導体ウェハーの平面図であ
る。
【図21】従来の認識パターンの一実施例を示す平面図
である。
【図22】従来の認識パターンの一実施例を示す平面図
である。
【図23】従来の認識パターンの一実施例を示す平面図
である。
【図24】従来の認識パターンの一実施例を示す平面図
である。
【図25】従来のレーザリペア装置の表示部であるウェ
ハー観察用モニタ画面(目合わせ確認線を有す)例を示
す図である。
【図26】従来技術によるレーザリペア装置での作業フ
ローを示す流れ図である。
【図27】図20の認識パターンとヒューズの形成され
た半導体集積回路の一部を示す断面図である。
【符号の説明】
1 半導体ウェハー 2 スクライブ線領域 3 半導体集積回路 4 メモリ回路 5a、5b 導電性の材質で形成された配線層(ヒュー
ズ) 6 認識パターン 7a、7d レーザターゲット 8a、8b アライメントマーク 9 ヒューズ合わせマーク 10 配線層 11 非配線層 12 カバー膜 13 目合わせ確認線 14 空き領域 15 中心点 16 予備のメモリ回路 17 切断中心位置 18 ヒューズ中心位置 19 シリコン基板 20 切断跡 21 下地ダメージ 22 ウェハー観察用モニタ画面 h ヒューズ幅 i ヒューズ間 j 開口部のヒューズ長さ l ヒューズピッチ m 切断中心ズレ量

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 レーザリペア装置用のヒューズ合わせマ
    ークを備えた半導体集積回路において、 前記ヒューズ合わせマークを前記半導体集積回路の配線
    層に設け、前記ヒューズ合わせマークをヒューズと同一
    の材質で形成すると共に、前記ヒューズ合わせマークに
    は、前記ヒューズの間隔を示す表示手段が形成されてい
    ることを特徴とする半導体集積回路。
  2. 【請求項2】 前記表示手段は、互いに直角をなすX方
    向及びY方向に配置されたヒューズの間隔を示すもので
    あることを特徴とする請求項1記載の半導体集積回路。
  3. 【請求項3】 レーザリペア装置用のヒューズ合わせマ
    ークを備えた半導体集積回路において、 前記ヒューズ合わせマークを前記半導体集積回路の配線
    層に設け、前記ヒューズ合わせマークをヒューズと同一
    の材質で形成すると共に、前記ヒューズ合わせマークに
    は、レーザリペア装置のレーザパワー調整用の目盛が形
    成されていることを特徴とする半導体集積回路。
JP27673197A 1997-10-09 1997-10-09 半導体集積回路 Expired - Fee Related JP3317214B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27673197A JP3317214B2 (ja) 1997-10-09 1997-10-09 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27673197A JP3317214B2 (ja) 1997-10-09 1997-10-09 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH11121623A JPH11121623A (ja) 1999-04-30
JP3317214B2 true JP3317214B2 (ja) 2002-08-26

Family

ID=17573565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27673197A Expired - Fee Related JP3317214B2 (ja) 1997-10-09 1997-10-09 半導体集積回路

Country Status (1)

Country Link
JP (1) JP3317214B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784516B1 (en) * 2000-10-06 2004-08-31 International Business Machines Corporation Insulative cap for laser fusing
US7053495B2 (en) 2001-09-17 2006-05-30 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for fabricating the same

Also Published As

Publication number Publication date
JPH11121623A (ja) 1999-04-30

Similar Documents

Publication Publication Date Title
JPS6341209B2 (ja)
CN101425504A (zh) 半导体器件、其测试方法和设备及制造半导体器件的方法
JP2859855B2 (ja) 半導体素子の微細パターンアライメント方法
JP2866831B2 (ja) レーザ加工装置の位置決め方法
US8694148B2 (en) Tracking and marking specimens having defects formed during laser via drilling
JP3317214B2 (ja) 半導体集積回路
JP4351955B2 (ja) 基準点の位置決定方法
JP3050746B2 (ja) レーザリペア装置及びその位置チェック方法
JPH067561B2 (ja) 半導体ウエハチツプの位置合わせ方法
US4755750A (en) Wafer keys for wafer probe alignment
JP4322471B2 (ja) 液晶表示装置用基板の欠陥修復方法及びそれに用いられる欠陥修復装置
JP3001587B2 (ja) 半導体集積回路の製造方法
EP3842866A1 (en) Metrology method
US6379848B1 (en) Reticle for use in photolithography and methods for inspecting and making same
JP3333603B2 (ja) ウエハ内位置表示を付したチップ及びその製造方法
CN100399529C (zh) 用于曝光机器的检测装置及检测方法
JPH11354415A (ja) アライメントマークの形成方法、アライメント方法、半導体装置の製造方法及び露光装置
JP2577346B2 (ja) 半導体装置の製造方法
JPH06204308A (ja) 半導体ウエハの特殊パターン位置認識方法
JPS61228626A (ja) パタ−ン修正装置
JP2694462B2 (ja) 半導体ウェーハチップの位置合わせ方法
EP0220233B1 (en) Target keys for wafer probe alignment
US20050164098A1 (en) System and method for processing masks with oblique features
JPH06232270A (ja) 半導体集積回路装置
KR100255087B1 (ko) 더미셀이 형성된 스테퍼용 레티클

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees