JPH06232270A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 冗長回路を用いたレーザ救済を行うに当り、
チップ上のレーザ照射基準位置を、作業者およびレーザ
修正装置が容易に検索できるようにしてその救済効率を
高め、製品歩留りを向上させる。 【構成】 半導体チップ１０上の配線パターンが形成さ
れていない空き領域に配線パターンとは別個の認識パタ
ーン１３を当該配線層を用いて形成する。この認識パタ
ーン１３は最上層の配線層で形成され、これにより前工
程終了時に当該認識パターン１３を容易に検知すること
ができる。この認識パターン１３は冗長回路の組み込み
に時に行われるレーザビーム照射の際のレーザターゲッ
ト１４ａ〜１４ｄの検出に用いられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体技術さらには、
レーザによって半導体集積回路装置の回路パターン等を
修正する技術に適用して特に有効な技術に関し、例え
ば、冗長回路を備えたＤＲＡＭ（ダイナミック・ランダ
ム・アクセス・メモリ）において異常セルが生じたとき
のレーザを用いた救済処理に利用して有用な技術に関す
る。

【０００２】

【従来の技術】レーザ修正装置を用いた半導体集積回路
装置（特にＤＲＡＭ）の救済技術が公知である。このレ
ーザ救済は、例えばプローブテスト等の製品検査によっ
て、ＤＲＡＭ内の特定のセルに異常が発生していること
が検知されたときに、当該異常セルに接続されるビット
線若くはワード線を断線させて無効とし、予めチップ上
に設けられている冗長回路（予備配線及びこれに繋がる
予備セル）を、これに代えて回路に組み込む修正処理で
ある。

【０００３】即ち、上記配線の組代えが行われるチップ
には、所定位置に複数個のヒューズが設けられており、
今回の修正内容に適したヒューズ選択し、これをレーザ
の照射によって断つことにより、異常セルと予備セルの
組代えが行われるようになっている。このレーザ救済を
実際に行なう際には、作業者は、先ず、レーザ修正装置
のＸ−Ｙステージにウェハを搭載してその位置合わせを
行い、次いでモニタ用のカメラで当該チップの表面形状
を表示部（ＣＲＴ）に映しだす。そして、このモニタに
よって、チップ上の特徴のある配線パターンをレーザ修
正装置に認識させ、この配線パターンがチップ上の何れ
の位置にあるかを判断して、これを基にレーザターゲッ
トを検索する。このレーザターゲットが確認されると、
今回の検査で異常であると判定されたセル（ワード線若
くはビット線）に係わるヒューズを特定し、上記レーザ
ターゲット位置を基準に上記特定されたヒューズの座標
を検知して、これにレーザを照射するようになってい
る。ここまでのルーチンのデータをコンピュータに保存
することで、繰り返して他の多くのチップに対してレー
ザ救済を行うことができる。

【０００４】

【発明が解決しようとする課題】しかしながら、チップ
上の特定の位置を認識するためにＣＲＴに表示された配
線パターンから特定の配線パターンを認識するのは困難
である。これは配線用に設計されたパターンは、認識し
易い形状と云っても、配線本来の機能からその形状が限
られ、その識別性を高めることができないからである。
しかも、この配線パターンの上には、パッシベーション
膜が形成されるため、その段差が緩和され、その認識が
困難になるとともに、上記モニタ用のカメラが検知する
反射光のコントラストが弱いときには、画面上では確認
できなくなることもある。このようにチップ上の特定位
置が認識できない場合には、このチップにレーザ救済を
行うことができず、異常セルが発生したチップの救済が
できずに製造歩留りを向上させることができなくなる。
本発明は、かかる事情に鑑みてなされたもので、レーザ
救済を行うに当たって、チップ上の基準位置を、作業者
が容易に検索することができ、なおかつレーザ修正装置
がパターンを正確に認識できるようにしてその救済効率
を高め、製品歩留りを向上させることができる半導体集
積回路装置を提供することをその主たる目的とする。

【０００５】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。即ち、半導体基体主面の配線パターンが形
成されていない空き領域に、当該配線パターンとは別個
に、識別性に優れた認識パターンを当該配線層を用いて
形成した。

【０００６】

【作用】レーザ修正装置のＸーＹステージに被修正物た
るチップが搭載され、作業者およびレーザ修正装置が多
数の配線パターンに起因する凹凸模様の中から、当該認
識パターンを容易に識別できるようになる。

【０００７】

【実施例】以下、本発明の一実施例を添付図面を参照し
て説明する。図１は、半導体集積回路装置（半導体チッ
プ）１０が形成された、ダイシング前の半導体ウェハ１
を示す平面図である。この半導体チップ１０は、ＤＲＡ
Ｍを構成するもので、その中央部分にメモリ領域１１が
形成されている。又、メモリ領域１１の周辺部には、特
定のビット線若くはワード線（図示省略）を無効にし、
予備配線（図示省略）を新たなビット線若くはワード線
にするためのヒューズ１２，１２，１２…が複数個設け
られている。しかして、当該ＤＲＡＭのプローブ検査に
よって、特定のセルに異常が発生したことが検知された
ときには、該異常セルが接続された所定のワード線若く
はビット線を、予備のワード線若くはビット線に切り換
えるべく、複数のヒューズ１２，１２…のうち所定ヒュ
ーズがレーザの照射によって断たれる。この場合、当該
ワード線若くはビット線に接続されたセルが全て無効と
され、予備配線に接続された全てのセルが、これに置き
換えられる。

【０００８】上記構成の半導体集積回路装置の、最上の
配線層（例えばアルミ２層）の配線パターンが形成され
ていない領域（空き領域）には、当該配線パターンから
独立した形で、認識パターン１３が形成されている。こ
の認識パターン１３は、一般的な配線パターンでは決し
て表れない形状とすることが望ましく、更に好ましく
は、凹部と凸部の段差が明確になるように、凹部から凹
部までの距離を広く設けたものがよい。

【０００９】図２にその一例を示す。この形状は、ウェ
ハ等の位置合わせに用いられる＋印を凸状に形成し、更
にその外周に、所定間隔だけ隔てて、これを囲む凹部を
形成したものである。このように最上の配線層に形成さ
れた認識パターン１３は、当該配線層の上にパッシベー
ション膜（図示省略）が形成された場合であってもその
段差が明確になる。従って、レーザー救済作業時に、作
業者がレーザ修正装置のＣＲＴにウェハ１の表面形状を
映しだしたときに、認識パターン１３を他の配線パター
ンの段差模様と明確に区別できるようになる。加えて、
レーザ修正装置がレーザ救済を実行する際にも、パター
ンの認識精度の向上となる。

【００１０】上記認識パターン１３が形成された半導体
チップ１０のレーザ救済は概略以下のように行われる。
即ち、プローブ検査によってウェハ１上の所定のチップ
に、セル異常があることが検知されると、その検査結果
に応じて、当該異常セルにつながるビット線若くはワー
ド線が特定され、救済用のデータとして保存される。作
業者は、異常セルのあるチップ１０をウェハ１上から選
択し、この表面形状をレーザ修正装置のＣＲＴに表示さ
せる。作業者はこのＣＲＴ上で、当該チップ１０上に設
けられた認識パターン１３を検索する。この場合、上述
のように、認識パターン１３の段差が明確になってお
り、更にその形状が、他の配線パターンと明確に異なる
ので、作業者およびレーザ修正装置は、その検索を容易
に行うことができる。この認識パターンが検索される
と、これを基準に、スクライブ領域２に設けられた１又
は２以上のレーザターゲット（１４ａ〜１４ｄ）が検索
され、このターゲットの座標がレーザ修正装置を構成す
るコンピュータ（図示省略）に入力される。この入力さ
れたデータを使用して、コンピュータは、上記プローブ
検査の結果に基いて、何れのヒューズ１２を切断すべき
かを判断し、上記入力されたレーザターゲットの座標を
基に当該ヒューズ１２の座標を検知してステージを移動
させ、当該ヒューズにレーザを照射する。このヒューズ
切断により上記異常セルにつながるビット線若くはワー
ド線が無効にされ、予備配線につながった予備セルが異
常セルの代わりにＤＲＡＭのメモリとして組み込まれ
る。このようにして、コンピュータに入力したデータを
使用して、救済チップのレーザ救済を繰り返し行うこと
が出来る。

【００１１】以上詳述したように、本実施例の半導体集
積回路装置は、配線パターンが形成されない空き領域
に、識別性に優れた識別パターンが別途形成されている
ので、レーザを用いた救済処理時に、表示部（ＣＲＴ）
を用いた位置確認作業を容易に行うことができ、レーザ
ターゲットの座標の入力作業を容易に且つ確実に行うこ
とができるようになる。

【００１２】以上本発明者によってなそれた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、本
実施例では、認識パターンを、＋印を凸状に形成し、更
にその外周に、所定幅の凹部を介して、これを囲む凹部
を形成した形状（図２）としたが、パッシベーション膜
表面に凹凸が明確に表れる形状であれば、他の形状（例
えば図３〜図５）としてもよい。又、本実施例では、認
識パターンを１つのチップ上に１つ形成する例を示した
が、他の空き領域に、他の形状の認識パターンを適宜設
けるようにしてもよい。又、本実施例では、認識パター
ンを、最上の配線層に形成したが、パッシベーション膜
上に凹凸を生じさせ得る他の配線層、更には配線層以外
の層（例えば層間絶縁膜）に認識パターンを形成しても
よい。又、配線層に形成される認識パターンは、電気的
に影響を与えないのであれば、当該配線パターンに連な
るように形成してもよい。

【００１３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＤＲＡ
Ｍ等の半導体集積回路装置の修正に適用した場合につい
て説明したが、この発明はそれに限定されるものでな
く、レーザ装置を用いた半導体装置の製造／修正に係わ
る技術一般に利用することができる。

【００１４】

【発明の効果】レーザ救済を行うに当たって、チップ上
の基準位置を、作業者およびレーザ修正装置が容易に検
索できるので、その救済効率が高められ、製品歩留りが
向上する。

【図面の簡単な説明】

【図１】本発明の認識パターンを有する半導体チップ１
０が形成された、ダイシング前の半導体ウェハ１を示す
平面図である。

【図２】本実施例で半導体ウェハ１上に形成される認識
パターンを示す説明図である。

【図３】認識パターンの変形例を示す説明図である。

【図４】認識パターンの変形例を示す説明図である。

【図５】認識パターンの変形例を示す説明図である。

【符号の説明】

１ 半導体ウェハ １０ 半導体チップ １１ メモリ領域 １２ ヒューズ １３ 認識パターン １４ａ〜１４ｄ レーザターゲット

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基体主面の配線パターンが形成さ
   れていない空き領域に、配線パターンとは別個の認識パ
   ターンが、当該配線層を用いて形成されていることを特
   徴とする半導体集積回路装置。
2. 【請求項２】 前記認識パターンは、最上層の配線層に
   形成されてなることを特徴とする請求項１に記載の半導
   体集積回路装置。
3. 【請求項３】 前記半導体基板には、レーザビーム照射
   時に基準位置として用いられるレーザターゲットが形成
   されてなることを特徴とする請求項１又は２に記載の半
   導体集積回路装置。