JPH06216206A

JPH06216206A - パターン重ね合わせ精度の測定方法

Info

Publication number: JPH06216206A
Application number: JP609493A
Authority: JP
Inventors: Masaya Uematsu; 政也植松
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-01-18
Filing date: 1993-01-18
Publication date: 1994-08-05

Abstract

(57)【要約】【目的】複数のウェハにおけるパターン重ね合わせ精
度を、歩留りを損なうことなく高スループットで測定す
る。【構成】同一ロット内では、上下パターンの合わせず
れの発生状況がほぼ一定しているので、前のウェハで測
定エラーを生じた不良測定ポイントを、次以降のウェハ
の測定ポイント・マップから削除する。たとえば、ウェ
ハ上の各デバイス・チップに１ヵ所の測定ポイントが配
されている場合、１枚目のウェハ１００ａ上で不良測定
ポイントを含むと判定された不良デバイス・チップ１０
２ａ（Ｎｏ．２０，２１）は、２枚目のウェハ１００ｂ
上では測定対象から除外する。ここでさらに不良デバイ
ス・チップ１０２ｂ（Ｎｏ．２２）が見つかれば、３枚
目のウェハ１００ｃ上ではこれも除外する。これによ
り、不要なフォーカス・スキャン操作に費やす時間を省
くことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造分野
等において下層側の回路パターンと上層側の回路パター
ンとが正しい位置関係で重ね合わされているか否かを測
定する方法に関し、特にそのスループットの改善に関す
る。

【０００２】

【従来の技術】半導体装置の製造工程においては、基板
（ウェハ）上に様々な材料層を用いて配線パターン、ホ
ール・パターン等の各種の回路パターンが幾層にも積層
される。近年のＶＬＳＩ、さらには将来のＵＬＳＩ等、
高度に微細化されたデザイン・ルールにしたがって製造
される半導体装置においては、デバイス構造の三次元化
に伴って各種回路パターンの積層数や表面段差が著しく
増大し、しかも上下の回路パターンの重ね合わせ精度が
デバイスの信頼性や歩留りを決定する大きな要因とな
る。たとえば、最小加工線幅が約０．３５μｍとなる６
４ＭＤＲＡＭクラスのＶＬＳＩでは、重ね合わせのずれ
を０．１μｍ以下に抑えることが要求される。

【０００３】上記重ね合わせの精度は、通常、ウェハ上
の回路形成領域外に形成された専用の評価パターンを重
ね合わせ測定装置を用いて光学的に観察することによ
り、測定されている。一例として、所定の入射光を評価
パターンに照射して得られる反射光をＣＣＤにより検出
しながらフォーカス・スキャンを行う場合の測定シーケ
ンスを、図３に示す。

【０００４】まず、１枚のウェハを測定装置にセット
し、ステップｓｌで最初の測定ポイントを選択する。次
にステップｓ２で概略フォーカス合わせを行った後、ス
テップｓ３でフォーカスを一定量上昇させ、ステップｓ
４でこのときのＣＣＤ検出信号をメモリに取り込む。以
後、ステップｓ５でフォーカスを下方に微小量ずつステ
ップさせながらＣＣＤ検出信号を逐次取り込み、フォー
カスが下限に達したところで終了する。ステップｓ６で
はこれらの一連のフォーカス・スキャンの操作が１回目
であるか２回目であるかを判定する。１回目（Ｎｏ）で
ある場合には、ステップｓ７に進んでフォーカス・スキ
ャンが成功したか否かを判定し、成功（Ｙｅｓ）であれ
ばステップｓ９にて取り込まれたＣＣＤ検出信号の中か
ら最適なフォーカス信号を選択する。さらに、続くステ
ップｓ１０で、この信号値にもとづいてウェハ上の寸法
値を演算し、適当な出力媒体にこの値を出力する。

【０００５】一方、ステップｓ７において１回目の操作
でフォーカス・スキャンが不成功（Ｎｏ）と判定された
場合には、ステップｓ３に戻り、ステップｓ５までの一
連のフォーカス・スキャンの操作を再度行う。この場
合、ステップｓ６で２回目（Ｙｅｓ）と判定されるの
で、ステップｓ８に進み、フォーカス・スキャンの成否
の判定を受ける。このとき成功（Ｙｅｓ）と判定されれ
ばステップｓ９に進んで最適信号を選択し、不成功（Ｎ
ｏ）に終わればこの測定ポイントにおける測定を終了す
る。

【０００６】以上が、最初の測定ポイントにおけるフォ
ーカス・スキャンの流れである。この後、ステップｓ１
１で次の測定ポイントを選択し、ステップｓ１２でこの
測定ポイントがウェハの最後の測定ポイントと判定され
ない限り、ステップｓ２に戻って同様のフォーカス・ス
キャンを繰り返す。このようにしてすべての測定ポイン
トでフォーカス・スキャンが終了したら、このウェハに
対する測定を終了し、次のウェハを測定装置にセットし
て同様の操作を繰り返す。

【０００７】

【発明が解決しようとする課題】ところで、フォーカス
・スキャンが不成功となるのは、下地材料層の膜厚のバ
ラツキにより反射率が許容範囲を超えて変動する場合、
あるいは評価パターンが変形する場合等であると考えら
れる。従来の測定シーケンスでは、ある測定ポイントで
測定エラーが発生し、フォーカス・スキャンが不成功に
終わるとエラー表示を行って直ちに次の測定ポイントを
選択するのではなく、再びフォーカス・スキャンを行っ
て２度目のエラー表示を行ってから選択する。したがっ
て、スループットは当然のことながら劣化してしまう。

【０００８】このことを、実際の測定データを参照しな
がら説明する。

【０００９】いま、一例として図４に示されるような評
価パターンを用いて重ね合わせずれを測定した場合を考
える。この評価パターンは、下層材料層２００の回路形
成領域外において回路パターン（図示せず。）と同時に
形成された正方形の開口部よりなる下層側パターン２０
１と、上層材料層の回路形成領域外において上記下層側
パターン２０１よりも小さい正方形状に形成された上層
側パターン２０２を重ね合わせることにより構成され
る。上記上層側パターン２０２と下層側パターン２０１
のＸ方向右側の距離をｘ、同じく左側の距離をｘ′、Ｙ
方向上側の距離をｙ、同じく下側の距離をｙ′とし、Ｘ
方向の重ね合わせずれを（ｘ−ｘ′）／２、Ｙ方向の重
ね合わせずれを（ｙ−ｙ′）／２と定義する。仮にｘ＝
ｘ′かつｙ＝ｙ′であれば、ＸＹ方向の重ね合わせずれ
は０である。

【００１０】ここで、同一条件下で同一プロセスを経
た、すなわち同一ロット内の４枚のウェハについて、実
際に上述の評価パターンを測定した場合のデータを表１
に示す。

【００１１】

【表１】

【００１２】ここで用いたウェハ１〜ウェハ４について
は、Ｎｏ．０〜Ｎｏ．２２の２３個の測定ポイントを含
む測定ポイント・マップが予め設定されており、この測
定ポイントの各々においてＸ方向とＹ方向の重ね合わせ
ずれが測定されている。エラーの発生が無ければ、この
程度の個数の測定ポイント数を持つウェハ１枚の測定所
要時間は、通常１２〜１３分程度である。しかし、表１
の測定開始時刻の欄をみると、ウェハ１の測定には２０
分、ウェハ２には２５分、ウェハ３には４１分もの時間
を要しており、これによりスループットが低下している
ことが明らかである。

【００１３】かかるスループットの低下は、半導体装置
の製造プロセス全体の生産性に大きな悪影響を及ぼす。
そこで本発明は、パターンの重ね合わせ精度を高スルー
プットをもって測定することが可能な方法を提供するこ
とを目的とする。

【００１４】

【課題を解決するための手段】本発明のパターン重ね合
わせ精度の測定方法は、同一条件によるプロセスを経た
複数の基板の各々について、該基板上で予め共通に設定
された測定ポイント・マップにしたがって各測定ポイン
トにてパターン重ね合わせ精度を逐次測定する方法であ
って、ｎ枚目の基板上の前記複数の測定ポイントのうち
測定エラーを生じた不良測定ポイントをメモリに記憶
し、（ｎ＋１）枚目以降の基板についてはこの不良測定
ポイントを前記測定ポイント・マップから削除するもの
である。

【００１５】本発明はまた、前記測定ポイントを、前記
基板上に形成される複数のデバイス・チップの各領域内
に少なくとも１個ずつ設けるものである。

【００１６】

【作用】本発明は、同一ロット内では測定エラーの発生
する場所がほぼ一定していることに着目して提案される
ものである。測定エラーの原因と考えられる下地材料層
の膜厚のバラツキや評価パターンの変形等は、ＣＶＤ、
エッチング、フォトリソグラフィ等の各種プロセスが同
じ条件で行われていれば、同じように発生するものと考
えられる。実際、前出の表１をみても、測定エラーを発
生した不良測定ポイントは、どのウェハ上においてもＮ
ｏ．２０，Ｎｏ．２１，Ｎｏ．２２に限られている。

【００１７】そこで、前のウェハで不良と判定された測
定ポイントを、次のウェハの測定時に測定ポイント・マ
ップから削除していけば、その不良測定ポイントを飛ば
して次の測定ポイントを選択することができ、無駄なフ
ォーカス・スキャンを繰り返すことによるスループット
の低下を防止することができる。

【００１８】この測定ポイントが、複数のデバイス・チ
ップの各領域内に少なくとも１個ずつ設けられていれ
ば、測定はチップ単位で行われることになる。この場
合、ある不良測定ポイントが特定されれば、これを含む
デバイス・チップが不良と判定され、測定対象から除外
されるわけである。

【００１９】

【実施例】以下、本発明の具体的な実施例について説明
する。本発明の測定シーケンスの一例を、図１に示す。
まず、最初のウェハを測定装置にセットし、ステップＳ
ｌで最初の測定ポイントを選択する。次にステップＳ２
でこの測定ポイントが不良測定ポイントであるか否かの
判定を行う。最初のウェハではまだ不良測定ポイントが
検出されていないので、ステップＳ２による判定は常に
Ｎｏである。次に、ステップＳ３で概略フォーカス合わ
せを行った後、ステップＳ４でフォーカスを一定量上昇
させ、ステップＳ５でこのときのＣＣＤ検出信号をメモ
リに取り込む。以後、ステップＳ６でフォーカスを下方
に微小量ずつステップさせながらＣＣＤ検出信号を逐次
取り込み、フォーカスが下限に達したところで終了す
る。ステップＳ７ではこれらの一連のフォーカス・スキ
ャンが成功したか否かを判定し、成功（Ｙｅｓ）であれ
ばステップＳ８に進んで取り込まれたＣＣＤ検出信号の
中から最適なフォーカス信号を選択する。さらに、続く
ステップＳ９で、この信号値にもとづいてウェハ上の寸
法値を演算し、適当な出力媒体にこの値を出力する。

【００２０】一方、ステップＳ７においてフォーカス・
スキャンが不成功（Ｎｏ）と判定された場合には、ステ
ップＳ１０にてこの不良測定ポイントをメモリに記憶
し、ステップＳ１１に進んで次の測定ポイントを選択す
る。以上が、最初の測定ポイントにおけるフォーカス・
スキャンの流れである。この後、新しく選択された測定
ポイントがステップＳ１２でこのウェハ上の最後の測定
ポイントと判断されない限り、ステップＳ２に戻り、同
様のフォーカス・スキャンを繰り返す。このようにして
すべての測定ポイントでフォーカス・スキャンが終了し
たら、このウェハに対する測定を終了し、次のウェハを
測定装置にセットして同様の操作を繰り返す。

【００２１】上記シーケンス中のステップＳ２が機能す
るのは、最初に不良測定ポイントが発見されたウェハの
次のウェハからである。つまり、最初のウェハで不良測
定ポイントが発見されれば２枚目以降、一般にｎ枚目の
ウェハで不良測定ポイントが発見されれば、（ｎ＋１）
枚目以降に機能する。複数のウェハ上で異なる不良測定
ポイントが発見されれば、これらすべてがメモリに蓄積
され、以降のウェハの測定ポイント・マップから削除さ
れる。

【００２２】ステップＳ２で不良測定ポイントと判定
（Ｙｅｓ）された場合には、直ちにステップＳ１１に進
んで次の測定ポイントを選択する。これにより、不良測
定ポイントについてはステップＳ３からステップＳ９に
至るフォーカス・スキャンおよびこれに付随する信号処
理が全て省略され、スループットを大幅に向上させるこ
とが可能となる。

【００２３】以上のシーケンスを前出の表１に示したケ
ースに当てはめて考えると、次のようになる。すなわ
ち、ウェハ１の測定時には不良測定ポイントとしてＮ
ｏ．２０とＮｏ．２１が記憶されるので、ウェハ２の測
定はこの２個を除いた残る２１個の測定ポイントについ
て行われる。ウェハ２の測定で新たに見つかった不良測
定ポイントＮｏ．２２は、以前のメモリ内容に追加され
るので、続くウェハ３の測定では計３個を除いた残る２
０個の測定ポイントについて行われる。

【００２４】上記２３個の測定ポイントが、各ウェハ上
で個々のデバイス・チップ内に１ヵ所ずつ設けられてい
る場合には、測定がデバイス・チップ単位で行われる。
この様子を、図２を参照しながら説明する。いま、図２
（ａ）に示されるような２３個のデバイス・チップ１０
１ａ，１０１ｂ，１０１ｃが配列されたウェハ１００
ａ，１００ｂ，１００ｃを考える。各デバイス・チップ
１０１ａ，１０１ｂ，１０１ｃを仮に、測定順序にした
がって０〜２２の通し番号で表すことにする。各デバイ
ス・チップ１０１ａ，１０１ｂ，１０１ｃには、それぞ
れ一定の部位にたとえば図４に示されるような評価パタ
ーンが１個ずつ形成されており、ここが測定ポイントと
なっている。各デバイス・チップ１０１ａ，１０１ｂ，
１０１ｃの通し番号と、前述の表１に記載された測定ポ
イントＮｏ．とは一致している。

【００２５】ここで、ウェハ１００ａで２ヵ所の不良測
定ポイントＮｏ．２０，２１が見つかったとすると、通
し番号２０，２１を付したデバイス・チップが不良デバ
イス・チップ１０２ａと判定される（図中、斜線部分で
表す）。図２（ｂ）に示される２枚目のウェハ１００ｂ
では、通し番号０〜１９を付したデバイス・チップ１０
１ｂを順次測定した後、先の不良測定ポイントを含む通
し番号２０，２１のデバイス・チップを飛ばし、通し番
号２２のデバイス・チップに移動する。

【００２６】しかし、このデバイス・チップも新たに不
良デバイス・チップ１０２ｂと判定される（図中、斜線
部分で表す）ので、図２（ｃ）に示される３枚目のウェ
ハ１００ｃでは、測定は通し番号０〜１９を付したデバ
イス・チップ１０１ｃのみについて行われるわけであ
る。本発明を適用することにより、各ウェハの測定所要
時間を約１２分に短縮することができた。

【００２７】なお、本発明は上述の実施例に何ら限定さ
れるものではない。たとえば、上述の測定シーケンスで
は、ステップＳ１で各測定ポイントを選択すると、その
都度ステップＳ２において不良測定ポイントか否かヲ判
定したが、新しいウェハをセットした時点でまず測定ポ
イント・マップから以前に蓄積された不良測定ポイント
をすべて削除し、しかる後にフォーカス・スキャンを行
うようにしても良い。

【００２８】

【発明の効果】以上の説明からも明らかなように、本発
明では前のウェハで不良と判定された測定ポイントを次
のウェハの測定時に測定ポイント・マップから削除する
ので、同一ロットに含まれる複数のウェハに対し、パタ
ーン重ね合わせずれを迅速に測定することが可能とな
る。この測定ポイントを個々のデバイス・チップ内に配
しておけば、測定をデバイス・チップ単位で行うことが
できる。同一ロット内では合わせずれの発生状況がほぼ
一定していることから、本発明により正常なデバイス・
チップを不良と誤認する危険はほとんどない。したがっ
て、歩留りの低下を来すことなくスループットを著しく
改善することができる。

【図面の簡単な説明】

【図１】本発明を適用したパターン重ね合わせ精度の測
定シーケンスの一例を示すフローチャートである。

【図２】パターン重ね合わせ精度の測定をデバイス・チ
ップ単位で行う場合の手順を示す平面図であり、（ａ）
は１枚目のウェハにおける測定範囲、（ｂ）は１枚目の
ウェハで発見された不良デバイス・チップを削除した２
枚目のウェハの測定範囲、（ｃ）は１枚目，２枚目のウ
ェハで発見された不良デバイス・チップを削除した３枚
目のウェハの測定範囲をそれぞれ表す。

【図３】従来のパターン重ね合わせ精度の測定シーケン
スの一例を示すフローチャートである。

【図４】パターン重ね合わせ精度の評価パターンの一構
成例を示す平面図である。

【符号の説明】

１００ａ，１００ｂ，１００ｃ・・・ウェハ１０１ａ，１０１ｂ，１０１ｃ・・・デバイス・チップ１０２ａ，１０２ｂ・・・不良デバイス・チ
ップ２００・・・下層材料層２０１・・・下層側パターン２０２・・・上層側パターン

Claims

【特許請求の範囲】

【請求項１】同一条件によるプロセスを経た複数の基
板の各々について、該基板上で予め共通に設定された測
定ポイント・マップにしたがって各測定ポイントにてパ
ターン重ね合わせ精度を逐次測定するパターン重ね合わ
せ精度の測定方法において、ｎ枚目の基板上の前記複数の測定ポイントのうち測定エ
ラーを生じた不良測定ポイントをメモリに記憶し、（ｎ
＋１）枚目以降の基板についてはこの不良測定ポイント
を前記測定ポイント・マップから削除することを特徴と
するパターン重ね合わせ精度の測定方法。
【請求項２】前記測定ポイントは、前記基板上に形成
される複数のデバイス・チップの各領域内に少なくとも
１個ずつ設けられていることを特徴とする請求項１記載
のパターン重ね合わせ精度の測定方法。