JP3265788B2 - 半導体集積回路の検査方法および検査装置 - Google Patents

半導体集積回路の検査方法および検査装置

Info

Publication number
JP3265788B2
JP3265788B2 JP01248894A JP1248894A JP3265788B2 JP 3265788 B2 JP3265788 B2 JP 3265788B2 JP 01248894 A JP01248894 A JP 01248894A JP 1248894 A JP1248894 A JP 1248894A JP 3265788 B2 JP3265788 B2 JP 3265788B2
Authority
JP
Japan
Prior art keywords
wafer
chip
corner
processing
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01248894A
Other languages
English (en)
Other versions
JPH07221185A (ja
Inventor
克彦 津浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP01248894A priority Critical patent/JP3265788B2/ja
Publication of JPH07221185A publication Critical patent/JPH07221185A/ja
Application granted granted Critical
Publication of JP3265788B2 publication Critical patent/JP3265788B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Laser Beam Processing (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体集積回路の検査方
法および検査装置に関するものである。
【0002】
【従来の技術】近年、半導体集積回路は微細加工、特に
1μm以下のサブマイクロメータの線幅加工により高集
積化されてきている。大容量メモリーでは、ダスト等に
より一部にビット不良が製造工程で発生することがあ
る。このため、ウェハ段階の最終工程でビット不良の有
無を検査する。あらかじめチップ内に用意してある予備
のビットと不良のビットとを切り換えてチップ内全部の
ビットを良品化する、いわゆる冗長救済技術が大容量メ
モリーでは用いられている。チップ内の予備ビットと不
良のビットとを切り換える方法として、レーザー光線を
用いたヒューズ切断が広く用いられている。これはヒュ
ーズ切断により不良ビットのアドレスをチップ内にプロ
グラミングする方法である。
【0003】図5は従来の冗長救済のフローである。通
常ウェハ段階で1ロット毎1バッチで検査データを基に
連続処理を行なう。
【0004】まず、ウェハロードでウェハをレーザー加
工装置内の加工場所(ウェハチャックトップ上)に送り
込む。次に、ウェハアライメントでウェハの合わせマー
クを使用して高精度にウェハと加工レーザーとの位置を
合わせる。次に、テスターにより検査されたデータを基
にレーザー加工を行なう。1枚目のウェハのレーザー加
工終了後ウェハアンロードでウェハを加工場所からウェ
ハカセットに戻す。そのロットのバッチ処理が終わりで
なければ次のウェハロードを行い、ウェハアライメン
ト、レーザー加工、ウェハアンロードをロット終了まで
行なう。
【0005】図6は従来の半導体集積回路の製造装置の
概略図である。ウェハローダー・アンローダーでレーザ
ー加工位置であるウェハチャック上にウェハを出し入れ
する。テスターの検査データを基にレーザーとウェハの
位置を中央演算装置(CPU)により自動制御すること
で冗長救済加工処理が実施される。
【0006】図7はデータ処理のフロー図で、冗長救済
処理に使用するテスターの検査データをレーザー加工装
置用に変換する流れを説明するためのものである。
【0007】テスターの検査データからまず第1ウェハ
用の加工ヒューズ座標データを作製する。続けて第2ウ
ェハ用の加工ヒューズ座標データを作製する。ロット/
バッチの最終ウェハの加工ヒューズ座標データまで作製
する。このデータを基にしてレーザー加工装置はウェハ
にレーザー照射を自動的に連続して行なう。
【0008】
【発明が解決しようとする課題】レーザー加工処理フロ
ー中のウェハアライメントはステッパー等の露光機でチ
ップと同時に作製されたアライメントマークを使用して
行なう。
【0009】しかしながら、ステッパーは各号機に少し
ではあるが、露光位置オフセットを持っている。そのた
め、ウェハアライメントにおいて第1ウェハでアライメ
ントマークを使用する際に隣の露光ショットのチップの
アライメントマークを使用することが発生する。これ
は、処理チップ位置がずれたウェハアライメントであ
る。チップの位置ずれがあっても水平方向、垂直方向の
アライメントが成功すれば、次のレーザー加工は自動的
に継続される。レーザー加工の第1番目の加工もチップ
内のヒューズの上にレーザーが正しく照射されている
と、そのチップの位置ずれを見つけることは不可能であ
る。
【0010】冗長救済において通常救うべき不良ビット
の位置はチップによって異なっている。これは、ビット
不良の原因のダストはウェハ上にランダムに付着するか
らである。つまり、ヒューズのレーザー加工形状がよい
状態で行なわれても、チップの処理位置ずれを起こして
いれば、そのチップに合った不良ビットの切り換えがで
きない。そのため、そのウェハの冗長救済加工は全て失
敗してしまうことになる。
【0011】引き続き、レーザー加工装置によりアライ
メントオフセットを次のウェハに使用して自動的に連続
アライメントレーザー加工を行なう。つまり、チップの
位置ずれがあった場合、そのアライメントオフセットの
データをそのまま次のウェハに引き渡すため次のウェハ
も冗長救済加工が全て失敗してしまうことになる。よっ
て、そのロットのバッチ処理は全て冗長救済加工処理が
できないことになり、製品の製造歩留低下を起こしてし
まうという問題があった。
【0012】本発明は、上記問題を解決するもので、製
品の製造歩留低下をを防ぐ半導体集積回路の製造方法お
よび製造装置を提供することを目的とするものである。
【0013】
【課題を解決するための手段】上記、問題を解決するた
め本発明の半導体集積回路の検査方法は、ウェハをレー
ザー加工チャック上に搭載する工程と、前記ウェハの位
置を合わせるウェハアライメント工程と、前記ウェハに
形成された複数のチップのうち、前記ウェハのコーナー
に位置するコーナーチップに形成された位置合わせ確認
マークの位置と加工レーザーの位置との位置関係によっ
てチップの位置ずれを確認する工程と、前記チップの位
置ずれを確認する工程で、チップの位置がずれていない
ことを確認した後に、検査データを基に前記加工レーザ
ーでヒューズを切断する工程とからなる。
【0014】また、前記位置合わせ確認マークが前記ウ
ェハに形成されたチップ内の前記ヒューズである。
【0015】また、前記チップの位置ずれを確認する工
程では、前記ウェハの右上の角の第1のコーナーチップ
に形成された位置合わせ確認マークの位置と加工レーザ
ーの位置との位置関係を確認する工程と、前記ウェハの
左下の角の第2のコーナーチップに形成された位置合わ
せ確認マークの位置と加工レーザーの位置との位置関係
を確認する工程とを有する。
【0016】上記、問題を解決するため本発明の半導体
集積回路の検査装置は、ウェハが設置されたウェハチャ
ックと、前記ウェハを移動させるウェハローダー、アン
ローダーと、前記ウェハローダー、アンローダーを制御
する中央演算装置と、前記中央演算装置に入力される冗
長救済加工データに依存せずに、前記ウェハに形成され
た複数のチップのうち、前記ウェハのコーナーに位置す
るコーナーチップに形成された位置合わせ確認マークに
よってチップの位置ずれの確認ができる機構と、前記中
央演算装置で制御されたレーザーとを有する。
【0017】また、第1ウェハに形成された複数のチッ
プのうち、前記ウェハのコーナーに位置するコーナーチ
ップに形成した位置合わせ確認マークの位置になるマー
ク座標データを作製する第1のデータ処理工程と、前記
第1ウェハの検査データにもとづいた加工ヒューズ座標
データを作製する第2のデータ処理工程と、続けて第2
ウェハから最終ウェハまでそれぞれ前記検査データにも
とづいた加工ヒューズ座標データを作製する第3のデー
タ処理工程とからなる。
【0018】また、前記位置合わせ確認マークのマーク
座標データがチップ内の任意の加工ヒューズの座標を作
製するデータ処理工程である。
【0019】
【作用】本発明によれば検査データにもとづいたレーザ
ー加工処理を始める前に、ウェハのコーナーに位置する
マークを使用して位置確認をするので、チップのウェハ
内の前後左右の位置ずれが発生していれば位置確認マー
クがウェハの外に出るため、チップの位置ずれを容易に
検出することができる。
【0020】
【実施例】本発明の半導体集積回路の製造方法の一実施
例を図1〜4を用いて説明する。
【0021】図1は本発明の半導体集積回路の製造方法
の一実施例を説明するための製造フロー図である。
【0022】まず、ウェハロードでレーザー加工を行な
うロットのバッチの第1ウェハがレーザー加工装置内の
加工位置に導入される。次に、ウェハアライメントでチ
ップと同時に作製されたアライメントマークでウェハ1
と加工レーザーとの位置合わせをする。次に、ウェハ1
のコーナーのチップ2を確認する。たとえば、図2に示
すように、ウェハ1の右上の角のチップ2の特有のパタ
ーンやアライメントマークやチップ2内のヒューズ等チ
ップ2の位置が確認できる場所に、レーザー加工位置が
合っているかどうかを確認する。レーザー加工位置が合
っていれば、ウェハ1の左右方法に関しては右に行き過
ぎていないことが確認できる。また、ウェハ1の前後方
向に関してはウェハ1が奥に行き過ぎていないことが確
認できる。
【0023】また、確認位置のマークがヒューズと同じ
ものもしくは同じレーザーパワーで加工切断できるもの
の場合、その確認マークを実際に切断することで、レー
ザーのチップ2内の位置とレーザーパワーが適当かどう
かも確認できる。
【0024】次に、チップ2と同様にウェハ1の左下の
チップ3も特有のパターンやアライメントマークやチッ
プ3内のヒューズ等チップ3の位置が確認できる場所に
レーザー加工位置が合っているかどうかを確認する。レ
ーザー加工位置が合っていれば、ウェハ1の左右方法に
関しては、左に行き過ぎていないことが確認できる。ま
た、ウェハ1の前後方向に関しては、ウェハ1が手前に
行き過ぎていないことが確認できる。
【0025】チップ3の位置がずれていることがわかっ
た場合にはウェハアライメントの工程に戻り、位置のず
れ分のオフセットを入れてウェハアライメントを再度行
なう。続けて、チップ2、3の特有のパターンやアライ
メントマークやチップ内のヒューズ等チップの位置が確
認できる場所でレーザー加工位置が合っているかどうか
を確認する。
【0026】チップ3の位置がずれていないことを確認
した後に、次のレーザー加工をテスターにより検査され
たデータを基に行なう。1枚目のウェハ1のレーザー加
工終了後ウェハアンロードでウェハ1を加工場所からウ
ェハカセットに戻す。そのロットのバッチ処理が終わり
でなければ次のウェハロードを行い、ウェハアライメン
ト、レーザー加工、ウェハアンロードをロット終了まで
行なう。
【0027】なお、チップ4、チップ5も確実性を増す
ために同様に行なってもよいのは言うまでもない。面内
の四隅全体のレーザーのチップ内の位置とレーザーパワ
ーが適当かどうかも確認できる。
【0028】また、ウェハ1内の少なくとも1箇所に位
置を特定確認できるマークやヒューズを製造しておき、
その特定場所の位置を第1ウェハで確認する製造方法に
よっても、ウェハ1のアライメントによるチップ2〜5
の位置ずれを防ぐことが可能となる。
【0029】なお、第1ウェハのみコーナーチップ2〜
5の特有のパターンやアライメントマークやチップ内の
ヒューズ等チップ2〜5の位置の確認を説明したが、全
ウェハのチップ位置の確認を行なってもよいのは言うま
でもない。半導体集積回路の製造装置のウェハローダー
の性能が良くない場合、ウェハチャックの上に位置再現
性良くウェハを載せることができない場合有効になるか
らである。
【0030】図3は本発明の半導体集積回路の製造装置
の一実施例を説明するための概略図である。本製造装置
は、ウェハを加工するためのYAG(イットリウム−ア
ルミニウム−ガーネット)やYLF(イットリウム−リ
チウム−フロライド)のレーザーとウェハの加工を行な
うウェハチャックとウェハをウェハチャックに出し入れ
するウェハローダー・アンローダーとチップ確認機構と
これらの全機構を制御することができる中央演算装置と
で構成されている。本装置はウェハを連続的に高精度に
高速で自動処理を行なうことができる。検査により作製
された加工データに依らずに、チップ確認機構はあらか
じめウェハのコーナーのチップを確認する機構である。
たとえば、まずウェハアライメントを実行する。次に、
レーザーでチップのヒューズ切断加工前に、図2に示す
用に、ウェハ1の右上の角のチップ2の特有のパターン
やアライメントマークやチップ内のヒューズ等チップの
位置が確認できる場所にレーザー加工位置を合わせ、加
工位置が合っているかどうかを確認する。チップ3の特
有のパターンやアライメントマークやチップ内のヒュー
ズ等チップの位置も確認する。もしチップの位置がずれ
ていることが判明した時はウェハアライメントを再度実
行する。チップの位置が合っていれば、次にチップのヒ
ューズ切断加工を継続する。
【0031】なお、チップ確認は、第1ウェハのみであ
っても全ウェハであっても途中のウェハであってもかま
わない。任意のウェハで確認できるのは言うまでもな
い。また、位置確認場所の数はウェハにつき少なくとも
1箇所以上位置確認を行えればよい。多くなれば、確実
性が増しより精度は高くなるが、スループットの低下に
つながる。
【0032】図4は本発明の半導体集積回路の製造方法
の一実施例を説明するための製造フローである。テスタ
ーでウェハ上の全チップを検査し冗長救済に関するデー
タを作成する。このデータをコンピューター等で半導体
集積回路の製造装置であるレーザー加工装置用のデータ
加工処理を行なう。まず、第1ウェハのコーナーのチッ
プの位置確認用のマーク座標データを冗長救済チップの
検査結果データにかかわらず作製する。次に、第1ウェ
ハの冗長救済するチップに対応した加工ヒューズ座標デ
ータを作製する。次に第2ウェハの冗長救済するチップ
に対応した加工ヒューズ座標データを作製する。これを
そのロット/バッチの最終ウェハまで冗長救済するチッ
プに対応した加工ヒューズ座標データを作製する。この
ようにして作製した冗長救済用データを用いてレーザー
加工装置で処理を実施する。まず始めの数カ所の位置確
認データを使用する。一個ずつ加工位置を確認しながら
上記説明した工程で次々と進め、位置確認データの位置
が加工レーザーに対してずれていないことが確認できれ
ば引き続きヒューズ加工を実施する。
【0033】なお、加工ヒューズ座標データをデータ処
理により作製したが、加工ヒューズ番号や記号の加工デ
ータを作製してもかまわないのは言うまでもない。
【0034】
【発明の効果】本発明の半導体集積回路の製造方法およ
び製造装置によれば、チップのウェハ内の前後左右の位
置確認を行なうことにより、レーザー加工のチップの位
置ずれの発生を未然に防ぐことができる。レーザー加工
チップの位置を確実なものにでき、処理ミスによる製造
歩留の低下を防ぐことが可能になる。
【0035】このことにより、ロットアウトによる製造
コスト増や納期遅れの事態を防ぐことができ、安定した
半導体集積回路の製造方法を提供することが可能とな
る。
【図面の簡単な説明】
【図1】本発明の半導体集積回路の製造方法の一実施例
を説明するための製造フロー図
【図2】本発明の半導体集積回路の製造方法の一実施例
を説明するためのウェハの平面図
【図3】本発明の半導体集積回路の製造装置の一実施例
を説明するための概略図
【図4】本発明の半導体集積回路の製造方法の一実施例
を説明するためのフロー図
【図5】従来の半導体集積回路の製造方法を説明するた
めの製造フロー図
【図6】従来の半導体集積回路の製造装置を説明するた
めの概略図
【図7】従来の半導体集積回路の製造方法を説明するた
めの製造フロー図
【符号の説明】
1 ウェハ 2 チップ 3〜5 チップ

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 ウェハをレーザー加工チャック上に搭載
    する工程と、前記ウェハの位置を合わせるウェハアライ
    メント工程と、前記ウェハに形成された複数のチップの
    うち、前記ウェハのコーナーに位置するコーナーチップ
    に形成された位置合わせ確認マークの位置と加工レーザ
    ーの位置との位置関係によってチップの位置ずれを確認
    する工程と、前記チップの位置ずれを確認する工程で、
    チップの位置がずれていないことを確認した後に、検査
    データを基に前記加工レーザーでヒューズを切断する工
    程とを有することを特徴とする半導体集積回路の検査方
    法。
  2. 【請求項2】 前記位置合わせ確認マークが前記ウェハ
    に形成されたチップ内の前記ヒューズであることを特徴
    とする請求項1に記載の半導体集積回路の検査方法。
  3. 【請求項3】 前記チップの位置ずれを確認する工程で
    は、前記ウェハの右上の角の第1のコーナーチップに形
    成された位置合わせ確認マークの位置と加工レーザーの
    位置との位置関係を確認する工程と、前記ウェハの左下
    の角の第2のコーナーチップに形成された位置合わせ確
    認マークの位置と加工レーザーの位置との位置関係を確
    認する工程とを有することを特徴とする請求項1又は2
    記載の半導体集積回路の検査方法。
  4. 【請求項4】 ウェハが設置されたウェハチャックと、
    前記ウェハを移動させるウェハローダー、アンローダー
    と、前記ウェハローダー、アンローダーを制御する中央
    演算装置と、前記中央演算装置に入力される冗長救済加
    工データに依存せずに、前記ウェハに形成された複数の
    チップのうち、前記ウェハのコーナーに位置するコーナ
    ーチップに形成された位置合わせ確認マークによってチ
    ップの位置ずれの確認ができる機構と、前記中央演算装
    置で制御されたレーザーとを有することを特徴とする半
    導体集積回路の検査装置。
  5. 【請求項5】 第1ウェハに形成された複数のチップの
    うち、前記ウェハのコーナーに位置するコーナーチップ
    に形成した位置合わせ確認マークの位置になるマーク座
    標データを作製する第1のデータ処理工程と、前記第1
    ウェハの検査データにもとづいた加工ヒューズ座標デー
    タを作製する第2のデータ処理工程と、続けて第2ウェ
    ハから最終ウェハまでそれぞれ前記検査データにもとづ
    いた加工ヒューズ座標データを作製する第3のデータ処
    理工程とを有することを特徴とする半導体集積回路の検
    査方法。
JP01248894A 1994-02-04 1994-02-04 半導体集積回路の検査方法および検査装置 Expired - Fee Related JP3265788B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01248894A JP3265788B2 (ja) 1994-02-04 1994-02-04 半導体集積回路の検査方法および検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01248894A JP3265788B2 (ja) 1994-02-04 1994-02-04 半導体集積回路の検査方法および検査装置

Publications (2)

Publication Number Publication Date
JPH07221185A JPH07221185A (ja) 1995-08-18
JP3265788B2 true JP3265788B2 (ja) 2002-03-18

Family

ID=11806790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01248894A Expired - Fee Related JP3265788B2 (ja) 1994-02-04 1994-02-04 半導体集積回路の検査方法および検査装置

Country Status (1)

Country Link
JP (1) JP3265788B2 (ja)

Also Published As

Publication number Publication date
JPH07221185A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
JP6147325B2 (ja) レーザ加工のための方法および装置
US5326709A (en) Wafer testing process of a semiconductor device comprising a redundancy circuit
JP2866831B2 (ja) レーザ加工装置の位置決め方法
US6590182B1 (en) Laser repair apparatus and method
US6421456B1 (en) Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks
US8694148B2 (en) Tracking and marking specimens having defects formed during laser via drilling
JP3265788B2 (ja) 半導体集積回路の検査方法および検査装置
JP3001587B2 (ja) 半導体集積回路の製造方法
JP3050746B2 (ja) レーザリペア装置及びその位置チェック方法
US6529623B1 (en) Stepper lens specific reticle compensation for critical dimension control
EP0602271B1 (en) Testing and repairing process for memory chips on a wafer, each chip having a redundancy circuit
US6774055B2 (en) In-line system having overlay accuracy measurement function and method for the same
KR100752662B1 (ko) 퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법
JP2001035924A (ja) 半導体装置及びトリミング方法
JP3317214B2 (ja) 半導体集積回路
JP2577346B2 (ja) 半導体装置の製造方法
KR19990071141A (ko) 이디에스 공정설비를 사용한 반도체장치 이디에스방법
JP3150055B2 (ja) レーザ照射位置ズレ検査方法
JPH08274178A (ja) 半導体装置の製造方法
JP2595204B2 (ja) レーザ加工方法
JPH0299285A (ja) レーザ加工装置
JP2009238811A (ja) 半導体装置製造システム、半導体装置の製造方法、及び半導体装置
KR20080102536A (ko) 반도체 제조 설비에서의 웨이퍼 얼라인먼트 방법
JPH0222842A (ja) レーザートリミング方法
JP2000263256A (ja) レーザーリペア装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees