JPS59201441A - 集束イオンビ−ムを用いたヒユ−ズ切断方法 - Google Patents
集束イオンビ−ムを用いたヒユ−ズ切断方法Info
- Publication number
- JPS59201441A JPS59201441A JP7644283A JP7644283A JPS59201441A JP S59201441 A JPS59201441 A JP S59201441A JP 7644283 A JP7644283 A JP 7644283A JP 7644283 A JP7644283 A JP 7644283A JP S59201441 A JPS59201441 A JP S59201441A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- stage
- ion beam
- cut
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、微細な集束イオンビームを用いて半導体ウェ
ハ上の任意のヒユーズを切断する方法に関する。
ハ上の任意のヒユーズを切断する方法に関する。
近時、ＬＳＩの高集積化が急速に進められておシ・最近
では１Ｍパイ） ＭＯＳメモリの試作が行われるに至っ
ている。また、ＬＳＩの大チップ化も１つの方向にあフ
、将来は１′）のチップにＣＰＵとメモリ及びその他の
機能を持つ多機能チップへ移っていくと予想されている
。
では１Ｍパイ） ＭＯＳメモリの試作が行われるに至っ
ている。また、ＬＳＩの大チップ化も１つの方向にあフ
、将来は１′）のチップにＣＰＵとメモリ及びその他の
機能を持つ多機能チップへ移っていくと予想されている
。
ところで、ＬＳＩの集積度が進みチップ面積が増大する
と、これに伴い欠陥によるチップの歩留りが急激に低下
し、経済的にひき合わなくなると云う問題が生じている
。この問題を解決する１つの方法に、所謂リダンダンシ
ー技術がある。この技術は、半導体装置内に冗長回路を
組み込み、チップ上の部分的欠陥を補償する方法であり
、ＬＳＩの大チップ化には不可欠となっている。半導体
メモリを例にとると、半導体装置製造時に予め予備のメ
モリ及び冗長回路を形成し、テスト時に不良ビットが発
見されたとき、冗長回路を用いて予備のメモリに切シ換
える方式が採用されている・ 冗長回路を働かせるには、半導体装置中に何うカのヒー
ーズを組み込み、このヒーーズを切断する必要がある。
と、これに伴い欠陥によるチップの歩留りが急激に低下
し、経済的にひき合わなくなると云う問題が生じている
。この問題を解決する１つの方法に、所謂リダンダンシ
ー技術がある。この技術は、半導体装置内に冗長回路を
組み込み、チップ上の部分的欠陥を補償する方法であり
、ＬＳＩの大チップ化には不可欠となっている。半導体
メモリを例にとると、半導体装置製造時に予め予備のメ
モリ及び冗長回路を形成し、テスト時に不良ビットが発
見されたとき、冗長回路を用いて予備のメモリに切シ換
える方式が採用されている・ 冗長回路を働かせるには、半導体装置中に何うカのヒー
ーズを組み込み、このヒーーズを切断する必要がある。
ヒユーズの切断には、従来電流切断法やレーザ切断法が
用いられているが、この種の方法では次のような問題が
ある。すなわち、電流切断法では５０〜１００１：ｍＡ
：ｌの溶断電流が必要なため、特別な付加回路が必要と
なシ設計の負担が大きくなる。さらに、工程数が増加す
ると共に、ダメージの領域が広い及び高い加工精度が要
求される等の欠点がある。また、レーザ切断法の場合に
は、切断領域はＩＯＣμｍ〕程度と電流切断法よシも狭
いが、それでも素子寸法に比較し数倍も大きい。このた
め、ダメージ領域をなくすことはできない。さらに、金
属層の溶融であるが故にレーデ光が反射され、効率が悪
い等の欠点があった。
用いられているが、この種の方法では次のような問題が
ある。すなわち、電流切断法では５０〜１００１：ｍＡ
：ｌの溶断電流が必要なため、特別な付加回路が必要と
なシ設計の負担が大きくなる。さらに、工程数が増加す
ると共に、ダメージの領域が広い及び高い加工精度が要
求される等の欠点がある。また、レーザ切断法の場合に
は、切断領域はＩＯＣμｍ〕程度と電流切断法よシも狭
いが、それでも素子寸法に比較し数倍も大きい。このた
め、ダメージ領域をなくすことはできない。さらに、金
属層の溶融であるが故にレーデ光が反射され、効率が悪
い等の欠点があった。
そこで最近、電子ビームを用いてヒユーズを切断する方
法が提案されている（ Ｋ、 Ｈａａｈｉｍｏｔ。
法が提案されている（ Ｋ、 Ｈａａｈｉｍｏｔ。
ｅｔ ａｌ、”Ｅｌｅｃｔｒｖｎ−Ｂｅａｍ Ｆｕｓｅ
Ｐｒｏｇｒａｙｎｍｉｎｇ ｆｏｒＲｅｄｕｎｄａｎ
ｃｙ Ｔｅｃｈｎｏｌｏｇ）”ｔ ＩＥＤＭ Ｔｅｃｈ
ｎｉｃａｌＤｉｇｅｓｔ Ｐ、５７２（１９８２））。
Ｐｒｏｇｒａｙｎｍｉｎｇ ｆｏｒＲｅｄｕｎｄａｎ
ｃｙ Ｔｅｃｈｎｏｌｏｇ）”ｔ ＩＥＤＭ Ｔｅｃｈ
ｎｉｃａｌＤｉｇｅｓｔ Ｐ、５７２（１９８２））。
コノ方法ＴＨ、レーザビームに比較し細いビームでヒユ
ーズを切断することができ、ビームの照射領域を極めて
小さくできる。また、集中できる電力密度が高く、切断
に要する時間を大幅に短くすることもできる。
ーズを切断することができ、ビームの照射領域を極めて
小さくできる。また、集中できる電力密度が高く、切断
に要する時間を大幅に短くすることもできる。
しかしながら、上記電子ビームを用いる方法では、放射
線損傷によシ素子のしきい値変動をひき起こす虞れがあ
る。さらに、素子が・やッシペーション膜で覆われてい
る場合には、チャージアップが生じビーム照射位置がず
れてしまう。
線損傷によシ素子のしきい値変動をひき起こす虞れがあ
る。さらに、素子が・やッシペーション膜で覆われてい
る場合には、チャージアップが生じビーム照射位置がず
れてしまう。
また、溶断時にヒユーズ周辺に穴をあける方法では、さ
らにパッシペーション工程を行わなければならない等の
問題があった。
らにパッシペーション工程を行わなければならない等の
問題があった。
本発明の目的は、素子罠放射線損傷を与えることなく、
ヒユーズを容易に切断することができ、半導体チ、／ｆ
の歩留シ向上等に寄与し得る集束イオンビームを用いた
ヒユーズ切断方法を提供することにある。
ヒユーズを容易に切断することができ、半導体チ、／ｆ
の歩留シ向上等に寄与し得る集束イオンビームを用いた
ヒユーズ切断方法を提供することにある。
本発明の骨子は、微細に集束したイオンビームをヒユー
ズに照射してヒユーズを切断することにある。
ズに照射してヒユーズを切断することにある。
すなわち本発明は、半導体ウエノ・等の基体上の不良個
所に対応するヒユーズを切断するに際し、切断すべきヒ
ユーズ切断個所とビーム照射位置との相対位置を合わせ
たのち、上記ヒユーズに該ヒユーズを被覆した絶縁層の
上から集束イオンビームを照射するようにした方法であ
る。
所に対応するヒユーズを切断するに際し、切断すべきヒ
ユーズ切断個所とビーム照射位置との相対位置を合わせ
たのち、上記ヒユーズに該ヒユーズを被覆した絶縁層の
上から集束イオンビームを照射するようにした方法であ
る。
本発明によれば、レーザ光や電子ビーム等を用いた従来
のヒユーズ切断方法に比して次の（１）〜（５）のよう
な効果が得られる。
のヒユーズ切断方法に比して次の（１）〜（５）のよう
な効果が得られる。
（１）熱によシヒューズを溶断するのではなく、ス／４
ツタリングによるエツチングでヒユーズを切断するので
、ビーム径と略等しい領域の切断が可能である。したが
って、原理的には切断領域を０．１〔μｍ〕程度まで小
さくすることができる。
ツタリングによるエツチングでヒユーズを切断するので
、ビーム径と略等しい領域の切断が可能である。したが
って、原理的には切断領域を０．１〔μｍ〕程度まで小
さくすることができる。
（２） 電子ビームと異なシ、位置合わせマーク検出
時或いはヒユーズ切断時に素子に放射線損傷を与えるこ
とはない。
時或いはヒユーズ切断時に素子に放射線損傷を与えるこ
とはない。
（３） パッシベーション膜カアってモチャージアッ
プは生じない。このため、ノ臂ツシペーション膜の上か
ら正確な位置合わせが可能である。
プは生じない。このため、ノ臂ツシペーション膜の上か
ら正確な位置合わせが可能である。
（４） レーザ光を用いる方法と異なり、金属配線の
切断も容易である。
切断も容易である。
（５） ヒユーズのみの切断が可能であるため、ヒユ
ーズ切断後の／４’、／シペーションエＩ”ＦＷとなる
。
ーズ切断後の／４’、／シペーションエＩ”ＦＷとなる
。
第１図は本発明の一実施例方法に使用したヒユーズ切断
装置を示す概略構成図である。図中１は試料室でオシ、
この試料室１上にはイオンビーム光学系２が設けられて
いる。試料室１内には、半導体ウニ／・等の試料３を固
定保持したＸ−Ｙステージ４が配置されている。Ｘ−Ｙ
ステージ４は、計算機５からの指令をインタフェース６
を介して入力したステージＩ１１御回路７及びこの制御
回路７にて制御される駆ｆＪｂ系８により、ｘ方向（紙
面左右方向）及びＹ方向（紙面表裏方向）に移動駆動さ
れる。Ｘ−Ｙステージ４の移動位置は、レーザ測長系９
及び位置検出回路１０により検出される。そして、この
位置検出情報はインタフェース６を介して計算機５に送
出さ九るものとなっている。また、前記Ｘ−Ｙステージ
４上にはファラデーカッｆ１１が設けられ、さらに試料
室１の上部には反射イオン検出器１２が設けられている
。そして、ファラデーカップ１ノ及び反射イオン検出器
１２の各検出信号は、それぞれ増幅器１３．１４を介し
て計算機５に送出されるものとなっている。
装置を示す概略構成図である。図中１は試料室でオシ、
この試料室１上にはイオンビーム光学系２が設けられて
いる。試料室１内には、半導体ウニ／・等の試料３を固
定保持したＸ−Ｙステージ４が配置されている。Ｘ−Ｙ
ステージ４は、計算機５からの指令をインタフェース６
を介して入力したステージＩ１１御回路７及びこの制御
回路７にて制御される駆ｆＪｂ系８により、ｘ方向（紙
面左右方向）及びＹ方向（紙面表裏方向）に移動駆動さ
れる。Ｘ−Ｙステージ４の移動位置は、レーザ測長系９
及び位置検出回路１０により検出される。そして、この
位置検出情報はインタフェース６を介して計算機５に送
出さ九るものとなっている。また、前記Ｘ−Ｙステージ
４上にはファラデーカッｆ１１が設けられ、さらに試料
室１の上部には反射イオン検出器１２が設けられている
。そして、ファラデーカップ１ノ及び反射イオン検出器
１２の各検出信号は、それぞれ増幅器１３．１４を介し
て計算機５に送出されるものとなっている。
一方、前記イオンビーム光学系２は次のように構成され
ている。すなわち、最上部にイオン銃２１が設けられ、
この電子銃２ノから下方に向ってイオン引出し電極２２
、アインツェル型の静電レンズ（第１コンデンサレンズ
）２３、ブランキング電極２４、静電レンズ（第２コン
デンサレンズ）２５、ビーム走査用偏向板２６及び静電
レンズ（対物レンズ）２７がそれぞれ設けられている。
ている。すなわち、最上部にイオン銃２１が設けられ、
この電子銃２ノから下方に向ってイオン引出し電極２２
、アインツェル型の静電レンズ（第１コンデンサレンズ
）２３、ブランキング電極２４、静電レンズ（第２コン
デンサレンズ）２５、ビーム走査用偏向板２６及び静電
レンズ（対物レンズ）２７がそれぞれ設けられている。
そして、ブランキング電極２４は計算機制御されるブラ
ンキング回路２８に接続され、偏向板２６は計算機制御
される偏向制御回路２９に接続されている。
ンキング回路２８に接続され、偏向板２６は計算機制御
される偏向制御回路２９に接続されている。
なお、図中３０はイオン銃２１及び各種レンズ２３．２
５．２７に電圧を印加するだめの光学系電源を示してい
る。また、３ノは計算機５に供給される入力データ、３
２はこの装置を操作するためのコンンールユニットを示
している。
５．２７に電圧を印加するだめの光学系電源を示してい
る。また、３ノは計算機５に供給される入力データ、３
２はこの装置を操作するためのコンンールユニットを示
している。
次に、上記装置を用いたヒユーズ切断方法を、第２図に
示すフローチャートを参照して説明する。まず、周知の
テスト装置を用い試料３としてのウェハ上の不良個所を
検出し、これを基に切断すべきヒユーズを決定する。そ
して、このヒユーズの位置をデータ化し、マグネチック
テープ等に記録する（ステップＡ）。次いて、上記ウェ
ハ３を前記試料室１内のＸ−Ｙステージ４上にロードす
る（ステップＢ）。その後、上記記録した切断すべきヒ
ユーズの位置データ（ｍ、ｎ、りを入力する（ステラ７
’Ｃ）。ここで、ｍ 、 ｎはｍ行ｎ列目のチップを表
わし、Ｘは該チップのＸ番目のヒユーズを表わす。次い
で、前記ファラｒ−カップ１ノを用いてビーム電流の設
定を行うと共に、レンズ倍率を調整してビーム径の設定
を行う（ステップＤ）。
示すフローチャートを参照して説明する。まず、周知の
テスト装置を用い試料３としてのウェハ上の不良個所を
検出し、これを基に切断すべきヒユーズを決定する。そ
して、このヒユーズの位置をデータ化し、マグネチック
テープ等に記録する（ステップＡ）。次いて、上記ウェ
ハ３を前記試料室１内のＸ−Ｙステージ４上にロードす
る（ステップＢ）。その後、上記記録した切断すべきヒ
ユーズの位置データ（ｍ、ｎ、りを入力する（ステラ７
’Ｃ）。ここで、ｍ 、 ｎはｍ行ｎ列目のチップを表
わし、Ｘは該チップのＸ番目のヒユーズを表わす。次い
で、前記ファラｒ−カップ１ノを用いてビーム電流の設
定を行うと共に、レンズ倍率を調整してビーム径の設定
を行う（ステップＤ）。
次イで、電子ビーム描画技術で周知のレジストレーショ
ン技術を用い、ウェハ３上に配置した３個のマーク位置
を測定する（ステップＥ）。
ン技術を用い、ウェハ３上に配置した３個のマーク位置
を測定する（ステップＥ）。
３個のマークの設計時の位置（Ｘｉ、Ｙｉ）（１＝１．
２．３ ）は、例えば第３図のように定められておシ、
これら３個のマークの位置で決まるＸＹ座標系上にヒユ
ーズの位置は設計されている。したがって、イオンビー
ム照射によるマークからの反射イオンを前記反射イオン
検出器１２で検出すると共に、３個のマークの位置を前
記レーザ測長系９で測長すれば、第３図に示すようなレ
ーザ座標系、っまシｘ／ ｙ／座標系が定まる。そして
、ヒユーズの位置はＸＹ座標系がらＸ／ Ｙ／座標系に
変換される。なお、上記レジストレーション及びビーム
電流（ビーム径）の設定時におけるイオンビーム強度は
、ウェハ３に損傷を与えない程度に十分弱いものである
。
２．３ ）は、例えば第３図のように定められておシ、
これら３個のマークの位置で決まるＸＹ座標系上にヒユ
ーズの位置は設計されている。したがって、イオンビー
ム照射によるマークからの反射イオンを前記反射イオン
検出器１２で検出すると共に、３個のマークの位置を前
記レーザ測長系９で測長すれば、第３図に示すようなレ
ーザ座標系、っまシｘ／ ｙ／座標系が定まる。そして
、ヒユーズの位置はＸＹ座標系がらＸ／ Ｙ／座標系に
変換される。なお、上記レジストレーション及びビーム
電流（ビーム径）の設定時におけるイオンビーム強度は
、ウェハ３に損傷を与えない程度に十分弱いものである
。
次いで、前記ブランキング電極２４にょシイオンビーム
をＯＦＦ Ｌ （ステップＦ）、切断すべき最初のヒユ
ーズ位Ｒ（町ｙｎｌ ｖＸＩ ）までＸ−Ｙステージ
４を移動する（ステップＧ）。Ｘ−Ｙステージ４の移動
位置はレーザ測長系で測長され、ヒユーズ切断位置とビ
ーム照射位置との差は前記偏向制御回路２９にフィード
バックされる。これによシ、上記各位置の相対位置ずれ
量が補正される。その後、イオンビームをＯＮしてヒユ
ーズの切断を行う（ステップＨ）。
をＯＦＦ Ｌ （ステップＦ）、切断すべき最初のヒユ
ーズ位Ｒ（町ｙｎｌ ｖＸＩ ）までＸ−Ｙステージ
４を移動する（ステップＧ）。Ｘ−Ｙステージ４の移動
位置はレーザ測長系で測長され、ヒユーズ切断位置とビ
ーム照射位置との差は前記偏向制御回路２９にフィード
バックされる。これによシ、上記各位置の相対位置ずれ
量が補正される。その後、イオンビームをＯＮしてヒユ
ーズの切断を行う（ステップＨ）。
ここで、予め被加工物の層数、各層の材料及び厚さ、ビ
ーム電流、ビーム径、加工面積等から、ビーム照射時間
、またはビーム走査速度及び走査回数等を求めることが
できるアルゴリズムを前記計算機５内に用意しておく。
ーム電流、ビーム径、加工面積等から、ビーム照射時間
、またはビーム走査速度及び走査回数等を求めることが
できるアルゴリズムを前記計算機５内に用意しておく。
通常用いるビーム径は０．５〔μｍφ〕、切断部は幅３
〔μｍ） Ｘ長さ３〔μｍ〕程度であるから、ヒユーズ
はイオンビームのｎ回走査で切断される。また、特殊な
使用条件下では寸法の大きなビームを用い、ビームをｔ
秒間固定して照射することによシ、ヒユーズの切断が行
われる。上記２つの切断モードを選択してヒユーズを切
断したら、再びイオンビ−ムをＯＦＦする（ステップＩ
）。
〔μｍ） Ｘ長さ３〔μｍ〕程度であるから、ヒユーズ
はイオンビームのｎ回走査で切断される。また、特殊な
使用条件下では寸法の大きなビームを用い、ビームをｔ
秒間固定して照射することによシ、ヒユーズの切断が行
われる。上記２つの切断モードを選択してヒユーズを切
断したら、再びイオンビ−ムをＯＦＦする（ステップＩ
）。
次いで、次の切断個所があるか否かを判定しくステラｆ
Ｊ ）、該個所がある場合Ｘ−Ｙステージ４を次の切断
個所に移動し前記ステップＨに戻る。また、次の切断個
所がない場合、つまり全てのヒユーズ切断個所の切断が
終了した場合、ウェハ３の加工を終了する。
Ｊ ）、該個所がある場合Ｘ−Ｙステージ４を次の切断
個所に移動し前記ステップＨに戻る。また、次の切断個
所がない場合、つまり全てのヒユーズ切断個所の切断が
終了した場合、ウェハ３の加工を終了する。
ところで、前記ヒユーズは例えば第４図（ａ） （ｂ）
に示す如く構成されている。第４図（ａ）はヒユーズの
構造例を示す平面図、第４図（ｂ）は同図（、）の矢視
Ａ−Ａ断面図であシ、図中４１はシリコン基板、４２は
５ｉｎ２膜、４３はＡｌからなる配線層（ヒユーズ）、
４４はパッシベーション膜、４５はイオンビームスパッ
タによしエツチングされた穴を示している。本実施例方
法では、パッシベーション膜４４の上からイオンビーム
を照射してヒユー、ｆ４３を切断している。このとき、
第４図（ａ） （ｂ）からも判るようにヒユーズ切断部
周辺には穴をあけないので、再度のパッシベーションは
不要となる。
に示す如く構成されている。第４図（ａ）はヒユーズの
構造例を示す平面図、第４図（ｂ）は同図（、）の矢視
Ａ−Ａ断面図であシ、図中４１はシリコン基板、４２は
５ｉｎ２膜、４３はＡｌからなる配線層（ヒユーズ）、
４４はパッシベーション膜、４５はイオンビームスパッ
タによしエツチングされた穴を示している。本実施例方
法では、パッシベーション膜４４の上からイオンビーム
を照射してヒユー、ｆ４３を切断している。このとき、
第４図（ａ） （ｂ）からも判るようにヒユーズ切断部
周辺には穴をあけないので、再度のパッシベーションは
不要となる。
このように本実施例方法によれば、微細な集束イオンビ
ームを用いてヒユーズの切断を行うことができる。した
がって、前述した（１）〜（５）のような効果が得られ
る。
ームを用いてヒユーズの切断を行うことができる。した
がって、前述した（１）〜（５）のような効果が得られ
る。
なお、本発明は上述した実施例に限定されるものではな
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。例えば、前記ビーム照射時間、或いは
ビーム走査速度及び走査回数でビームの照射量を制御す
る代シに、２次イオン質量分析器やオージェ電子分析器
等を設け、加工を行いながら被加工材料を固定し、加工
すべき材料からの信号が消失した時点でビーム照射を停
止するようにしてもよい。また、本発明方法を実施する
ための装置としては、前記第１図に示す構造のものに何
ら限定されるものではなく、集束イオンビームを作り出
す機能、切断すべきヒユーズ切断個所とビーム照射位置
との相対位置を合わせる機能を有するものであればよい
。
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。例えば、前記ビーム照射時間、或いは
ビーム走査速度及び走査回数でビームの照射量を制御す
る代シに、２次イオン質量分析器やオージェ電子分析器
等を設け、加工を行いながら被加工材料を固定し、加工
すべき材料からの信号が消失した時点でビーム照射を停
止するようにしてもよい。また、本発明方法を実施する
ための装置としては、前記第１図に示す構造のものに何
ら限定されるものではなく、集束イオンビームを作り出
す機能、切断すべきヒユーズ切断個所とビーム照射位置
との相対位置を合わせる機能を有するものであればよい
。
第１図は本発明の一実施例方法に使用したヒユーズ切断
装置を示す概略構成図、第２図は上記装置を用いたヒユ
ーズ切断工程を説明するだめの流れ作業図、第３図はレ
ジストレーション操作を説明するための模式図、第４図
（ａ） （ｂ）はヒユーズ構造例を示すもので第４図（
ａ）は平面図、第４図（ｂ）は同図（ａ）の矢視Ａ−Ａ
断面図である。 １・・・試料室、２・・・イオンビーム光学系、３・・
・試料（半導体ウエノ・）、４・・・Ｘ−Ｙステージ、
５・・・計算機、２１・・・イオン銃、２３ ｅ ２５
＋２７・・・レンズ、２・４・・・ブランキング電極
、２６・・・走査用偏向板、４１・・・シリコン基板、
４２・・・ＳｉＯ２膜、４３・・・ヒユーズ（ｈｌｌ配
線）、４４・・・ノ臂ッシペーション膜、４５・・・穴
。 出願人代理人 弁理士 鈴 江 武 彦第２図 第３図 第４図 ４ 手続補止書 昭和 年５８・ｒｅ・３Ｇ＋ 特許庁長官 若 杉 和 夫 殿 ■、事件の表示 特願昭５８−７６４４２号 ２ 発明の名称 集束イオンビームな用いた配線切断方法３、補正をする
者 事件との関係 特許出願人 （３０７）東京芝浦電気株式会社 ４、代理人 ６ 補正の対象 発明の名称、明細書 ｆｉｌ 発明の名称を下記の通りに訂正する。 記 集束イ摩ン乙゛−４を用いた配線切断方法（２、特許請
求の範囲を別紙の通りに訂正する。 Ｃａ＋ 明細病′の第ｊ百１５行目、第４百１５行目
、同頁１９９行目第５頁３行目、同頁４行目〜５行目、
同頁５行目および第１２頁１７行目にそれぞれ「ヒユー
ズ」とあるのを「配線」と訂正する。 （４） 明細書の第２ｍ１８行目、第５頁１１行目及び
第８頁１０行目にそれぞれ「ヒユーズ」とあるのを「ヒ
ユーズ（配線）」と訂正する。 （５）明細書の第４頁１３行目に「ヒユーズ」とあるの
を「所望の配線」と訂正−「る。 （６） 明細書の第６頁２行目に「許なり、」とある
のを「異なり金属配線であっても反射がないので、」と
訂正する。 （７） 明細書の第６頁６行目に「となる。−１とあ
る後に「また、２次イオンの検出がらエツチング（切断
）終点の検出が極めて容易である。 」なる文章を加入する。 （８）明細書の第５頁２行目に［不良個所に〜ヒユーズ
を」とあるのを「素子と素子とを接続する配線の所望部
を」と訂正する。 ２、特許請求の範囲 基体上の素子と素子とを接続する配線の所望部を切断す
るに際し、切断すべき配線切断個所とイオンビーム照射
位置との相対位置とを合わせたのち、上記配線に該配線
を抜枠した絶縁層の一ヒから集束イオンビームを照射し
該配線をス／やツタリングに」：リエッチングすること
を特徴とする集束イオンビームな用いた配線切断方法。
装置を示す概略構成図、第２図は上記装置を用いたヒユ
ーズ切断工程を説明するだめの流れ作業図、第３図はレ
ジストレーション操作を説明するための模式図、第４図
（ａ） （ｂ）はヒユーズ構造例を示すもので第４図（
ａ）は平面図、第４図（ｂ）は同図（ａ）の矢視Ａ−Ａ
断面図である。 １・・・試料室、２・・・イオンビーム光学系、３・・
・試料（半導体ウエノ・）、４・・・Ｘ−Ｙステージ、
５・・・計算機、２１・・・イオン銃、２３ ｅ ２５
＋２７・・・レンズ、２・４・・・ブランキング電極
、２６・・・走査用偏向板、４１・・・シリコン基板、
４２・・・ＳｉＯ２膜、４３・・・ヒユーズ（ｈｌｌ配
線）、４４・・・ノ臂ッシペーション膜、４５・・・穴
。 出願人代理人 弁理士 鈴 江 武 彦第２図 第３図 第４図 ４ 手続補止書 昭和 年５８・ｒｅ・３Ｇ＋ 特許庁長官 若 杉 和 夫 殿 ■、事件の表示 特願昭５８−７６４４２号 ２ 発明の名称 集束イオンビームな用いた配線切断方法３、補正をする
者 事件との関係 特許出願人 （３０７）東京芝浦電気株式会社 ４、代理人 ６ 補正の対象 発明の名称、明細書 ｆｉｌ 発明の名称を下記の通りに訂正する。 記 集束イ摩ン乙゛−４を用いた配線切断方法（２、特許請
求の範囲を別紙の通りに訂正する。 Ｃａ＋ 明細病′の第ｊ百１５行目、第４百１５行目
、同頁１９９行目第５頁３行目、同頁４行目〜５行目、
同頁５行目および第１２頁１７行目にそれぞれ「ヒユー
ズ」とあるのを「配線」と訂正する。 （４） 明細書の第２ｍ１８行目、第５頁１１行目及び
第８頁１０行目にそれぞれ「ヒユーズ」とあるのを「ヒ
ユーズ（配線）」と訂正する。 （５）明細書の第４頁１３行目に「ヒユーズ」とあるの
を「所望の配線」と訂正−「る。 （６） 明細書の第６頁２行目に「許なり、」とある
のを「異なり金属配線であっても反射がないので、」と
訂正する。 （７） 明細書の第６頁６行目に「となる。−１とあ
る後に「また、２次イオンの検出がらエツチング（切断
）終点の検出が極めて容易である。 」なる文章を加入する。 （８）明細書の第５頁２行目に［不良個所に〜ヒユーズ
を」とあるのを「素子と素子とを接続する配線の所望部
を」と訂正する。 ２、特許請求の範囲 基体上の素子と素子とを接続する配線の所望部を切断す
るに際し、切断すべき配線切断個所とイオンビーム照射
位置との相対位置とを合わせたのち、上記配線に該配線
を抜枠した絶縁層の一ヒから集束イオンビームを照射し
該配線をス／やツタリングに」：リエッチングすること
を特徴とする集束イオンビームな用いた配線切断方法。
Claims (1)
- 基体上の不良個所に関連するヒユーズを切断するに際し
、切断すべきヒユーズ切断個所とイオンビーム照射位置
との相対位置を合わせたのち、上記ヒユーズに該ヒユー
ズを被覆した絶縁層の上から集束イオンビームを照射す
ることを特徴とす乞集束イオンビームを用いたヒユーズ
切断方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7644283A JPS59201441A (ja) | 1983-04-30 | 1983-04-30 | 集束イオンビ−ムを用いたヒユ−ズ切断方法 |
| EP19840302827 EP0124358B1 (en) | 1983-04-30 | 1984-04-26 | Method for disconnecting interconnection using focused ion beam |
| DE8484302827T DE3481380D1 (de) | 1983-04-30 | 1984-04-26 | Verfahren zum trennen von verbindungen durch benutzen eines fokussierten ionenbuendels. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7644283A JPS59201441A (ja) | 1983-04-30 | 1983-04-30 | 集束イオンビ−ムを用いたヒユ−ズ切断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59201441A true JPS59201441A (ja) | 1984-11-15 |
Family
ID=13605263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7644283A Pending JPS59201441A (ja) | 1983-04-30 | 1983-04-30 | 集束イオンビ−ムを用いたヒユ−ズ切断方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0124358B1 (ja) |
| JP (1) | JPS59201441A (ja) |
| DE (1) | DE3481380D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384046A (ja) * | 1986-09-26 | 1988-04-14 | Tokyo Electron Ltd | 半導体装置の修復方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4819038A (en) * | 1986-12-22 | 1989-04-04 | Ibm Corporation | TFT array for liquid crystal displays allowing in-process testing |
| IL82113A (en) * | 1987-04-05 | 1992-08-18 | Zvi Orbach | Fabrication of customized integrated circuits |
| JP2793232B2 (ja) * | 1989-03-17 | 1998-09-03 | 株式会社東芝 | イオンビームによる配線の切断および接続に適した半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51148389A (en) * | 1975-06-14 | 1976-12-20 | Fujitsu Ltd | Manufacturing method of semiconductor device |
| JPS58170A (ja) * | 1981-06-24 | 1983-01-05 | Mitsubishi Electric Corp | 半導体装置 |
| JPS5856355A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路装置 |
| JPS5968945A (ja) * | 1982-10-12 | 1984-04-19 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2651187A1 (de) * | 1976-11-10 | 1978-05-18 | Kuhlmann Schaefer Wilhelm | Verfahren und vorrichtung zum abtragen von schichten |
| JPS58106750A (ja) * | 1981-12-18 | 1983-06-25 | Toshiba Corp | フオ−カスイオンビ−ム加工方法 |
-
1983
- 1983-04-30 JP JP7644283A patent/JPS59201441A/ja active Pending
-
1984
- 1984-04-26 EP EP19840302827 patent/EP0124358B1/en not_active Expired - Lifetime
- 1984-04-26 DE DE8484302827T patent/DE3481380D1/de not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51148389A (en) * | 1975-06-14 | 1976-12-20 | Fujitsu Ltd | Manufacturing method of semiconductor device |
| JPS58170A (ja) * | 1981-06-24 | 1983-01-05 | Mitsubishi Electric Corp | 半導体装置 |
| JPS5856355A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路装置 |
| JPS5968945A (ja) * | 1982-10-12 | 1984-04-19 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384046A (ja) * | 1986-09-26 | 1988-04-14 | Tokyo Electron Ltd | 半導体装置の修復方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0124358B1 (en) | 1990-02-14 |
| EP0124358A2 (en) | 1984-11-07 |
| DE3481380D1 (de) | 1990-03-22 |
| EP0124358A3 (en) | 1986-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683378A (en) | Apparatus for ion beam work | |
| US6627903B1 (en) | Methods and devices for calibrating a charged-particle-beam microlithography apparatus, and microelectronic-device fabrication methods comprising same | |
| US6434063B1 (en) | Method of repairing semiconductor memory, electron-beam memory repairing apparatus and redundancy memory circuit to which the method of repairing semiconductor memory is applicable | |
| JP3193678B2 (ja) | 半導体ウエハリペア装置及び方法 | |
| JP2866831B2 (ja) | レーザ加工装置の位置決め方法 | |
| JPS59201441A (ja) | 集束イオンビ−ムを用いたヒユ−ズ切断方法 | |
| JP2831643B2 (ja) | パターン露光方法 | |
| JP3001587B2 (ja) | 半導体集積回路の製造方法 | |
| JP2667275B2 (ja) | 半導体装置の解析用試料製作方法および解析用試料の記号付け装置 | |
| JPS61228626A (ja) | パタ−ン修正装置 | |
| JP2519512B2 (ja) | 集束イオンビ―ム装置 | |
| JPH01140742A (ja) | イオンビーム加工方法 | |
| JPS58151041A (ja) | リダンダンシ−装置 | |
| JP3616170B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2003166918A (ja) | 半導体単結晶中の結晶欠陥観察用試料の作製方法 | |
| KR20060035159A (ko) | 반도체 기판 검사 장치 | |
| JP3198160B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6215833A (ja) | イオンビ−ム加工方法および装置 | |
| JPS61191041A (ja) | 半導体装置の製造方法 | |
| JP2874714B2 (ja) | 半導体解析／加工装置 | |
| JPS582020A (ja) | 半導体装置の製造方法 | |
| JP2595204B2 (ja) | レーザ加工方法 | |
| JPH11121559A (ja) | 半導体集積回路の測定装置、およびその測定方法 | |
| JP2663939B2 (ja) | 位置合わせ方法 | |
| JP2001085299A (ja) | 電子線装置の較正方法、電子線装置及び半導体デバイス製造方法 |