JPS61191041A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61191041A
JPS61191041A JP3243185A JP3243185A JPS61191041A JP S61191041 A JPS61191041 A JP S61191041A JP 3243185 A JP3243185 A JP 3243185A JP 3243185 A JP3243185 A JP 3243185A JP S61191041 A JPS61191041 A JP S61191041A
Authority
JP
Japan
Prior art keywords
chip
wafer
defective
alignment
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3243185A
Other languages
English (en)
Inventor
Keiichiro Sakado
坂戸 啓一郎
Joji Iwamoto
岩本 譲治
Hiroshi Shirasu
廣 白数
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nippon Kogaku KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Kogaku KK filed Critical Nippon Kogaku KK
Priority to JP3243185A priority Critical patent/JPS61191041A/ja
Publication of JPS61191041A publication Critical patent/JPS61191041A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の技術分野) 本発明は半導体ウェハ上にICやVLS等の半導体装置
を製造する方法に関し、特にリソグラフィ工程後の電気
的な検査による良品、不良品の選別と、不良品があった
場合の修正(リペア)との工程部分に関する。
(発明の背景) 近年、半導体装置の高集積化と微細化は著しく進み、半
導体メモリ(RAM、ROM等)においては、数ミリ角
内に1Mビット、4Mビット、さらには16Mビットの
記憶容量を持つものの量産技術が急速に開発されている
。一般に半導体装置は円形の半導体ウェハ(以下単にウ
ェハとする)にリソグラフィ法により生成される。従来
までの半導体メモリやその他のあまり集積度の高くない
素子においては、ウェハ上に半導体装置(以下チップと
呼ぶ)が生成されるとそのままウェハスクライバ−によ
り各チップ毎に切断し、パッケージングが行われてきた
。ところがメモリの容量が大きくなったり1回路中の線
幅が1μmに及ぶ素子においては、ウェハ上にチップが
生成された後。
ウエハプローバとテスターを用いて、ウェハ上の複数の
チップが電気的に正常な動作をするか否かを検査する必
要性が高まってきた。このようにすれば、パフケージン
グ後に不良品と判定されることによる生産性の低下を防
止できるわけである。
ところで現在のように高集積度化した半導体装置の製造
技術の1つに、リダンダンシイ (redundanc
y)処理と呼ばれるものがある。例えば半導体メモリは
本来、1Mビットなり、4Mビットなりの定められた記
憶セルさえ有すればよいわけであるが、製造工程中で、
その内のある一部分のセルのみが不良であった場合を考
慮して予備のセル、すなわち冗長なセル(リダンダンシ
イ回路)を同じチップ内に予め用意しておく。そしてウ
ェハブローバによる検査の結果、不良な部分が見つかっ
たときは、不良なセルを予備のセルとつなぎかえること
によって、不良チップを救済する技術である。
このつなぎかえは、チップ内の特定な部分に設けられた
特種な配vA(一般にはFUSEと呼ばれ。
ポリシリコンが多い)にレーザ光の集光スポット(数μ
m)を照射して切断したり、あるいは高抵抗の配線層に
スポットを照射して低抵抗の配線層に加工したりするこ
とによって行われる。このようにレーザ光によって物品
の加工を行なう装置は。
所謂レーザ加工装置と呼ばれるものであり、従来から抵
抗体の抵抗値を高精度に調整するためのレーザ・トリミ
ングとしても使われてきた。ところがウェハ上のチップ
内の配線を修正する場合は。
ウェハ上のどの位置にある配線に対しても正確にレーザ
スポットを照射する精度が(例えば0.3μm程度)が
要求される。このためリダンダンシイ処理を行うレーザ
加工装置は、スポットの位置決め(アライメント)を高
精度に行なうためのアライメント光学系を有するのが普
通である。
このようにレーザ加工装置側が高精度に位置決めできる
のに対して、ウエハプローバに要求される位置決め精度
は、それ程高くはなかった。それは、一般にプローブ針
の先端が2〜5μmに対して5 プローブ針が接触する
電極(バット)が30〜I(10μm程度と大きいから
である。しかも。
ウェハブローバは、プローブ針の基板(プローブ・カー
ド)を交換するだけで、どのようなウェハ上のチップに
ついても同様に検査できなければならず、ウェハ上に設
けられた特別なアライメントマークを検出して精密な位
置決めを行なうような構成を組み込むことは極めて少な
かった。そのため、精密なアライメントが必要なときの
実用的な一例は、チップとチップの間の線状のダイシン
グ領域、すなわちストリートラインを検出することであ
る。ところが、このようなアライメント方法は、ストリ
ートラインが周期的に平行に並んでいることから、ウェ
ハ上の絶対位置のストリートラインの認定が難しく1時
として隣のストリートラインを誤検出してしまうことも
ある。その誤検出の主な原因は、ストリートライン検出
の前に行なわれるウェハの(機械的な)プリアライメン
トの精度にある。このような誤検出のもとに検査された
ウェハをレーザ加工装置に送り込み、ウェハのプリアラ
イメント、及びファイン・アライメントを行って不良チ
ップを修正したとしても9本来良品であったチップを修
正してしまい、不良チップは修正されないといった重大
な問題が発生する。
特にストリートライン検出等のアライメント系を持たず
1機械的なプリアライメントのみでチップを検査するウ
ェハブローバの場合は、その問題がより顕著である。そ
れはウェハブローバのプリアライメント方式とレーザ加
工装置のプリアライメント方式とが異なることに依存し
ている。そこで。
装置間のプリアライメント方式が異なる場合の問題を第
9図(a)、  (b)を用いて説明する。第9図(a
)は例えば、ウエハブローバや露光装置等のプリアライ
メント(オリエンテーショフラット)機構を模式的に示
す平面図であり、第9図(b)はレーザ加工装置のプリ
アライメント(オリエンテーションフラット)機構を模
式的に示す平面図である。第9図(a)において、固定
ピン1a+  1 by  I Cは互いの位置関係が
固定されて。
夫々自転可能に軸支されたローラである。固定ピンlb
、lcがウェハW0のフラットFに当接するとともに、
固定ピン1aがウェハW0の円周端に当接するように、
ウェハW0を矢印B、のように挿圧することによって、
プリアライメントが完了する。ウェハW0は固定ピンl
b、lcによってX方向の位置が規定され、固定ピン1
aによってX方向の位置が規定される。今、このウェハ
W0の直径をDとして、ウェハWo上のあるチップCC
が固定ピン1aからX方向にXだけ離れた位置にくるも
のとする。一般にウェハの外形寸法、フラット部の形状
は個々のウェハ毎に異なる。そこでウェハW0に対して
Δdだけ直径の大きなウェハW重を固定ピンla、lb
、lcによりプリアライメントしたときも、ウェハWI
上のチップCC′は固定ピン1aからXだけ離れた位置
にくるものとする。ところが、そのようなウェハW、、
W。
を第9図(b)に示したように、X方向の位置を規定す
る固定ピン(ロニラ)10aが1aと反対側で挿圧方向
も矢印E2のように90°回転した方向であるような機
構でプリアライメントすると。
ウェハW0のチップCCは固定ピン10aからD−Xだ
け離れて位置し、ウェハW、のチップCC゛は固定ピン
10aからD+Δd−Xだけ離れて位置する。すなわち
プリアライメントの方式のちがいにより、ウェハの直径
の誤差Δdに起因したずれが生じる。実際は2つの装置
間で固定ピンla。
1 b、  1 c、  10 a、  10 b、 
 10 cの位置のばらつきも起り得るので、そのずれ
はΔdよりも大きくなる。もしチップのX方向の一辺の
長さがΔdもしくはそれ以下だと、装置間でウェハ上の
チップを誤認識する可能性が大である。この誤認識を避
ける意味で、ウェハブローバとレーザ加工装置とを一体
化し、プローバであるチップを触針して検査している状
態で、ただちにそのチップをレーザ加工する方法も考え
られる。しかしながら、このようなシステムにすると、
ブローバによるテスト時間と比較してレーザ加工の時間
が著しく短いために9価格的に高価なレーザ加工装置の
使用効率が極端に低下してしまうといった欠点が生じる
(発明の目的) 本発明は上記欠点を解決し、オリエンテーションフラッ
ト(プリアライメント)の方式が異なるようなウェハ検
査装置と加工装置との間で生じるチップ位置の誤認識を
防止する方法を得ることを目的とする。
(発明の概要) 本発明は、検査装置による不良チップの検査に先立って
、ウェハ上の特定のチップが他のチップと識別できるよ
うな情報を、加工装置を用いて付加した後、検査装置側
では付加された情報を検出して、ウェハ上の特定チップ
をまず見つけ出し。
その特定チップを基準に他のチップをプローブ針と位置
決めすることによって、装置間のチップ。
誤認識を防止するようにしたことを技術的要点としてい
る。
(実施例) 第1図は本発明の第1の実施例による方法に好適な装置
の概略的な構成を示す斜視図である。ウェハ検査装置は
、ウェハWをプリアライメント(オリエンテーションフ
ラット)するためのプリアライメント・ステーション(
以下単にステーションと呼ぶ)1と、ウェハWを載置し
て直交するXX方向に2次元移動するとともに、ウェハ
Wを上下動させるステージ2と、ステージ2を移動させ
るための駆動部3と、ウェハW上のチップ内のバットに
接触するプローブ針4aを保持したプローブカード4と
、プローブ針4aからの電気信号5aを人力して、チッ
プの電気的特性をチェックするとともに不良チップを検
出するテスター5とによって構成される。尚、ステーシ
ョン1上にはプリアライメント用の3つの固定ピンla
、lb。
ICが設けられ、その配置は第9図(a)と同様である
。またステーションlにはウェハWを回転させてフラッ
トFを固定ピンlb、lcに方向付けるための機構と、
ウェハWを固定ピン1a、1b、lcに押圧するための
押圧部材とが設けられている。さらにテスター5は本実
施例ではステージ2の位置決めのための駆動信号3aを
駆動部3に出力するものとする。そして図示はしないが
ステーション1上でプリアライメントされたウェハWを
、その精度を保ったままステージ2上に載置するように
搬送する機構も設けられている。
一方、レーザ加工装置(Laser Link Cut
ter )は、プリアライメント用の固定ピン10a、
10b、10c  (配置は第9図(b)と同一)を有
するステーション10と、駆動部12によってxy穴方
向2次元移動するステージ11と、Nd−YAG、エキ
シマ等のパルスレーザ光LBを発生するレーザ光源13
と、レーザ光LBを反射して加工用対物レンズ17まで
導くミラー14.15と。
対物レンズ17に入射するレーザ光LBの断面形状を可
変矩形にするために、複数の可動ブレードを組み合せて
作った開口板16と、ウェハW上のアライメントマーク
を光電検出する→ために対物レンズ17の周囲に別設さ
れたオフ・アクシス方式の2つのアライメント顕微鏡1
8.19と。
レーザ光源13への制御信号13aと駆動部12への駆
動信号12aとを出力するとともに、アライメント顕微
鏡18.19からのアライメント信号18a、19aと
、テスター5からの不良チップに関するデータ8とを入
力する制御部20とによって構成される。なお、不図示
ではあるが、ステーション10はステーション1と同様
の構成であり、ステージ11のxy穴方向位置はレーザ
干渉測長器によって逐次検出され、その位置情報は制御
部20に読み込まれる。以上のようなウェハ検査装置と
レーザ加工装置とは別個のもので、それ単体でも独自に
検査なり、加工なりを行い得るものである。従ってレー
ザ加工装置が不良チップデータ8をウェハ検査装置から
入力するのは、ここではオフライン型式であるものとす
る。すなわちウェハ検査装置が不良チップデータ8を磁
気カード、フロッピーディスク又は磁気テープ等の媒体
に作成するものであれば、レーザ加工装置はそれら媒体
を介して不良チップデータ8を入力する。
もちろん不良チップデータ8のみをオンライン型式でレ
ーザ加工装置に出力することもできる。ただし、その場
合は、レーザ加工装置側でウェハWを実際に加工するま
での間、何らかの方法で不良チップデータ8を保存(記
憶)しておく必要がある。さて3本実施例では9以上の
ようにオフライン型式でウニハキ★査装置とレーザ加工
装置とを組み合わせて、チップの検査及び修正を行なう
のに先立って、チップの誤認識を防止するために、レー
ザ加工装置で前処理を行うことを特徴としている。その
前処理、検査、修正の手順は、第1図中の矢印100〜
105で模式的に示されたウェハWの流れとして表され
る。未検査状態のウェハWはまずレーザ加工装置に送り
込まれ(矢印100→101)、 ここでウェハW上の
特定のチップに加工がなされ、他のチップと電気的に識
別できるようにチップ内のある回路部分が修正される。
その後、ウェハWは初めてウェハ検査装置に送り込まれ
(矢印102−103)、 ここで特定チップをテスタ
ー5で見つけ出し、その特定チップを基準に他のチップ
のチェフクを行う。不良チップのあるウェハWは再びレ
ーザ加工装置に送り込まれ(矢印104−101)、不
良部分を修正した後。
次のグイシング工程、又は修正ケ所の確認のための再検
査工程に送り出され・る(矢印105)。
第2図は本実施例のレーザ加工装置で加工されるウェハ
Wのチップ配列の一例を示す平面図である。ウェハW上
のほぼ中央に位置するチップC。
のセンターをチップ配列の座標系αβの原点とすると、
複数のチップの中心はチップCoから設計上予め定めら
れた距離に位置する。座標系αβのα軸は通常フラット
Fと平行であるが、このようにチップを配列して露光す
るアライナ−8又はステッパー等の位置合わせ精度によ
っては、α軸がフラットFに対してわずかに傾いている
こともある。本実施例では、このウェハWをステップア
ンドリピート方式のステッパーで作ったものとする。
そのためチップの夫々には、露光工程における位置合わ
せで使われたアライメントマークWMが付随して形成さ
れている。レーザ加工装置のアライメント顕微鏡18.
19はウェハW上の3つのアライメンI・マークWML
、WMR,WMXを検出して、ウェハWの座標系αβの
座標系xyに対する回転すれと、xy穴方向位置ずれと
を検出する。
マークWMLはウェハW上の左端側に位置するアンプC
4に付随したy方向アライメント用のものであり、マー
クWMRはチップCLと同一列中で右端側に位置するチ
ップC工に付随したX方向アライメント用のものである
。また、マークWMXは1本実施例ではチップCoに付
随したX方向アライメント用のものとする。この3つの
マークWML、WMR,WMXをアライメントすると、
座標系αβがステージ11の座標系xyと対応付けられ
、レーザ干渉測長器によってステージ11の位置を検出
しつつ、ステージ11を位置決めすれば、対物レンズ1
7の光軸(又はビームスポット)をウェハW上の任意の
位置に、測長器の分解能(例えば0.02μm)程度の
精度でアライメントできる。
またウェハW上のフラットFの近くに位置するチップC
eは1本実施例における特定チップである。この特定チ
ップCeはウェハ検査装置が、ウェハW上で欠けること
なく正常につくられたチップとして初めに検出するチッ
プでもある。ウェハ検査装置のステージ2は、特定チッ
プCeから矢印IPに示すように順次隣りのチップが検
出される如<、xy力方向ステッピングを行う。
さて、第3図はウェハW上の1つのチップ内の構造を示
す平面図であり、ここではメモリチップを例示する。メ
モリは通常複数のメモリセル・ブロック41を有する。
本実施例では4つのブロック41a、41b、41c、
41dから成る。各ブロック内の個々のメモリセルは行
デコーダ45と列デコーダ44とによって番地指定(ア
クセス)され、そのメモリセルの内容はセンス・アンプ
43によって読み出される。さらにこのチップ内には予
備に用意されたりベアメモリ (リダンダンシイ回路)
42と、リペアメモリ42の番地指定を行デコーダ45
と列デコーダ44とによりアクセスされた番地に対応さ
せるためのデコーダ部46とが設けられている。ブロッ
ク41内のメモリセルに欠陥がある場合は、欠陥が存在
するセル全体が回路から切り離されるようなレーザ光の
スポットがヒユーズ(FUSB)部を切断し、さらにそ
のセルをリペアメモリ42と置き換えるために。
エンコーダ部46内の配線をレーザ加工する。これによ
って、ブロック41内の欠陥セルがアクセスされるよう
な番地指定が行われても、その番地に対応した実際のセ
ルはりペアメモリ42内の正常なセルであるため、チッ
プとしては何ら欠陥のないものに修正される。
次に本実施例の全体の手順を第4図、第5図。
第6図のフローチャート図に基づいて説明する。
第4図、第6図はレーザ加工装置の制御部20内のコン
ピュータが実行するプログラムの概略的なフローチャー
ト図であり、第5図はウェハ検査装五のテスター5内の
コンピュータが実行するプログラムの概略的なフローチ
ャート図である。第4図において、未検査状態のウェハ
Wはステ7ブ200でレーザ加重値’I(LLC)のプ
リアライメント用のステーション10へ矢印100のよ
うにローディングされ、ステップ201で固定ピン10
a、10b、10c  に挿圧されてプリアライメント
される。次にそのウェハWはステップ202でステーシ
ョン10からス、テージ11にプリアライメントの精度
を維持したままローディングされる。ステージ11上に
載置されたウェハWを真空吸着したのちステップ203
で、アライメント顕微鏡18.19を使っ括マークWM
L、WMR。
WMXを検出し、チップの配列座標系αβと座標系xy
との回転ずれの補正(ウェハWを微小回転)及び座標系
xyとα軸、β軸との対応付けを行なうファイン・アラ
イメントが実施される。このファイン・アライメントに
よってチップの配列座標値とステージ11のxy力方向
座標位置とが一義的に対応付けられたので、制御部20
はステップ204で、設計上の配列座標値に従ってステ
ージ11を移動させて、ウェハW上の特定チップCeが
対物レンズI7の直下にくるように位置決めする。次の
ステップ205で制御部20は、特定チップCe内のメ
モリセル・ブロック41内の任意のセルをリペアメモリ
42の何れかのセルと置き換えるように、レーザ光LB
のスポットを特定チップCe内の所定の配線に照射すべ
くレーザ光源13に制御信号13aを出力する。これに
より。
特定チップCeはメモリ内の欠陥の有無に関係なく修正
される。このようにリペアメモリ42が使われているこ
とは、チップ内の回路構成上、ウェハ検査の際に電気的
に判別できるようになっている。特定チップCeな修正
が終わると2次のステップ206でそのウェハWはステ
ージ11からアンロードされる。以上のような動作は1
枚のウェハWのみで終わるのではなく、検査しようとし
ているロフト又はカセット全部のウェハについて連続し
て行なわれる。
さて、欠陥の有無に関係なく修正されたウェハWは第5
図に示すようにウェハ検査装置で全チップが検査される
。まずウェハWはステップ210で7ウエハ検査装置(
WPB)のプリアライメント用のステーション1にロー
ディング(矢印102)され、ステップ211で固定ピ
ンla、lb。
ICに挿圧されてプリアライメントがなされる。
そのウェハWはステップ212でステージ2ヘローデイ
ング(矢印工03)され、ステージ2に真空吸着さこれ
る。次のステップ2】3で、テスタ5内に記憶されたチ
ップの配列座標値に基づいて。
ステージ2を移動させて特定チップCeがプローブ針4
aの直下にくるように位置決めする。この特定チップC
eはウェハ検査装置が最初に検査するチップとなるよう
に定めたので2次のステップ214でウェハWを上昇さ
せてプローブ針4aをチップ内のバットに接触させ、テ
スター5によって電気的な動作又は特性のチェックを行
なう。このときテスター5はそのチップかりペアメモリ
42を使っているか否かの情報も検出する。次のステッ
プ215で、テスター5はそのチップが特定チップCe
であったか否かを判断し、特定チップCeであった場合
、レーザ加工装置とウェハ検査の 装置との間でプリアライメントの方式箱ちがいによるチ
ップの認識誤差がないものとして、ステップで217に
進む。しかしながら再装置間で認識誤差がある場合は、
ステップ216で特定チップCeの探索(サーチ)動作
を実行する。このサーチは、ステップ213で位置決め
したチップの周辺に隣接したチップのいずれか1つのチ
ップにプローブ針4aを接触させ、特定チップCeが見
つかるまでステップ214,215を順次繰り返すこと
によって行なわれる。多くの場合、2つの装置間で生じ
るチップの誤認識はせいぜいlチップ分であるが、チッ
プのサイズが小さく、どちらかの装置のプリアライメン
ト精度が悪化した場合は、2〜3チップ分の誤差を生じ
ることもある。そのような場合を想定して、サーチの範
囲は周辺の隣接チップのみでなく、さらにその周辺のチ
ップまでサーチすることが望ましい。以上のようにして
、特定チップCeが見つけ出されると、テスター5はそ
の特定チップCeとプローブ針4aとが位置合わせされ
たときの相対位置をチップの配列座標系の基準位置と見
なす。そして次のステップ217で、チップの設計上の
配列に従ってステージ2をステッピングさせて、ウェハ
W上の全チップを順次テストする。次にテスター5はス
テップ218で不良チップデータを生成する。ここでの
データには、特定チップCeも含めて、不良チップがウ
ェハW上のどの配列位置のチップで、そのチップ内のど
の部分であるかの情報が含まれている。その不良チップ
データは記憶媒体に順次記憶されていく。尚、ステップ
218は、ステップ217に続くシーケンシャルなもの
ではなく、実際には1つのチップの検査のたびに同時に
行なわれる。1枚のウェハWについて検査が終了すると
ステップ219において、ウェハWはステージ2からア
ンロードされる。
以上のように検査されたウェハWは、修正のために再び
レーザ加工装置に送り込まれ、第6図に示すように不良
チップの修正が行なわれる。ウェハWはステップ230
で、レーザ加工装置(LLC)のステーション10に矢
印104のようにローディングされ、ステップ231で
プリアライメントされ、さらにステップ232でステー
ジ11へ矢印101のようにローディングされた後、ス
テップ233でマークWML、WMR,WMXを使って
ファイン・アライメントされる。このステップ230〜
233までは第4図中のステップ200〜203と全く
同じである。次にステップ234でウェハ検査装置から
の不良チップデータ8を入力し、ステップ235で不良
チップ内の修正部分が対物レンズ17によるスポット照
射位置と一致するようにステージ11を位置決めする。
そしてステップ236でレーザ光源13に制御信号13
aを出力して、開口板16のレーザ光による開口像を修
正すべき配線(ヒユーズ)に照射する。
この修正は同一チップ内で複数ケ所あれば、その全てに
ついて行なわれる。次にステップ237において、ウェ
ハW上の不良チップの全てについて修正が終了したか否
かを判断し、終了していないときは、再びステップ23
5から同様の動作が繰り返される。不良チップの全ての
修正が完了したら、ウェハWはステップ238でステー
ジ11から矢印105のようにアンロードされる。
以上のようにしてウェハWが修正されたら、そのまま次
の製造工程(ダイシング等)に送ってもよいが、再度ウ
ェハ検査装置に送って修正したチップのみを検査するこ
とが望ましい。本実施例のレーザ加工装置はオフ・アク
シス方式のアライメント顕微鏡18.19を用いて、ウ
ェハWの位置合わせを行なったが、対物レンズ17を介
して直接マークWML、WMR,WMX等を検出するス
ルーザレンズ方式のアライメント光学系を用いても同様
の効果が得られる。
以上本実施例によればウェハ検査装置が電気的に識別で
きるように、レーザ加工装置を使って特定チップを加工
するので、ウェハ検査装置は単にテスター5を用いるだ
けで特定チップを認識でき。
特別な認識手段を設ける必要がないといった利点がある
。このため従来から使われているウェハ検査装置におい
ても、全体の検査手順の中に特定チップを検出する手順
を(プログラム)を付加するだけで全く同様の効果を得
ることができる。またテスター5を用いた特定チップの
認識は極めて高速であり、特定チップのサーチに要する
時間は全体の検査時間とくらべても極めて短いものであ
る。
次に本発明の第2の実施例を第7図、第8図を用いて説
明する。ウェハ検査装置のプローバ部には第7図に示す
ように観察用の対物レンズ60と。
ハーフミラ−61と、観察用のテレビカメラ62と、モ
ニターテレビ63とが設けられるのが一般的である。ハ
ーフミラ−61は対物レンズ60に入射する照射光を透
過するとともに、ウェハW上の1チツプの光像をテレビ
カメラ62に向けて反射する。そして対物レンズ60は
検査中のチップをプローブ針4aの先端とともに拡大し
、その像はモニターテレビ63上の画像で観察される。
そして本実施例のプローバ部には、対物レンズ60と一
定の間隔で配置された顕微鏡対物レンズ65゜ハーフミ
ラ−66、シリンドリカルレンズを含む光束成形光学系
67、空間フィルター68.集光レンズ69.受光素子
70.チップ認識部71及びステージ2の位置検出用の
リニアエンコーダ72が設けられている。これらの構成
部材の多くは。
例えばストリートラインの検出系と共用できる。
図示しない光源からの光ビームALは光束成形光学系6
7によって、その横断面の形状がスリット状になるよう
に変形された後、ハーフミラ−66゜対物レンズ65を
介して、第8図に示すようにウェハW上にX方向に細長
く伸びたスポットSPとして結像される。
そして特定チップCeの下側のストリートライン上には
、レーザ加工装置によって認識用の斜格子パターン80
がX方向に細長く形成されている。
斜格子パターン80は凹凸の微小線要素が一定のピッチ
で複数配列したものであり、このような斜格子パターン
80を作るには1例えばレーザ加工装置の開口板16の
矩形(又はスリット)開口を45°だけ回転させればよ
い。さて、ウェハ検査の初めに特定チップを認識するに
は、ウェハWがステージ2載置された後、設計上の配列
座標値に基づいて、特定チップC,eがスポットSPで
照射されるようにステージ2を位置決めした後、y方向
に矢印90のようにステージ2を走査する。空間フィル
ター68には斜格子パターン80からのO次光以外の回
折光を透過する透明部68a、68bが形成されており
、スポットSPが斜格子パターン80と重なると、受光
素子70は大きな光電信号を出力する。そこで認識部7
1は光電信号が最も大きくなったときのステージ2のX
方向の位置をリニアエンコーダ72から読み込み、記憶
する。次にスポットSPと斜格子パターン80が重なっ
た状態で、ステージ2をX方向に走査して。
そのときの光電信号の変化と、X方向検出用のリニアエ
ンコーダの読み取り値から斜格子パターン80のX方向
の長さを検出する。その長さが斜格子パターン80の設
計上の長さと一致すれば、特定チップCeを認識したこ
とになる。顕微鏡対物レンズ65と対物レンズ60 (
プローブ針4a)とは一定の間隔で配置されているので
、その−足間隔分だけステージ2を送れば、特定チップ
Ce内のバットptの夫々がプローブ針4aと正確に接
触するように位置決めされる。尚、スポットSPを用い
てストリートラインの検出を行なうためには、ハーフミ
ラ−66と空間フィルター68との間にさらにハーフミ
ラ−を設けて、対物レンズ65を通ってきたウェハWか
らの正反射光、散乱光又は回折光を別光路に導びき、受
光素子で受けるようにすればよい。そして・ストリート
ラインでは正反射光が多くなり、散乱9回折光が減少す
る性質を利用して、ストリートラインの位置を検出すれ
ばよい。
以上本実施例では、特定チップの認識用に顕微鏡対物レ
ンズ65を設けたが、その位置は対物レンズ60の光軸
、すなわちプローブ中心位置から一定間隔fi4=け離
れている。このため、特定チップCeをスポットSPを
使って認識した後、その特定チップCeをプローブ中心
位置まで送り込む動作が必要であった。そこで斜格子パ
ターン80を特定チップCeから例えば前記一定間隔に
近い値だけ離れたストリートライン上に形成しておけば
、特定チップCeをプローブ中心位置まで送り込むため
の移動量を小さくできる可能性があり。
処理時間の短縮が期待できる。
(発明の効果) 以上本発明によれば、ウェハ検査装置とエネルギービー
ムを用いた加工装置との間で生じるチップ位置の誤認識
が防止され、半導体装置の生産の歩留りが著しく向上す
るという効果か得られる。
また処理能力の著しく異なる装置同志をオンラインで使
用した場合は、処理能力の低い装置(ウェハ検査装置)
に足を引っばられることがあり、実用的ではない。しか
しながら本発明によれば、オフラインで使用することが
できるので2例えば複数台の検査装置と1台の加工装置
との間でカセット単位でウェハの授受を行なえば、各装
置を最も有効な状態で稼動させることができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例に好適なウェハ検査装置
とレーザ加工装置の概略的な構成を示す斜視図、第2図
はウェハのチップ配列の一例を示す平面図、第3図はメ
モリチップの構成を示す平面図、第4図、第5図、第6
図は検査と修正の手順を示すフローチャート図、第7図
は第2の実施例によるウェハ検査装置の構成を示す斜視
図、第8図は第2の実施例に適用されるウェハ上のチッ
プの様子を示す平面図、第9図は互いに異なるプリアラ
イメント方式を持った2つの装置間で生じるチップの誤
認識の様子を説明する図である。 〔主要部分の符号の説明〕 1−・−・−ステーション、  2−−−−−−−・ス
テージ。 4−−−−−−−・プローブカード、5 ・・−−一−
−・テスター。 10・−−一−−−−・ステーション、11−・−・・
ステージ。 13−−−−−−・・レーザ光源、17・−−−−m−
−・対物レンズ。 18.19−・・−・アライメント顕微鏡。 20−・−・−・−・制御部、 w−−−−−−−・ウ
ェハ、C,、CL。

Claims (1)

    【特許請求の範囲】
  1.  ウェハ上に形成された複数のチップの夫々とプローブ
    針とを順次位置決めして、各チップを電気的に検査する
    検査装置を使って、電気的に不良なチップを見つけ出し
    た後、エネルギービームを用いた加工装置を使って不良
    チップに前記ビームを照射して該不良チップを修正する
    半導体装置の製造方法において、不良チップの検査に先
    立って、前記ウェハ上の特定位置のチップが他のチップ
    と識別できるように、前記加工装置を使って該特定チッ
    プを表わす情報を前記ウェハ上に付加する工程と;前記
    検査装置を使って不良チップを検出する際、まず前記特
    定チップを見つけ出し、その特定チップを基準にして他
    の複数のチップの夫々と前記プローブ針とを順次位置決
    めして検査する工程とを含み、前記検査装置と加工装置
    との間で生じるチップ位置の誤認識を防止することを特
    徴とする半導体装置の製造方法。
JP3243185A 1985-02-20 1985-02-20 半導体装置の製造方法 Pending JPS61191041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3243185A JPS61191041A (ja) 1985-02-20 1985-02-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3243185A JPS61191041A (ja) 1985-02-20 1985-02-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61191041A true JPS61191041A (ja) 1986-08-25

Family

ID=12358762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3243185A Pending JPS61191041A (ja) 1985-02-20 1985-02-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61191041A (ja)

Similar Documents

Publication Publication Date Title
JP6326465B2 (ja) ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の1つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのための方法
US7253608B2 (en) Planarity diagnostic system, e.g., for microelectronic component test systems
JP5112650B2 (ja) チャックに対する光ビームの位置のドリフトを決定する方法およびシステム
JPWO2002075806A1 (ja) ウエハの検査方法、集束イオンビーム装置及び透過電子ビーム装置
JP2000174077A (ja) 半導体ウエハーの検査方法
JP2859855B2 (ja) 半導体素子の微細パターンアライメント方法
JP2007010671A (ja) 被験体を電気的に検査する方法および装置ならびに検査時に使用される接触装置の製造方法
US8825444B1 (en) Automated system check for metrology unit
JP2001143991A (ja) 面位置検出装置およびデバイス製造方法
JP4503924B2 (ja) ウエハ上に半導体デバイスを形成するリソグラフィー法および機器
JP2913609B2 (ja) プロービング装置、プロービング方法およびプローブカード
JP4673278B2 (ja) ウエハの検査方法
JPS61191041A (ja) 半導体装置の製造方法
JP5004454B2 (ja) プローバ及びプローバにおける回転・移動制御方法
JP2009081243A (ja) 半導体装置の製造方法
JP3001587B2 (ja) 半導体集積回路の製造方法
US11449984B2 (en) Method and system for diagnosing a semiconductor wafer
JPS60120519A (ja) ホトマスクおよび自動欠陥検査装置
JPS59201441A (ja) 集束イオンビ−ムを用いたヒユ−ズ切断方法
JP2004079733A (ja) プローバ精度の測定方法
JPH0226368B2 (ja)
JPS62148093A (ja) レ−ザ加工装置
JPH03292750A (ja) 半導体ウエハ検査装置
KR20030097365A (ko) 반도체 칩의 전기적 특성 검사 방법
JPH0320649A (ja) フォトマスク検査装置