JPH03292750A - 半導体ウエハ検査装置 - Google Patents

半導体ウエハ検査装置

Info

Publication number
JPH03292750A
JPH03292750A JP2095435A JP9543590A JPH03292750A JP H03292750 A JPH03292750 A JP H03292750A JP 2095435 A JP2095435 A JP 2095435A JP 9543590 A JP9543590 A JP 9543590A JP H03292750 A JPH03292750 A JP H03292750A
Authority
JP
Japan
Prior art keywords
wafer
data
semiconductor wafer
semiconductor
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2095435A
Other languages
English (en)
Inventor
Keiichi Yokota
横田 敬一
Junichi Inoue
準一 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2095435A priority Critical patent/JPH03292750A/ja
Publication of JPH03292750A publication Critical patent/JPH03292750A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は、半導体ウェハ検査装置に関する。
(従来の技術) 近年、半導体製造技術の進歩に伴って、繰り返しパター
ンを多数有する大容jiRAMやASIC用LSIが実
用化されている。このように集積度が高まるにつれて、
半導体ウェハ(以下ウェハと略記する)の半導体素子の
一部の不良回路の存在によって半導体素子そのものを不
良と判定することは、製造コスト上非常に無駄が多い。
そこで、半導体回路内に予め欠陥救済用の予備回路(冗
長回路)を設けておき、検査結果に基づいて不良回路と
冗長回路とを接続替えすることにより、素子そのものを
救済する、いわゆる冗長設計手法(リダンダンシ)を採
用することが増加しつつある。これらの手段は当業者に
おいて周知である。
このような欠陥救済システムは、具体的にはウエハブロ
ーバ等によって検査が終了した半導体ウェハを、例えば
回路切断用のレーザ照射機構を有するリダンダンシ装置
に搬送し、ウエノ\ブローバから転送された検査結果デ
ータに基づいて不良回路と予備回路との接続替えを行う
ことによって実施されている。さらに、欠陥救済を終了
したウェハは、再度ウエハブローバにおいてウェハ検査
を実施している。
(発明が解決しようとする課題) しかしながら、上述した従来の半導体ウニlX検査装置
に使用されている欠陥救済システムでは、ウエハブロー
バによって検査を終了したウニI\をウエハブローバと
は独立したりダンダンシ装置に持ち運び設定作業を行い
、リダンダンシ装置によって欠陥救済を行った後、欠陥
救済されたウエノ\を再度ウエハプローバに持ち運び、
設定作業を行わなければならない。このように従来の欠
陥救済システムては、ウエノ\検査−欠陥救済−ウエ/
%再検査の各工程が各々別装置であるため、その間のウ
ェハの持ち運びに人手を必要とし、さらに各装置におい
て改めて設定作業をする必要があるため、工数が非常に
大きく、作業効率の低下や製造コストの増加を招いてし
まうという問題かあった。
また、上記ウェハ検査−欠陥救済−ウエノ1再検査の各
工程間において、ウエノ\検査データをデータ通信手段
または磁気記録媒体手段により転送しているため、デー
タと半導体ウニl−との対応をとることか重要な条件と
なり、そのために作業の繁雑性、効率低下を招くほか、
作業の慎重性を欠くと、測定検査された素子とデータと
が一致しなかったり、ウェハ内のデバイスの位置と検査
データとが一致しない等、致命的な障害を招く恐れがあ
るという問題があった。
一方、ウエハブローバにおいては、測定時にプローブカ
ードのプローブ針に対して半導体素子の電極端子を正確
に接触させる必要がある。従って、プローブ針列の上方
、かつプローブ針列の取り付は中心と同軸的に、針合わ
せ監視用マイクロスコープが設置されている。また、テ
スタのピンエレクトロニクスカード(ドライバ/コンパ
レータ)を実装したテストヘッドがウェハ検査用ステー
ジ上方に配置されているため、従来のウエノ\プローバ
に欠陥救済用の光学系を設置しようとしても、構造上不
可能である。
さらに、欠陥救済用デバイスは大型であるため、一般に
冗長回路の特定パターン位置をサーチするために、約1
0秒以上の時間を必要としている。従って、従来のウエ
ハブローバに従来方式の欠陥救済手段を単に設置しただ
けでは、上記欠陥救済手段における冗長回路の特定パタ
ーンのサーチ時間がウェハ検査の時間に対して無視出来
ない時間になり、このため、その間テスタが休止する結
果となり、ウエハブローバとしてテスタの稼動率を大幅
に低下させた非効率的な装置となる恐れがある。
本発明は、このような課題に対処するためになされたも
ので、冗長回路手法を用いて欠陥デバイスを救済する際
にトータル工数を大幅に削減し、製造コストの低減を行
うほか、従来の各工程における作業の繁雑性を無くし、
ウエノ\検査データと半導体ウェハ問および各デバイス
の測定データとデバイス間の不一致を起こす恐れのない
半導体ウェハ検査装置を提供することを目的とするもの
である。
[発明の構成コ (課題を解決するための手段) 本発明の半導体ウェハ検査装置は、半導体ウェハに形成
された多数の半導体素子の電極端子列に、テスタのプロ
ーブ針列を個々の素子毎に接触させて検査を行う検査装
置において、前記素子の検査結果に基いて、前記半導体
素子内の不良回路を各半導体素子内に予め設けられた冗
長回路と接続替えする欠陥救済手段を具備することを特
徴とするものである。
特に、ウェハ検査のために各デバイスをブローブカ〜ト
のプローブ針の位置に移動するウェハ搬送ステージと、
欠陥救済のために不良デバイスを欠陥救済手段用光学系
の位置に移動するウェハ搬送ステージとを同一ステージ
とする。すなわち、欠陥救済用光学系をウェハ検査のた
めのウェハ搬送ステージ上に設置することが好ましい。
また、ウェハ検査の結果、各測定デバイスの位置に対応
する、良・不良のマツプデータを記憶し、欠陥救済およ
び再検査の各工程にて、その記憶されているマツプデー
タを直接使用できるように、共通のファイルシステムと
して構成することが好ましい。
また本発明の装置は、上記した半導体ウェハ検査装置に
おいて、前記欠陥救済手段用の光学系と、前記半導体ウ
ェハの検査における針合わせ用光学系とを共有化し、こ
の光学系が前記プローブ針列の取付は中心と同軸的に設
置されていることを特徴とするものである。
すなわち、欠陥救済手段用光学系における冗長回路の特
定パターンを検出するための光学系と、ウェハ検査にお
けるプローブ針と測定デバイスの電極端子との当接状態
を監視する針合わせ用光学系とを同一光学系とし、欠陥
救済手段用光学系における冗長回路のパターン切断のた
めのビーム投光用光学系を上記光学系に付加している。
これにより、欠陥救済手段用光学系と針合わせ用光学系
を共に、プローブカードと同軸的に設置することが実現
できる。また、上記光学系の設置構造により、欠陥救済
手段用光学系の光軸を測定デバイスの冗長回路に合わせ
ることが可能となるため、作動シーケンスとしてlデバ
イスの測定毎に、そのデバイスの欠陥救済を行うことが
可能となる。さらに、lデバイスの欠陥救済毎に再測定
を行うことも可能となる。
さらに本発明の装置は、上記した半導体ウエノ1検査装
置において、前記欠陥救済手段は、前記冗長回路の検出
位置、パターンデータおよびビーム照射位置の各データ
をメモリに記憶し、同一品種の半導体ウェハが投入され
た場合に上記記憶されたデータを基準データとして比較
チェックすることにより、位置決めするよう構成されて
いることを特徴とするものである。
すなわち、新品種(過去に記憶されていない品種)の半
導体ウェハが投入された時に、冗長回路の特定の位置と
、その特定パターンの画像データと、パターン切断をお
こなうためにビームを照射する位置を記憶する。この場
合、ビーム照射位置はテスタから受けるカテゴリデータ
に対応して記憶する。以後、同一品種が投入された場合
に、上記特定位置に移動した後、特定パターンの画像デ
ータを基準として、欠陥救済手段用光学系のみを微少に
サーチ制御することにより、冗長回路の特定位置を正確
に位置決めすることが可能となる。
また、ビーム照射位置が記憶されているため、ビームを
制御し、照射位置を自動設定することが可能となる。
(作 用) 本発明の半導体ウェハ検査装置は、ウェハ搬送ステージ
上に測定用プローブカードと欠陥救済用光学系とを設置
するものである。これによって、ウェハ検査−欠陥救済
−ウェハ再検査の各工程間のウェハの持ち運びは全く不
用となり、人手は必要なくなる。また、ウェハ検査、欠
陥救済、ウェハ再検査におけるウェハの設定作業は、最
初のウェハ検査工程において一度実施したら、以後は不
用となる。これらにより、各工程における人的工数が大
幅に削減され、生産効率の向上、さらには製造原価の低
減が図れる。
また、上記各工程を同一装置にて実施することにより、
マツプデータを共通のファイルシステムとすることか可
能となり、これにより各工程におけるウェハ検査データ
と半導体ウェハ間は常に−致し、そのための作業の繁雑
性はなくなる。
また、欠陥救済手段用光学系と針合わせ用光学系とを共
有化し、この光学系をプローブカードと同軸的に設置す
ることにより、デバイスの測定後、不良デバイスに対し
て1デバイス毎に欠陥救済を実行し、さらに再測定を実
行することが可能となる。これによって、ウェハ検査−
欠陥救済−ウェハ再検査の各工程間の無意味な作業時間
はほぼなくなり、最適な欠陥救済システムを実現するこ
とができる。ここに、トータルスループットを向上する
ことか可能となり、より一層生産効率が向上する。また
、上記したように1デバイス毎に測定−欠陥救済−再測
定を実行することにより、各デバイスの測定データとデ
バイス間は常に一致し、そのための作業の繁雑性はなく
なるほか、不一致による致命的な障害は皆無となる。
さらに、欠陥救済手段において、冗長回路の特定の検出
位置とビーム照射位置を基準データとして記憶すること
により、特定パターンのサーチは非常に短じかい時間で
達成することが可能となる。
これによってウエハブローバに欠陥救済手段を設置し、
デバイスの測定−欠陥救済の作動を実行した場合に、テ
スタの稼動率を低下させることなく、効率の良い欠陥救
済システムを提供することか可能となる。
(実施例) 以下、本発明の半導体ウェハ検査装置の実施例について
図面を参照して説明する。
第1図は、本発明の一実施例のウエハプローバの基本構
成を説明するための図である。
この実施例のウエハブローバ1は、被測定物となる半導
体ウェハをロート・アンロード位置、検査位置およびリ
ダンダンシ位置間において移動させるステージ系2と、
キャリア内に収容された半導体ウェハをステージ側に自
動供給するオートローダ系3と、針合せ用の光学系を兼
ねる光学ヘッドを有し、不良回路を冗長回路と接続替え
するりダンダンシ系4と、テスタ5に電気的に接続され
たプローブカードが装着されるテストヘッド6と、リダ
ンダンシ用の各種情報やアライメント時の位置情報等を
記憶する記憶部7と、これら各機構の動作制御と情報の
制御を行う制御部8とから主として構成されている。
上記構成のウエハブローバ1は、具体的には第2図に示
すように、上方にテストヘッド6およびリダンダンシ系
4が搭載されたステージ系2を有するブローバ本体9の
側面に、オートローダユニット10(オートローダ系3
)が配設されて構成されている。
上記ブローバ本体9内には、半導体ウェハ11を吸着保
持する試料台12がウェハ搬送ステージ13によってx
−y−z−θ方向に移動自在に配置されている。また、
その上方に配設されたテストヘッド6の下部には、ヘッ
ドプレート14が設置されており、このヘッドプレート
14の中央部には、プローブカード15を保持すると共
に、テストへラド6に電気的に接続するインサートリン
グ16が配設されている。
上記テストヘッド6の中央部には、プローブカード15
と同軸的に貫通孔6aが設けられており、この貫通孔6
a内にリダンダンシ系4のうちの鏡筒ユニット17が取
り付けられている。また、テストヘッド6の背面には、
リダンダンシ系4のうちのレーザ光源ユニット18が設
置されており、上記鏡筒ユニット17とレーザ光源ユニ
ット18間はファイバケーブル19で連結されている。
リダンダンシ系4は、第1図に示した通り、機能的には
パターン検出用光学系とレーザビーム照射用光学系とに
分けられ、さらにパターン検出用光学系は冗長回路の特
定パターン、ビーム照射パターンを検出し、画像データ
として受けとる他、ウェハ検査における針合わせ監視用
画像データを受けとるものである。
テストヘッド6は、ブローバ本体9に対してヒンジ軸2
0を中心に旋回可能な構造とされている。
また、鏡筒ユニット17は、プローブカード15に植設
されたプローブ針15Hの中心軸に、その先軸を合わせ
て設定されている。鏡筒ユニット17は、手動により垂
直方向にスライド可能な構造とされている。そして、テ
ストヘッド6の旋回および鏡筒ユニット17の垂直駆動
後に、各々の軸が大きくずれないような構造とされてい
る。また、プローブカード15の交換後においても、そ
の方向および位置か大きくはすれないよう、ガイドによ
りインサートリング16に位置決めされている。
第3図は、上記リダンダンシ系4の光路概要図である。
照明用光源21からの光線は、同軸落射によりウェハ1
1の面上に集光され、反射光は対物光学系22、アッテ
ネータ23を通って、カメラ24に入射される。その間
、オートフォーカス25により、自動的に焦点を合わせ
る構造になっている。また切替操作により、接眼ユニッ
ト26によってウェハ11のパターンを目視することが
可能とされている。カメラ24の出力はエンコーダボー
ド27により処理され、モニタ28および制御部8へ出
力される。
また、レーザ光源ユニット18は、レーザチュブユニッ
ト29と集光レンズ30とより構成され、冷却ファン3
1によりレーザチューブユニット29の発熱を防いてい
る。レーザビームは、制御部8から出力される信号によ
りパルス駆動されてON、 OFFする。このレーザビ
ームは、ファイバケーブル19により伝達され、鏡筒ユ
ニット17内の平行変換器32により平行光に変換され
、最終的には対物光学系22により、ウェハ面上に集光
されて、レーザパワーがパターン上の 1点に投下され
ることになる。また、対物光学系22は冗長回路の特定
パターンの検出、針合わせのためのウェハパターンの検
出およびレーザビームの照光の各シーケンスに従い、そ
の倍率を自動的に設定可能な構造とされている。
プローバ本体9には、x−y−zおよびθ軸を駆動して
、ウェハ載置台12に載置されているウェハ11を駆動
制御するウェハ搬送ステージ13が取り付けられている
。ウェハ搬送ステージ13は、ウェハ11の全測定デバ
イスをプローブ針15aの位置に移動する他、ウェハの
θ調整を行うためのアライメントユニット33の検出位
置、ウェハ11をオートローダユニット10との間でノ
\ンドリングするためのロードポジション34に移動で
きるよう構成されている。
上記のウェハ搬送ステージ13の駆動、アライメントユ
ニット33の制御、検出、リダンダンシ光学系17.1
8の制御、パターンの検出、オドローダユニット10の
制御、さらにはテスタ5間の通信、各データのファイル
管理は、制御部8により行われる。
記憶部7のファイルは第4図に示す通りである。
特に、次に示すリダンダンシのためのファイルを持ち、
その作動シーケンスの中で、そのファイルを読み出し適
宜使用する。
2−■ リダンダンシ用テスタデータ:現在流れている
ウェハのテスタからの指示データ。特にリダンダンシの
ためにパターン切断を行う位置パラメータとして記憶さ
れる。
3−■ リダンダンシ用鏡筒部の設定データ:光軸のデ
バイスセンターに対するX、Y方向のずれ。自動調整後
位置修正したデータとなる。
3−■ リダンダンシ用ビーム照射条件:リダンダンシ
のためのビームスポット、ビームパワーおよびパターン
サーチのためのパラメータ。
4−■ リダンダンシ用冗長回路の特定パターンデータ
: パターン切断を行う位置を決定するための基準となる特
定パターンの画像データ(品種対応)4−■ 特定パタ
ーンの位置データ: 4−■の特定パターンの位置として、デバイスセンター
からのX、Y座標。
4−■ パターン切断の位置データ: 4−■の特定パターンに対するパターン切断を行うX、
Y座標。本データは、全てのりダンダンシ用テスタデー
タに対応して記憶されている。
また、オートローダユニット10内には、被測定物であ
る半導体ウェハ11が複数棚積み収容されたウェハキャ
リヤ35が配置されており、図示を省略したウェハ搬送
機構により、ウェハキャリヤ35内のウェハ11が載置
台36へ、また載置台36上のウェハ11かウェハキャ
リヤ35の所定の棚へ搬送されるよう構成されている。
上記載置台36は、回転機構とウェハエツジを検出する
検出部とを有し、この載置台36により予めウェハ11
のθ粗調整、すなわちプリアライメントが行われる。オ
ートローダユニット10とプローバ本体9との境界には
、ウェハ搬送アーム37が配設されており、このウェハ
搬送アーム37によって載置台36とブローバ本体9の
ロードポジション34間でウェハ11の移載が行われる
次に、上記構成のウェハプローバ1の動作にっいて、第
5図のフローチャートを参照して以下に説明する。
まず、投入された半導体ウエノ\11が新品種であるど
うかを判定しく第5図−101) 、新品種である場合
には、以下のセットアツプ工程を行う。
オートローダユニット10からθ粗調整が行われたウェ
ハ11を搬送し、試料台12上に載置する(第5図−1
02)。次に、ウエノ1搬送ステージ13を駆動して、
アライメントユニット3・3の下にてウェハθの精調整
を行う(第5図−103)。また、アライメントユニッ
ト33の光学系により、検出した画像データは針合わせ
用パターンデータ[第4図4−■]として記憶される。
次に、プローブカード15の下方、すなちプローブセン
タに移動後(第5図−104) 、オペレータはモニタ
28の画面を見ながら針合せを行う(第5図−105)
。この際の修正データはプローブ針の設定データ[第4
図3−■]として記憶される(第5図−106)。
次に、冗長回路の特定パターンをモニタ28の基準位置
(クロスマーク)に合せ(第5図−107)、その位置
と特定パターンの画像データ[第4図4=■、■コを記
憶する(第5図−108)。さらに、!マターン切断位
置に合せることにより、その位置データ[第4図4−■
]を記憶する。以上の操作により新品種、すなわち登録
されていない半導体ウェハ11についてのセットアツプ
工程か終了する。
また、−旦投入されたウエノX11か再度投入された場
合には、ウェハ11かロードされた後(第5図−109
) 、記憶されているデータに基づき、ウェハθの自動
調整か行われる(第5図−110)。
次に、上述した記憶されたデータに基づき、プローブ針
15aに各半導体素子の電極端子を自動的に針合わせを
しだ後(第5図−111) 、ウェハテストが実行され
る(第5図−112)。この場合、自動針合わせは既に
終了しているため、全デフくイスに対する針合わせはプ
リセットされたインデクス量だけ移動することで充分で
ある。
ウェハテストの結果、テスタ5から良・不良の判定信号
を受け(第5図−113) 、測定デノくイスの位置(
x、y座標)に対するノくス・ファイルマ、ツブを記憶
する(第5図−114)。この時、不良の場合にはりダ
ンダンシ処理を行うための不良カテゴリ情報[第4図2
−■]を受けて記憶する。
上記ウェハテストの結果、不良の場合にはその品種に対
応する特定パターンの位置データ[第4図4−■]に基
づき移動し、パターンデータ[第4図4−■]を基準パ
ターンとして特定パターンをサーチすることにより位置
決めする(第5図−115)。
次いで、品種ファイルのパターンカットの位置データ[
第4図4−■コを読み出し、測定デバイスのテスタデー
タを参照して、所定のパターン切断位置を決定し、光軸
に切断位置を合せる(第5図−116)。この後、オー
トフォーカスを作動させて調整後、リダンダンシ用ビー
ム照射条件に従ってレーザビームを照射し、不良回路と
冗長回路との接続替えを行う(第5図−117)。
リダンダンシの作動を実行後、再度テスタ5にテストス
タート信号を送り、再テストを行う(第5図−118)
。再テストの結果(第5図−119) 、不良ならば、
再度リダンダンシを行うかどうかを判定する(第5図−
120)。またテストの結果、良品ならば、欠陥救済は
完了したことになる。
また、上記再テストの結果判定において、不良の場合に
、再びリダンダンシを実施しない場合には不良デバイス
としてマーキングを行う(第5図−121)。
このようにして、半導体ウエノ111上の全デバイスに
ついてテストを実施し、不良デバイスについては、リダ
ンダンシを行って処理した後、そのウェハ11は、オー
トローダユニット10のウェハキャリヤ35内に格納さ
れる。また、現行ロットのウェハ11全てについて、上
記と同様の作動を実行する。
以上のように、この実施例のウエノ\ブローバ1におい
ては、プローブカード15とリダンダンシ用光学系17
が同軸的に取り付けられているため、第5図の作動フロ
ーチャートに示す通りブロービング工程、リダンダンシ
工程、再テスト工程を連続的に行うことができる。従っ
て、上記工程間のウェハ11の移動に伴う時間が大幅に
短縮される他、以上の工程における人的工数は不要とな
る。
また、ウェハ品種対応の冗長回路の位置情報が記憶され
、この位置情報に従ってウェハ搬送ステージ13を駆動
し、さらに予め記憶されている冗長回路の特定パターン
データを基準としてlデバイス毎に最小エリアをパター
ンサーチすることにより、リダンダンシに対する処理時
間を大幅に短縮することが可能となる。
このように、ウェハ検査−欠陥救済−再検査の工程を効
率良く作動する欠陥救済システムが一体化され、優れた
システムを提供することができる。
[発明の効果] 以上説明したように、本発明の半導体ウエノ\検査装置
によれば、ウェハテストとりダンダンシを同一装置にて
同時に実施することができるため、作業効率およびスル
ーブツトの大幅な向上が図れる。これら作業効率やスル
ーブツトの向上と共に、さらに人的作業の大幅な短縮が
図れることから、半導体デバイスのコスト低減に大きく
寄与することかできる。また、設備費や装置の設置領域
の低減にも寄与する。
【図面の簡単な説明】
第1図は本発明の一実施例によるウエハブローバの主構
成を説明するための図、第2図(a)はウエハプローバ
の一構成例を示す正面図、第2図(b)はその平面図、
第3図は針合せ用光学系とりダンダンシ用光学系とを一
体構造とした光路の概要図、第4図は記憶部のファイル
構成の一例を示す図、第5図は本発明の一実施例のウニ
/%ブローバの動作シーケンスを示すフローチャートで
ある。 1・・・ウエハブローバ、2・・・ステージ系、3・・
・・・・オートローダ系、4・・・・・・リダンダンシ
系、5・・・・・・テスタ、6・・・・・・テストヘッ
ド、7・・・・・・記憶部、8・・・・・・制御部、9
・・・・・・ブローバ本体、10・・・・・・オートロ
ーダユニット、11・・・・・・半導体ウエノ\ 12
・・・・・・試料台、13・・・・・・ウェハ搬送ステ
ージ、14・・・・・・ヘッドプレート、15 、=プ
ローブカード、1\ 6・・・・・・インサートリング、17・・・・・・リ
ダンダンシ用鏡筒ユニット、18・・・・・・レーザ光
源ユニット、28・・・・・・モニタ、33・・・・・
・アライメントユニット、35・・・・・・ウニ/\キ
ャリヤ。

Claims (3)

    【特許請求の範囲】
  1. (1)半導体ウェハに形成された多数の半導体素子の電
    極端子列に、プローブ針列を個々の半導体素子毎に接触
    させて検査を行う検査装置において、前記半導体素子の
    検査結果に基いて、前記半導体素子内の不良回路を各半
    導体素子内に予め設けられた冗長回路と接続替えする欠
    陥救済手段を具備することを特徴とする半導体ウェハ検
    査装置。
  2. (2)請求項1記載の半導体ウェハ検査装置において、 前記欠陥救済手段用の光学系と、前記半導体ウェハの検
    査における針合せ用光学系とを共有化し、この光学系が
    前記プローブ針列の取付け中心と同軸的に設置されてい
    ることを特徴とする半導体ウェハ検査装置。
  3. (3)請求項1記載の半導体ウェハ検査装置において、 前記欠陥救済手段は、前記冗長回路の検出位置、パター
    ンデータおよびビーム照射位置の各データをメモリに記
    憶し、同一品種の半導体ウェハが投入された場合に、上
    記記憶されたデータを基準データとして比較チェックす
    ることにより、位置決めするよう構成されていることを
    特徴とする半導体ウェハ検査装置。
JP2095435A 1990-04-10 1990-04-10 半導体ウエハ検査装置 Pending JPH03292750A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2095435A JPH03292750A (ja) 1990-04-10 1990-04-10 半導体ウエハ検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2095435A JPH03292750A (ja) 1990-04-10 1990-04-10 半導体ウエハ検査装置

Publications (1)

Publication Number Publication Date
JPH03292750A true JPH03292750A (ja) 1991-12-24

Family

ID=14137620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2095435A Pending JPH03292750A (ja) 1990-04-10 1990-04-10 半導体ウエハ検査装置

Country Status (1)

Country Link
JP (1) JPH03292750A (ja)

Similar Documents

Publication Publication Date Title
KR100291109B1 (ko) 반도체 웨이퍼의 버언 인 검사기능을 구비한 프로우브 검사 및 리페어장치, 및 반도체 웨이퍼의 버언 인 검사장치
US7538564B2 (en) Methods and apparatus for utilizing an optical reference
US5410259A (en) Probing device setting a probe card parallel
US5172053A (en) Prober apparatus
US4934064A (en) Alignment method in a wafer prober
US5539676A (en) Method of identifying probe position and probing method in prober
JP2963603B2 (ja) プローブ装置のアライメント方法
US5657394A (en) Integrated circuit probe card inspection system
KR100272190B1 (ko) 피검사체의 검사장치
US5416592A (en) Probe apparatus for measuring electrical characteristics of objects
CN114441942A (zh) Pcb板的飞针测试方法、系统、设备及存储介质
JPH07297242A (ja) プローブ方法及びその装置
JP2737744B2 (ja) ウエハプロービング装置
JP2007183194A (ja) プロービング装置
JPH0682801A (ja) 欠陥検査修正装置
KR101958856B1 (ko) 프로브 장치
JP2913609B2 (ja) プロービング装置、プロービング方法およびプローブカード
JPH03292750A (ja) 半導体ウエハ検査装置
JPH04115544A (ja) 半導体試験装置とその試験方法
JPH0384945A (ja) 位置合せ方法およびそれを用いた検査装置
JPH0194631A (ja) ウエハプローバ
JP3202577B2 (ja) プローブ方法
WO1992008144A1 (en) Alignment of wafer test probes
KR20080013522A (ko) 프로빙 검사장치 및 이를 이용하는 척 수평 조절 방법
JPH09326426A (ja) ウェーハの検査装置および方法