JPS582020A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS582020A
JPS582020A JP56099360A JP9936081A JPS582020A JP S582020 A JPS582020 A JP S582020A JP 56099360 A JP56099360 A JP 56099360A JP 9936081 A JP9936081 A JP 9936081A JP S582020 A JPS582020 A JP S582020A
Authority
JP
Japan
Prior art keywords
wafer
mark
marks
alignment
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56099360A
Other languages
English (en)
Other versions
JPH0226368B2 (ja
Inventor
Hiroshi Iwai
洋 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56099360A priority Critical patent/JPS582020A/ja
Publication of JPS582020A publication Critical patent/JPS582020A/ja
Publication of JPH0226368B2 publication Critical patent/JPH0226368B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54413Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、詳しくは写真蝕
刻工程でのウェハを無光装置に合わせる時などに用いら
れるウェハの合わせマークを改良した半導体装置の製造
方法に係る。
近年、LSIの集積化が進むにつれてその製造工程の一
つである写真蝕刻工程でのマスクとウェハの位置合わせ
が非常!/C崖要になシっつぁる。
例えに、第1図に示す如くp型半尋体基板1にn+型の
ソース、ドレイン領域j、Jを互に電気的に分離して設
け、これらソース、ドレイン領域2.J1間のチャンネ
ル領域上にff−)絶縁膜4を介してダート電極5を設
けこ更に全面に層間絶縁膜6を被覆すると共に、該絶縁
膜εのコンタクトホール7を介してドレイン領域3と接
続したドレイン取出しAt配線8等を設けた構造のMO
B型トランジスタにおいて、r−計電極5゛とコンタク
トホール7との合わせ等はLSIの微細化の点で非常に
重要である。即ち、f−計電極5とドレイン領域3がシ
ョートしないように、r−計電極5とコンタクトホール
7が接触しないようKする必要がある。このため、f 
−) ’に極5とコンタクトホール7との間隔Aをあけ
る必要があるが、コンタクトホール7を形成するための
マスクをダート電極5゛に合ゎせるとき、コンタクトホ
ール7がずれてもr−計電極5と:r 7 II lト
ホール7が接触してr−ト、ドレイン関のショートを招
かないように前記間隔Aは充分に余裕をとる必要がある
。しがし、このような合わせnl1ILがよくないと、
1紀間隔Aは大きくなりLSIの集積化の障害となる・
ところで、従来の?エバの合わせ方法について第2図に
示すステップアンドリピート式の露光装置を例にして説
明する。即ち、図中のIIはウェハチャック12を置屋
する葺方向に移動自在なステージである。このステージ
11の上方にはマスクのパターンを縮小する光”学系を
内蔵した鋭WJ13が配設、され、かつ該鏡筒IJの上
部縁部にはマスクの合わせマークと位置合わせするため
の2つのマーク146.14bが付されている。また、
前記鏡筒13の直上には、所定距離へたてて光源15が
設けられている。
更に1前記鏡筒13の側面には合わせ機構16が付設さ
れている。この合わせ機構16は前記鏡筒13の側面に
城付けられる本体11と、この本体17の底部付近に付
され、ウェハの合わせマークと合わせるためのマーク1
8m、11bと、前記本体J1に設けられ、ウェハの合
わせマークと前記マーク1sm、JJtbとの照合状廊
を*竺する九めの顕微@19h、19bとから構成され
ている。なお、このした合わせ機構16において前記本
体17内のマーク18a。
1.8bとlIA倣鏡19*、19bの間にハーフミラ
−(図示せず)を介在させ、このハーフ建う−を介して
ウェハの合わせマークと前記マーク111*、11bと
の照合状紬を観察するための合わせ用モニタ20を付設
する一合がめる。また、前−Cステージ11の餉薗及び
−筒13の軸面には、夫々ステージ11と駒部136Y
方向の合わせt行なうためのマーク21.21が付され
てiるφ しかるに、上述した幅小投影型のステップアンドリピー
ト式の無光#cilltによるウェハの合わ゛せ及びm
党一方法を以下に説明する◎まス、所望のマスクツ母タ
ーンを壱するマスク22を、そのマスクz2に付妊れ九
番わせマークIJa、jlllb′を゛鏡@13の上部
縁部に付された!−り14m、14bに焦合させること
により%−@I JK合わせる。この合わせ煉作におい
て、細小投影麺光糸ではマスク22のマスクパターンが
細小さ・れ、マスク22と減筒13の合わせずれも細小
されるので、マスク22と鏡筒13の多小の合わせずれ
は殆んど間脳にならない、つづいて、ウェハナヤ、りJ
2にウェハ24t−組み込み、―細13に付設された合
わせ機構16のM微鏡19m、19bを通して本俸17
のマーク18a、JJlbにウ−/124に付された合
わせマーク25m、25bが照合するようにウェハ24
を動かして合わせを行なうか、合わせ用モニタ20を用
いて本体11のマークJ#a、1ljbにウェハ24の
合わせマーク25m、25bが照合するようにウェハ2
4を動かして合わせを行なう、こうした合わせ機構16
のマークJ#m、18bとウェハ24の合わせマーク2
5m、25bとの照合によル、該合わせ機構16は鏡筒
13Kfi!ilI定されていることから、ウェハ24
が相対的に鏡筒13、つまりマスク22に合わされるこ
とになる。ウニI・240合わせが完了した後、図示し
ないレールに沿ってステージ11をY方向に移動させ、
第2図の仮想−に5示す如く鏡筒13の直下にウェハ2
4が位置するように合わせ操作を行なう。
このステージIノと鏡筒13のY′方向の合わせは、ス
テージ11及び−筒13に付したマーク21.21’を
利用してレーザ干渉器で自動的に合わせる。医いで、ウ
ェノ・24をステージ11ごと葺方向にステ、!アンド
リピートさせ、そのステ、f毎に光源16よシマスフ2
2に光を照射シてそ17?アスクノリーンを鏡筒13で
縮小することによシ、第3−に示す如くウェノ・24上
の所定領域26・・・にパターンを繰シ返し転写する・
露光終了後は、再びステージ11を元の位t(ウェハ2
4の合わせを行なった位置)まで戻し、次のウェハと交
換する。
しかしながら、上記露光方法にあってはウェハ24と光
学系(合わせ機、$16)との合わせの点で次のような
間−があった。
ウェハ24の合わせマーク25m、25bは合わせ精度
を上、ける目的からあまり小さいものは使用で色ず、例
えは130μmX130μm程腋のものが用いられてい
る。iた、この合わせマーク25*、j15b2は通常
ウェハ24の中央−に所定?間隔Bをも□って付される
ことが多く、このウェハ24部分のチップパターンを除
外せねばならない。このため、ウェハからのLSIの生
産効率が低下するという問題があった。j!に、合わせ
を自動的に行なう場合、合わせマークは大きい万が望ま
しく、有効なチップの数を少なくするなどの恐れがある
。これは現在の自動合わせの機構が仄のようになってい
ることを考えると理解できる。
即ち、自動合わせは、まず前述した第2図のウェハ24
周辺のオリエンテーション7う、ト2.7を検知し、こ
れを基準にしてウエノ・24を粗く合わせる、いわゆる
プリアラインを行なう。
次に、既述の如<崩@跳19 m 、 19 bもしく
は合わせ用モニタ20を用いて合わせ機構16のマーク
18h、18bKウエノ124の合わせマーク25*、
25bが一致するようにウニI・24を移動して合わせ
を行なう・こうした合わせ操作において、ウエノ124
の合わせマーク25m、:I5bの検知は一般にはマー
ク2・6m。
25bで段差があることなどを利用し、光の反射率の違
いなどによυ検知する。しかしながら、合わせマーク2
5m、25bが小さいと、合わせ機構16の顕彼鏡19
m、19b等にそれらマーク25*、:15bが横切る
まで、ウエノ・を何本、も色々な場所を移動させねdな
らない。したがって11合わせマーク25*、25bを
大きくする必要があるが、2それに伴なって既述の如く
ウェハ中、の有効チップの数が減少したり、チ、プの配
置を減らしたりしなけれはならない欠点がある・。
本発明は上記欠点を解消するためになされたもので、露
光工程でのウェノ・と路光装置との自動合わせ操作等に
際し、ウェノ)上に小さいマークを付しても短時間で検
知して自動合わせを行なうことかで感、ひ7いては半導
体装置を効率よくt並的に製造し得る方法を提供、しよ
うとするものである。
以下、本発明を半導体装置の製造に、おける写真−刻工
程に適用し九例について峰細に、説明するO まず、第4図臀、示す如くウェノ為24の一辺部に適当
な間隔をあけて小さなO〜1−80、−よ〜−179の
マーク(番号)27・・・をOと180t−起点として
右側にグラス番号、左98にマイナス番号となるように
対称的に付して番地を打つ。
次いで、ウェハ24を前述した第2の露光装置における
ステージ11上のウェハチャ、り12に取付け、ウェハ
24のオリエンテーシ。
ンフラットを基準として合わせるグリアラインを行なう
、この時のウェハ24の位置を、第5図(、)にP点を
中心にもつ実線で示す、なお、同第5図(a)lfcは
ウェハの合った位置を9点を中心にもつ点線で描いたウ
ェハ24′を示す。同図の211*、J8bは合わせ機
構16の顕微鏡19a。
19bの投影部を示す、つづいて、ステージノーを例え
ばX方向に移動させてステージ11上のウェハ240周
辺が前記wA微鏡19m、11bの投影部28m、28
bllC照合するようにし、d’eMlfla 19 
m 、 19 bによシウーハz41g辺′□・。
都の番号27・・・を絖み出る。こうして読み出っfC
2つの番号27,117が例えは11Bと−68の帯地
であった場合 これら番地にもとづいてつにハチャ、り
12を回転させウェハ24周辺部の番地が付号を除いて
尋しく(例えば88と−88)なるようにする。この場
合、顕微鏡19m、19bの投影@:i18*、28b
に両方の番地が完全にこないときは、両方の番地(88
と−88)が両方の投影部28m、28bに一番近い場
所にくるようにすればよい。かかる−作によシ顕微@1
9*、19bの投影828*ezsbを結び軸と合わせ
ようとするウェハ24の一方の軸(X軸)とが平行にな
る。つづいて、これら番地(88と−88)からステー
−)11をY方向に移動させてウェハ24のY軸を決め
るその周辺部の帯地90と−90が顕微鱗191゜19
bの投影部J#a、28bに入るようにすることによっ
てウェハ24の合わせを行なう。
ウェハ24の合わせが完了した後、図示しないレールに
沿りてステ、−ゾ11をY方向Ks動させ、第2図の仮
想1に示す如く銃筒13の直下にウェハ24が位置する
ように合わせ操作を行なう。ひきつづき、ウェハ24を
ステージ11ごと葺方向にステ、fアンドリピートさせ
、そのステ、f毎に光源15よシマスフ22に光を照射
してそのマスクパターンを鏡筒13で縮小することkよ
りてウェハ24の所定領域にチップパターンを繰シ返し
転写して露光を行なう。
しかして、上記半導体装置の製造時の露光工程において
はウェハの周辺部に番号を付して帯地を打ち、その任意
の2つの番地が顕微鏡等の検知器に照合するようにウェ
ハを動かし、それら番地を読み取り、これに基づいて予
めウニへ周辺部の帯地を配憶させたコンビ、−夕等でウ
ェハチャ、りの回転、ステージの移動等を行表うことに
よって、ウェハが無駄な動きをすることなく自動的に合
わせることができる。したがって、番地となるマークを
小さくしても、従来の如くウェハを何度も色々な場所に
移動させるという操作を解消して短時間でウニへ合わせ
を行なうことができ、かつウェハ中にチップを有効に形
成でき、ひいては高歩留シで生産性よく半導体装置を得
ることができる。
また、上記実施例の如く番地のマークをウェハの周辺に
打つたり、或いは後記の如くウエノ1のスクライプライ
ン、gdA面もしくは裏面に番地のマークを打ったシす
れば、該ウェノ1上のチップパターンや堆積される種々
の被膜の存在に影響されることなく、それらマークの検
出が可能となる丸め2回目の写真蝕刻工程以降にもチッ
プパターンの形成と共に新たな番地マークを打つという
煩雑さを解消でき、ひいては半導体装置の生産性を向上
で龜る。
なお、上に2笑施例ではウェノ1の周辺部にマーク(番
号)を付して番地を打ち、これを検出してウェハの合わ
せな行なったが)第6図に示す如くウェハ24のチ、f
29・・・間のスクライプライン30上に1〜83の番
号(マー4り)21′・・・を付して帯地を打ち、ウェ
ア124全体から任意OII地を検出してウニ/−の自
動合わせを行なってもよい。
上記実施例ではウェハ上面の周辺Sにマークを付して番
地を打つたが、ウェノ蔦の下面に査地を打ったシ、或い
は第7図に示す如くウェハ24の厚みとなる側面に番号
(マーク)27・・・を付して番地をflってもよい、
このようにウェハ24の側面にマーク21・・・を付し
て番地を打つ場合は、例えば−il[Ii!上に対向し
て配置される検知器31*、31b及びこれら光軸と直
角に光軸が交差する検知器3Jcs合計3つの検知器を
用いてウェハ24の3つの番地を読み出し、これにもと
づいてウェハ24の自動合わせを行なえばよい。
上記実施例では縮小投影型ステップアンドリピート方式
の露光装置によるm元方法(写真蝕刻工8)を説明した
が、他の露光装置による写真蝕刻にも同様に適用できる
本発明に係る半導体装置の製造工程におけるウェハの合
わせは上述した写真蝕刻法のみならず、レーデなどによ
るトリミング、ウェハ特性の絆価のためのプ・−プカー
)−1fとの合わせ、ウェハのダイシングに際しての合
わせにも同様に適用できる。
以上詳述した如く、本発明によれば露光工程でのウェハ
と露光装置との自動合わせ操作等に際し、ウェハに小さ
いマークを付しても容易にマークの検出を行なう、短時
間の自動合わせが可能となり、ひいては半導体装置を効
率よく量産的に製造できる等顕著な効果を有する。
【図面の簡単な説明】
第1図はMO8)ランジスタの要部断面図、第2図は縮
小投影型ステップアンドリピート方式の露光装置を示す
概略斜視図、第3図は第2図の露光装置によるウェハへ
のステッグアンドリピー)11ft、過程を示す概略斜
視図、第4図は本発明の実施例における半導体装置の製
造工@に用いられるウェハの平面図1第5図(1)〜(
d)は半導体装置の製造時におけるウェハの合わせ工程
を示す平面図、第6図は本発明における半導体装置の製
造工程に用いられるウェハの他の形態を示す平面図、第
7囚は本発明における半導体装置の製造工程に用いられ
る更に他の形態のウェハ及びその検出器を示す斜視図で
ある。 1ノ・・・ステージ、12・・・ウニ/SチJr、ll
り、13・・・鏡筒、J6・・・合わせ機構、19・・
・顕微鏡、22・・・マスク、24・・・ウエノ)、2
7 、27’、 21”・・・番号(マーク)、28a
、28b・・・顕微鏡の投影部、30・・・スクライプ
ライン、3J*〜31@・・・検知器。 出願人代理人  弁理士 鈴 江 武 彦−96− 第5図

Claims (1)

  1. 【特許請求の範囲】 1、 ウェハの全面もしくは一部に複数のマークを付し
    て番地を打ち、これらマークのうちの任意のマークを検
    出してウェハを半導体製造用装置もしくは試験装置に金
    粉せ、該ウェハの加工もしくは評価を行なうことを%微
    とする半導体装置の製造方法。 2、  w−りが文字もしくは数字であることを特徴と
    する特許請求の範囲第1項記載の半導体装置の製造方法
    ・ 3、 ウェハの周縁部付近に複数のマークを所定間隔で
    付して番地を打ち、これらマークのうちの任意のマーク
    を検出し、これによってウェハのずれ量を求めると共に
    ずれ量に応じて修正しウェハの合わせを行なう仁とを特
    徴とする特許請求の範囲第1項もしくは第2項記載の半
    導体装置の製造方法。 4、 複数のマークのうちの任意のマークを検出してウ
    ェハを露光装置に合わせ、該ウェノ・を写真蝕刻するこ
    とを特徴とする特許請求の範囲第1JJI乃至第3項い
    ずれか1項記載の半導体装置の製造方法。 5、複数のマークのうちの任意のマークを検出してウェ
    ハをグローブに合わせ、該ウェノ1の特性評価を行なう
    ことを特徴とする%11!F請求の範l!l第1項乃至
    第3項いずれか1項記載の半導体装置の製造方法。 6、複数のマークのうちの任意のマークを検出してウェ
    ハをエネルギービーム照射装置に合わせ、骸つェへにエ
    ネルギービームを照射することを特徴とする特許請求の
    範囲第1m乃至第5項いずれか1項紀−の半導体装置の
    製造方法・7、 複数のマークのうちの任意のマークを
    検出してウェハをイオン注入装置に合わせ、該ウェハに
    イオン注入することを特徴とする特許請求の範囲第1項
    乃至第3項いずれか1項記載の半導体装置の製造方法。 8、複数のマークのうちの任意のマークを検出してウェ
    ハをダイシング装置に合わせ、該ウェハをダイシングす
    ることを特徴とする特許請求0範囲第”″j″7′至第
    :3″J″ずれか”項記載0半導体装置の製造方法。
JP56099360A 1981-06-26 1981-06-26 半導体装置の製造方法 Granted JPS582020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56099360A JPS582020A (ja) 1981-06-26 1981-06-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56099360A JPS582020A (ja) 1981-06-26 1981-06-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS582020A true JPS582020A (ja) 1983-01-07
JPH0226368B2 JPH0226368B2 (ja) 1990-06-08

Family

ID=14245407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56099360A Granted JPS582020A (ja) 1981-06-26 1981-06-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS582020A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05305534A (ja) * 1992-04-30 1993-11-19 Honda Motor Co Ltd 拡径ガイド上における組オイルリングの分離装置
US5303465A (en) * 1992-04-27 1994-04-19 Honda Giken Kogyo Kabushiki Kaisha Method of assembling piston ring and method of assembling set oil ring and apparatus for assembling set oil ring
KR20130071371A (ko) 2011-12-19 2013-06-28 삼성전자주식회사 자성 캐리어, 이성분계 현상제, 보급용 현상제 및 화상 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303465A (en) * 1992-04-27 1994-04-19 Honda Giken Kogyo Kabushiki Kaisha Method of assembling piston ring and method of assembling set oil ring and apparatus for assembling set oil ring
JPH05305534A (ja) * 1992-04-30 1993-11-19 Honda Motor Co Ltd 拡径ガイド上における組オイルリングの分離装置
KR20130071371A (ko) 2011-12-19 2013-06-28 삼성전자주식회사 자성 캐리어, 이성분계 현상제, 보급용 현상제 및 화상 형성 방법

Also Published As

Publication number Publication date
JPH0226368B2 (ja) 1990-06-08

Similar Documents

Publication Publication Date Title
US5017514A (en) Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern
TWI300584B (en) Overlay metrology using scatterometry profiling
TWI470377B (zh) 曝光設備及裝置製造方法
CN107290937A (zh) 一种投影曝光装置及方法
JPH0140492B2 (ja)
JPH1154404A (ja) アライメント方法
JPH09129551A (ja) 半導体素子の微細パターンアライメント方法
US6188467B1 (en) Method and apparatus for fabricating semiconductor devices
JPS582020A (ja) 半導体装置の製造方法
JPH0669017B2 (ja) 位置合わせ方法
JP4419233B2 (ja) 露光方法
TWI820371B (zh) 用於微影裝置製造程序之檢測工具及度量衡方法
US6379848B1 (en) Reticle for use in photolithography and methods for inspecting and making same
JPH10177245A (ja) レチクル、半導体基板及び半導体チップ
TWI330761B (en) System and method for processing masks with oblique features
JPS59161815A (ja) 投影露光装置
JP3204253B2 (ja) 露光装置及びその露光装置により製造されたデバイス、並びに露光方法及びその露光方法を用いてデバイスを製造する方法
JP3001587B2 (ja) 半導体集積回路の製造方法
JPS61228626A (ja) パタ−ン修正装置
JP2860567B2 (ja) 露光装置
JP2019090885A (ja) リソグラフィ装置、リソグラフィ方法、決定方法及び物品の製造方法
JPS63307736A (ja) イオンビ−ム加工方法
JPS6152973B2 (ja)
JP2004095908A (ja) アライメント調整装置
JP2882821B2 (ja) アライメント装置