JPH08115958A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08115958A JPH08115958A JP19022895A JP19022895A JPH08115958A JP H08115958 A JPH08115958 A JP H08115958A JP 19022895 A JP19022895 A JP 19022895A JP 19022895 A JP19022895 A JP 19022895A JP H08115958 A JPH08115958 A JP H08115958A
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- pad
- probe
- semiconductor device
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ウェハプローブ検査時にボンディングパッド
と探針との位置合わせを容易にかつ正確に行えるように
する。 【解決手段】 それぞれ内部に素子が形成された複数の
チップ領域２は、スクライブライン領域１によって分
離、区画される。各チップ領域２の周辺部には、それぞ
れ端子として複数のボンディングパッド３が形成され
る。スクライブライン領域１上の、各チップ領域２の対
角線上でチップ領域２を挟む位置には、ダミーパッド４
ａが形成されている。ウェハプローブ検査時には、各ボ
ンディングパッド３のレイアウトに合わせて配置された
複数の探針と、対角線上の２つのダミーパッド４ａのレ
イアウトに合わせて配置された２つのダミー針とを有す
るプローブカードを用い、ダミー針をダミーパッド４ａ
上に位置合わせする。
と探針との位置合わせを容易にかつ正確に行えるように
する。 【解決手段】 それぞれ内部に素子が形成された複数の
チップ領域２は、スクライブライン領域１によって分
離、区画される。各チップ領域２の周辺部には、それぞ
れ端子として複数のボンディングパッド３が形成され
る。スクライブライン領域１上の、各チップ領域２の対
角線上でチップ領域２を挟む位置には、ダミーパッド４
ａが形成されている。ウェハプローブ検査時には、各ボ
ンディングパッド３のレイアウトに合わせて配置された
複数の探針と、対角線上の２つのダミーパッド４ａのレ
イアウトに合わせて配置された２つのダミー針とを有す
るプローブカードを用い、ダミー針をダミーパッド４ａ
上に位置合わせする。
Description
【０００１】
【発明の属する技術分野】本発明は、ウェハ工程で集積
回路が形成され個々のチップに分割される前の状態にあ
る半導体装置に関し、特に、ウェハプローブ検査時のボ
ンディングパッドとプローブカードの針との位置決めを
容易に行えるようにした半導体装置に関する。
回路が形成され個々のチップに分割される前の状態にあ
る半導体装置に関し、特に、ウェハプローブ検査時のボ
ンディングパッドとプローブカードの針との位置決めを
容易に行えるようにした半導体装置に関する。
【０００２】
【従来の技術】ＩＣ等の半導体装置を製造する場合、１
枚の半導体ウェハ中に多数のＩＣ回路またはＬＳＩ回路
を一度に形成し、これを個々の回路部分に分割してＩＣ
やＬＳＩのチップを得る。
枚の半導体ウェハ中に多数のＩＣ回路またはＬＳＩ回路
を一度に形成し、これを個々の回路部分に分割してＩＣ
やＬＳＩのチップを得る。
【０００３】図６（ａ）は、ウェハ処理工程で集積回路
が形成され、個々のチップに分割する前の状態にあるウ
ェハ（半導体装置）の斜視図である。同図に示されるよ
うに、ウェハ１１０には、複数のチップ領域１０２が形
成されており、それらはスクライブライン領域１０１に
より区画されている。
が形成され、個々のチップに分割する前の状態にあるウ
ェハ（半導体装置）の斜視図である。同図に示されるよ
うに、ウェハ１１０には、複数のチップ領域１０２が形
成されており、それらはスクライブライン領域１０１に
より区画されている。
【０００４】図６（ｂ）は、図６（ａ）のＡで示した部
分の拡大平面図である。スクライブライン領域１０１に
は、通常はトランジスタ等の回路素子は形成されていな
い。スクライブライン領域１０１で囲まれたチップ領域
１０２では、その半導体層にトランジスタ等の回路素子
が形成され、これら素子により集積回路が構成されてい
る。そして、チップ領域１０２の内側周辺部には、集積
回路の端子として、アルミニウム等の金属からなるボン
ディングパッド１０３が形成されている。
分の拡大平面図である。スクライブライン領域１０１に
は、通常はトランジスタ等の回路素子は形成されていな
い。スクライブライン領域１０１で囲まれたチップ領域
１０２では、その半導体層にトランジスタ等の回路素子
が形成され、これら素子により集積回路が構成されてい
る。そして、チップ領域１０２の内側周辺部には、集積
回路の端子として、アルミニウム等の金属からなるボン
ディングパッド１０３が形成されている。
【０００５】半導体装置の製造においては、ウェハ処理
工程を終了した上記の状態で、各チップ領域１０２に形
成された集積回路の電気的特性検査が行われる。これは
ウェハプローブ検査と称され、ウェハプローブ検査には
ウェハプローバーが用いられる。
工程を終了した上記の状態で、各チップ領域１０２に形
成された集積回路の電気的特性検査が行われる。これは
ウェハプローブ検査と称され、ウェハプローブ検査には
ウェハプローバーが用いられる。
【０００６】ウェハプローブ検査を終了した後、ウェハ
１１０はスクライブライン領域１０１に沿って切断され
て個々のチップに分割される。分割されたチップは、外
囲器にパッケージングされる。その際、各ボンディング
パッド１０３と外囲器のインナーリードとの間には、ワ
イヤボンディングが施される。
１１０はスクライブライン領域１０１に沿って切断され
て個々のチップに分割される。分割されたチップは、外
囲器にパッケージングされる。その際、各ボンディング
パッド１０３と外囲器のインナーリードとの間には、ワ
イヤボンディングが施される。
【０００７】ここで、ウェハプローブ検査の手順につい
て説明する。
て説明する。
【０００８】まず、ウェハプローバーのテストヘッド
に、テストヘッドと集積回路とを電気的に接続するため
のプローブカードを固定する。プローブカードは図７
（ａ）に示すように、中央部に開口１２１が形成された
平板状の部材であり、開口１２１内に突出する導電性の
複数の探針１２２と、各探針１２２に電気的に接続され
た複数の電極ピン１２３とを有する。各電極ピン１２３
は、それぞれプローブカードがテストヘッドに固定され
ることによってテストヘッドと電気的に接続される。ま
た、図７（ｂ）に示すように、各探針１２２の先端部
は、検査するチップ領域１０２のボンディングパッド１
０３のレイアウトに合わせて、それぞれの位置が調整さ
れている。
に、テストヘッドと集積回路とを電気的に接続するため
のプローブカードを固定する。プローブカードは図７
（ａ）に示すように、中央部に開口１２１が形成された
平板状の部材であり、開口１２１内に突出する導電性の
複数の探針１２２と、各探針１２２に電気的に接続され
た複数の電極ピン１２３とを有する。各電極ピン１２３
は、それぞれプローブカードがテストヘッドに固定され
ることによってテストヘッドと電気的に接続される。ま
た、図７（ｂ）に示すように、各探針１２２の先端部
は、検査するチップ領域１０２のボンディングパッド１
０３のレイアウトに合わせて、それぞれの位置が調整さ
れている。
【０００９】プローブカードを固定したら、ウェハプロ
ーバーのステージにウェハ１１０を固定する。ステージ
は、ウェハ面に平行で互いに直交するＸ、Ｙ方向、ウェ
ハ面に垂直なＺ方向、およびＺ軸に対する回転方向であ
るθ方向に移動可能に設けられている。ステージにウェ
ハ１１０が固定されると、ウェハプローバーはウェハ１
１０上のチップ領域１０２のパターンを認識する。パタ
ーン認識後、ウェハプローバーは、ウェハ面内でのステ
ージの移動方向（Ｘ、Ｙ方向）がウェハ１１０のスクラ
イブラインの方向と一致するように、ステージのθ方向
の向きを自動的に調節するとともに、プローブカードの
開口１２１内に所定の位置のチップ領域１０２が位置す
るように、ステージの大まかな位置決めを行う。
ーバーのステージにウェハ１１０を固定する。ステージ
は、ウェハ面に平行で互いに直交するＸ、Ｙ方向、ウェ
ハ面に垂直なＺ方向、およびＺ軸に対する回転方向であ
るθ方向に移動可能に設けられている。ステージにウェ
ハ１１０が固定されると、ウェハプローバーはウェハ１
１０上のチップ領域１０２のパターンを認識する。パタ
ーン認識後、ウェハプローバーは、ウェハ面内でのステ
ージの移動方向（Ｘ、Ｙ方向）がウェハ１１０のスクラ
イブラインの方向と一致するように、ステージのθ方向
の向きを自動的に調節するとともに、プローブカードの
開口１２１内に所定の位置のチップ領域１０２が位置す
るように、ステージの大まかな位置決めを行う。
【００１０】その後、ウェハプローバーに設けられた実
体顕微鏡を見ながら、プローブカードの各探針１２２の
位置とチップ領域１０２の各ボンディングパッド１０３
の位置とが一致するように、ステージの位置を手動で微
調整する。ステージ位置の微調整は、まず、ステージの
Ｚ方向への移動により探針１２２とウェハ１１０とを接
触させウェハ１１０に探針１２２の跡を付ける。次い
で、探針１２２をウェハ１１０から離し、探針１２２の
跡の位置を顕微鏡で確認し、全ての探針１２２の位置
が、対応するボンディングパッド１０３の位置と一致す
るまで、ステージのＸ、Ｙ、θ方向の位置を調整する。
体顕微鏡を見ながら、プローブカードの各探針１２２の
位置とチップ領域１０２の各ボンディングパッド１０３
の位置とが一致するように、ステージの位置を手動で微
調整する。ステージ位置の微調整は、まず、ステージの
Ｚ方向への移動により探針１２２とウェハ１１０とを接
触させウェハ１１０に探針１２２の跡を付ける。次い
で、探針１２２をウェハ１１０から離し、探針１２２の
跡の位置を顕微鏡で確認し、全ての探針１２２の位置
が、対応するボンディングパッド１０３の位置と一致す
るまで、ステージのＸ、Ｙ、θ方向の位置を調整する。
【００１１】ステージ位置の微調整が終了したら、あと
は、ウェハプローバーが各チップ領域１０２の集積回路
の電気的特性検査を順次自動的に実施する。
は、ウェハプローバーが各チップ領域１０２の集積回路
の電気的特性検査を順次自動的に実施する。
【００１２】ところで、現在は、半導体製品の多ピン
化、パッドピッチの微細化が進んできている。パッドピ
ッチの微細化が進むと、顕微鏡観察によるステージ位置
の微調整の際に、互いに隣接するボンディングパッド
１０３の境界が判別しにくくなる、各探針１２２の間
隔が狭くなり、探針１２２の跡も探針１２２が邪魔で見
にくくなる、といった理由で、探針１２２とボンディン
グパッド１０３との位置決めが難しくなり、精度も悪く
なってしまう。その結果、探針１２２とボンディングパ
ッド１０３との接触が不確実となり、良品を不良品と誤
判定する場合も生じ、歩留りが低下するという問題があ
った。
化、パッドピッチの微細化が進んできている。パッドピ
ッチの微細化が進むと、顕微鏡観察によるステージ位置
の微調整の際に、互いに隣接するボンディングパッド
１０３の境界が判別しにくくなる、各探針１２２の間
隔が狭くなり、探針１２２の跡も探針１２２が邪魔で見
にくくなる、といった理由で、探針１２２とボンディン
グパッド１０３との位置決めが難しくなり、精度も悪く
なってしまう。その結果、探針１２２とボンディングパ
ッド１０３との接触が不確実となり、良品を不良品と誤
判定する場合も生じ、歩留りが低下するという問題があ
った。
【００１３】そこで、探針１２２とボンディングパッド
１０３との位置決めを容易にする手段として、特開昭６
４−７３６２９号公報には、チップ領域内に、位置合わ
せ基準となる少なくとも２個のマークパッドを形成した
半導体集積回路が開示されている。すなわちこの半導体
集積回路は、チップと、チップ上に設けられた回路素子
と、回路素子への電源供給用および入出力信号用の端子
である複数のパッドと、チップ上に形成されそれぞれの
パッドに外部から探針を接触させる際に位置合わせ基準
とする少なくとも２個のマークパッドとを有する。マー
クパッドはボンディングパッドと同列上に形成されてお
り、検査用の探針とは別に設けられたマークパッド用探
針をマークパッドの中央位置に位置合わせすることによ
り、探針とボンディングパッドとを正確に位置合わせす
るというものである。
１０３との位置決めを容易にする手段として、特開昭６
４−７３６２９号公報には、チップ領域内に、位置合わ
せ基準となる少なくとも２個のマークパッドを形成した
半導体集積回路が開示されている。すなわちこの半導体
集積回路は、チップと、チップ上に設けられた回路素子
と、回路素子への電源供給用および入出力信号用の端子
である複数のパッドと、チップ上に形成されそれぞれの
パッドに外部から探針を接触させる際に位置合わせ基準
とする少なくとも２個のマークパッドとを有する。マー
クパッドはボンディングパッドと同列上に形成されてお
り、検査用の探針とは別に設けられたマークパッド用探
針をマークパッドの中央位置に位置合わせすることによ
り、探針とボンディングパッドとを正確に位置合わせす
るというものである。
【００１４】
【発明が解決しようとする課題】しかしながら、特開昭
６４−７３６２９号公報に記載された半導体集積回路で
も、ボンディングパッドとマークパッドとが同列に位置
しているため、パッドピッチの微細化がさらに進行して
くるとマークパッドが検査用の探針に遮られ、結果的に
はマークパッド用探針とマークパッドとの位置合わせが
困難になる。また、マークパッドはチップ領域内に形成
されているので、チップ面積の有効利用率を低下させる
という問題点もあった。
６４−７３６２９号公報に記載された半導体集積回路で
も、ボンディングパッドとマークパッドとが同列に位置
しているため、パッドピッチの微細化がさらに進行して
くるとマークパッドが検査用の探針に遮られ、結果的に
はマークパッド用探針とマークパッドとの位置合わせが
困難になる。また、マークパッドはチップ領域内に形成
されているので、チップ面積の有効利用率を低下させる
という問題点もあった。
【００１５】さらに、マークパッドは位置合わせ基準を
与えるためのみのものでであるため、実際に探針とボン
ディングパッドとが接触しているか否かのチェックを行
うことができず、従来と同様に良品を不良品と誤判定す
るおそれもあった。
与えるためのみのものでであるため、実際に探針とボン
ディングパッドとが接触しているか否かのチェックを行
うことができず、従来と同様に良品を不良品と誤判定す
るおそれもあった。
【００１６】そこで本発明は、ウェハプローブ検査時に
ボンディングパッドと探針との位置合わせを容易にかつ
正確に行うことのできる半導体装置を提供することを目
的とする。
ボンディングパッドと探針との位置合わせを容易にかつ
正確に行うことのできる半導体装置を提供することを目
的とする。
【００１７】
【課題を解決するための手段】上記目的を達成するため
本発明は、それぞれ内部に素子が形成され表面に複数の
電極パッドを有する複数のチップ領域を備え、前記各チ
ップ領域がスクライブライン領域によって分離されてい
る半導体装置において、前記スクライブライン領域上
に、ウェハプローブ検査時に前記電極パッドの位置合わ
せのために使用される複数のダミーパッドが、少なくと
も前記各チップ領域の対角線上で前記チップ領域を挟む
位置に形成されていることを特徴とする。
本発明は、それぞれ内部に素子が形成され表面に複数の
電極パッドを有する複数のチップ領域を備え、前記各チ
ップ領域がスクライブライン領域によって分離されてい
る半導体装置において、前記スクライブライン領域上
に、ウェハプローブ検査時に前記電極パッドの位置合わ
せのために使用される複数のダミーパッドが、少なくと
も前記各チップ領域の対角線上で前記チップ領域を挟む
位置に形成されていることを特徴とする。
【００１８】このように、ダミーパッドをスクライブラ
イン領域上に形成することによって、電極パッドが微細
なピッチで配列されていても、ダミーパッドは電極パッ
ドとは離れて単独にレイアウトされているので、ダミー
パッドの位置は容易に認識可能である。従って、ダミー
パッドを基準として位置合わせすれば、ウェハプローブ
検査時のボンディングパッドと探針との位置決めが容易
となる。しかもダミーパッドは、チップ領域の対角線上
でチップ領域を挟む位置に形成されているので、半導体
装置の面内での回転方向の位置決めも容易となり、回転
方向の位置精度も向上する。特に、ダミーパッドの位置
合わせに際して、ダミーパッドに電極パッドとの区別の
ための目印を設けておけば、ダミーパッドの位置合わせ
がより容易となる。
イン領域上に形成することによって、電極パッドが微細
なピッチで配列されていても、ダミーパッドは電極パッ
ドとは離れて単独にレイアウトされているので、ダミー
パッドの位置は容易に認識可能である。従って、ダミー
パッドを基準として位置合わせすれば、ウェハプローブ
検査時のボンディングパッドと探針との位置決めが容易
となる。しかもダミーパッドは、チップ領域の対角線上
でチップ領域を挟む位置に形成されているので、半導体
装置の面内での回転方向の位置決めも容易となり、回転
方向の位置精度も向上する。特に、ダミーパッドの位置
合わせに際して、ダミーパッドに電極パッドとの区別の
ための目印を設けておけば、ダミーパッドの位置合わせ
がより容易となる。
【００１９】また、ダミーパッドの大きさは、電極パッ
ドの大きさよりも小さいことが好ましい。これにより、
ウェハプローブ検査に使用されるプローブカードの探針
の先端の位置がばらついていても、ダミーパッドの位置
合わせをすることによって、プローブカードの探針と電
極パッドとが確実に位置合わせされる。さらに、同一の
チップ領域についての複数のダミーパッドが、互いに電
気的に接続されるようにすれば、ダミーパッドの位置合
わせが正確に行われたか否かを、目視だけでなく電気的
にもチェックできるので、位置合わせミスが大幅に減少
する。
ドの大きさよりも小さいことが好ましい。これにより、
ウェハプローブ検査に使用されるプローブカードの探針
の先端の位置がばらついていても、ダミーパッドの位置
合わせをすることによって、プローブカードの探針と電
極パッドとが確実に位置合わせされる。さらに、同一の
チップ領域についての複数のダミーパッドが、互いに電
気的に接続されるようにすれば、ダミーパッドの位置合
わせが正確に行われたか否かを、目視だけでなく電気的
にもチェックできるので、位置合わせミスが大幅に減少
する。
【００２０】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００２１】図１（ａ）は、本発明の半導体装置の第１
の実施形態の要部拡大平面図であり、図１（ｂ）は、そ
のＡ−Ａ’線断面図である。
の実施形態の要部拡大平面図であり、図１（ｂ）は、そ
のＡ−Ａ’線断面図である。
【００２２】図１（ａ）に示されるように、ウェハ処理
工程の終了した半導体装置では、複数のチップ領域２
が、格子状に配置されたスクライブライン領域１により
分離、区画されている。
工程の終了した半導体装置では、複数のチップ領域２
が、格子状に配置されたスクライブライン領域１により
分離、区画されている。
【００２３】チップ領域２においては、半導体基板内に
複数の半導体素子が形成されており、これら半導体素子
により集積回路が構成されている。集積回路には、チッ
プ領域２の周辺部に形成されたボンディングパッド３を
介して電源電圧が供給され、また、信号の入出力が行わ
れる。以上説明したように、チップ領域２の構成につい
ては、従来のものと同様である。
複数の半導体素子が形成されており、これら半導体素子
により集積回路が構成されている。集積回路には、チッ
プ領域２の周辺部に形成されたボンディングパッド３を
介して電源電圧が供給され、また、信号の入出力が行わ
れる。以上説明したように、チップ領域２の構成につい
ては、従来のものと同様である。
【００２４】本実施形態では、直交するスクライブライ
ン領域１の交差部のほぼ中央に、ウェハプローブ検査時
に探針の位置決め調整に用いられるダミーパッド４ａが
形成されている。ダミーパッド４ａは、図１（ｂ）に示
されるように、シリコン基板５上に絶縁層６を介してア
ルミニウム膜４を形成し、この上にカバー保護膜７を被
着し、さらに、アルミニウム膜４上においてカバー保護
膜７を所定の大きさで除去することにより形成されたも
のである。これにより、カバー保護膜８が除去された部
分ではアルミニウム膜４が露出していることになる。ま
た、アルミニウム膜４が露出している部分の形状は、後
述する探針２２（図２参照）の位置決め調整時の目印と
なるように、ボンディングパッド３の形状とは異なった
形状となっている。本実施形態では、その形状を円形状
とした。
ン領域１の交差部のほぼ中央に、ウェハプローブ検査時
に探針の位置決め調整に用いられるダミーパッド４ａが
形成されている。ダミーパッド４ａは、図１（ｂ）に示
されるように、シリコン基板５上に絶縁層６を介してア
ルミニウム膜４を形成し、この上にカバー保護膜７を被
着し、さらに、アルミニウム膜４上においてカバー保護
膜７を所定の大きさで除去することにより形成されたも
のである。これにより、カバー保護膜８が除去された部
分ではアルミニウム膜４が露出していることになる。ま
た、アルミニウム膜４が露出している部分の形状は、後
述する探針２２（図２参照）の位置決め調整時の目印と
なるように、ボンディングパッド３の形状とは異なった
形状となっている。本実施形態では、その形状を円形状
とした。
【００２５】一方、本実施形態の半導体装置のウェハプ
ローブ検査で使用されるプローブカードには、図２に示
すように、従来と同様に各ボンディングパッド３に対応
する複数の探針２２に加え、チップ領域２の対角線上の
２つのダミーパッド４ａに対応する２つのダミー針２４
を備えている。各探針２２および各ダミー針２４の先端
部は、各ボンディングパッド３および各ダミーパッド４
ａのレイアウトに合わせてそれぞれの位置が調整され
て、開口２１内に突出している。
ローブ検査で使用されるプローブカードには、図２に示
すように、従来と同様に各ボンディングパッド３に対応
する複数の探針２２に加え、チップ領域２の対角線上の
２つのダミーパッド４ａに対応する２つのダミー針２４
を備えている。各探針２２および各ダミー針２４の先端
部は、各ボンディングパッド３および各ダミーパッド４
ａのレイアウトに合わせてそれぞれの位置が調整され
て、開口２１内に突出している。
【００２６】上記半導体装置およびプローブカードを用
い、ウェハプローブ検査時には、探針２２とボンディン
グパッド３との位置合わせではなく、ダミー針２４とダ
ミーパッド４ａとの位置合わせを行い、半導体装置の位
置決めを行う。ダミー針２４とダミーパッド４ａとの位
置合わせについては、従来と同様に、半導体装置が固定
されたステージのＸ、Ｙ、θ方向の位置を、顕微鏡を見
ながら微調整することによって行われる。プローブカー
ドの各探針２２および各ダミー針２４の先端部は、上述
したように位置が調整されているので、図３に示すよう
に、ダミー針２４とダミーパッド４ａとの位置合わせを
行うことにより、探針２２はボンディングパッド３上に
位置合わせされる。
い、ウェハプローブ検査時には、探針２２とボンディン
グパッド３との位置合わせではなく、ダミー針２４とダ
ミーパッド４ａとの位置合わせを行い、半導体装置の位
置決めを行う。ダミー針２４とダミーパッド４ａとの位
置合わせについては、従来と同様に、半導体装置が固定
されたステージのＸ、Ｙ、θ方向の位置を、顕微鏡を見
ながら微調整することによって行われる。プローブカー
ドの各探針２２および各ダミー針２４の先端部は、上述
したように位置が調整されているので、図３に示すよう
に、ダミー針２４とダミーパッド４ａとの位置合わせを
行うことにより、探針２２はボンディングパッド３上に
位置合わせされる。
【００２７】この位置合わせ時において、ボンディング
パッド３が狭い間隔で並んでいるのに対し、ダミーパッ
ド４ａはボンディングパッド３とは離れて単独にレイア
ウトされており、ダミーパッド４ａの周辺には邪魔にな
るものがない。その結果、ダミーパッド４ａ上につけら
れたダミー針２４の跡が見易くなり、ダミー針２４とダ
ミーパッド４ａとの位置合わせを容易に行うことができ
る。しかも、この位置合わせを、チップ領域２の対角線
上で行うので、θ方向の微調整の精度を向上させること
ができる。
パッド３が狭い間隔で並んでいるのに対し、ダミーパッ
ド４ａはボンディングパッド３とは離れて単独にレイア
ウトされており、ダミーパッド４ａの周辺には邪魔にな
るものがない。その結果、ダミーパッド４ａ上につけら
れたダミー針２４の跡が見易くなり、ダミー針２４とダ
ミーパッド４ａとの位置合わせを容易に行うことができ
る。しかも、この位置合わせを、チップ領域２の対角線
上で行うので、θ方向の微調整の精度を向上させること
ができる。
【００２８】ここで、プローブカードの各探針２２およ
び各ダミー針２４の先端部が、各ボンディングパッド３
および各ダミーパッド４ａのレイアウトに合わせて位置
調整されていると述べたが、それぞれの先端部の相対位
置精度にはばらつきが生ずる。そこで、ダミーパッド４
ａの大きさ、すなわちアルミニウム膜４が露出している
部分の大きさを、その相対位置精度のばらつきに応じ
て、ボンディングパッド３の大きさよりも小さくするの
が好ましい。これにより、ダミー針２４がダミーパッド
４ａ上に位置していれば、探針２２は確実にボンディン
グパッド３上に位置することになる。
び各ダミー針２４の先端部が、各ボンディングパッド３
および各ダミーパッド４ａのレイアウトに合わせて位置
調整されていると述べたが、それぞれの先端部の相対位
置精度にはばらつきが生ずる。そこで、ダミーパッド４
ａの大きさ、すなわちアルミニウム膜４が露出している
部分の大きさを、その相対位置精度のばらつきに応じ
て、ボンディングパッド３の大きさよりも小さくするの
が好ましい。これにより、ダミー針２４がダミーパッド
４ａ上に位置していれば、探針２２は確実にボンディン
グパッド３上に位置することになる。
【００２９】具体的には、現状のプローブカードの作製
技術では、探針２２およびダミー針２４の先端部の相対
位置精度には１０μｍ程度のばらつきが生ずる。そこ
で、アルミニウム膜４が露出している部分の大きさを、
ボンディングパッド３の大きさよりも２０μｍ程度小さ
くすることによって、探針２２およびダミー針２４の相
対位置精度にばらつきが生じていても、ボンディングパ
ッド３との位置合わせが確実になされる。本実施例で
は、ボンディングパッド３の大きさを１００μｍ四方と
し、アルミニウム膜４が露出している部分の大きさを直
径８０μｍとした。
技術では、探針２２およびダミー針２４の先端部の相対
位置精度には１０μｍ程度のばらつきが生ずる。そこ
で、アルミニウム膜４が露出している部分の大きさを、
ボンディングパッド３の大きさよりも２０μｍ程度小さ
くすることによって、探針２２およびダミー針２４の相
対位置精度にばらつきが生じていても、ボンディングパ
ッド３との位置合わせが確実になされる。本実施例で
は、ボンディングパッド３の大きさを１００μｍ四方と
し、アルミニウム膜４が露出している部分の大きさを直
径８０μｍとした。
【００３０】図４（ａ）は、本発明の半導体装置の第２
の実施形態の要部拡大平面図であり、図４（ｂ）は、そ
のＢ−Ｂ’線断面図である。同図において、図１に示し
た先の実施形態と共通する部分には同一の参照番号が付
せられているので、重複する説明は省略する。
の実施形態の要部拡大平面図であり、図４（ｂ）は、そ
のＢ−Ｂ’線断面図である。同図において、図１に示し
た先の実施形態と共通する部分には同一の参照番号が付
せられているので、重複する説明は省略する。
【００３１】図４に示すように、本実施形態では、ダミ
ーパッド３４ａは、スクライブライン領域１上におい
て、各チップ領域２の対角線上でチップ領域２を挟む２
つの位置にそれぞれ２個ずつ形成されている。
ーパッド３４ａは、スクライブライン領域１上におい
て、各チップ領域２の対角線上でチップ領域２を挟む２
つの位置にそれぞれ２個ずつ形成されている。
【００３２】各ダミーパッド３４ａは、それぞれの位置
毎に、ダミーパッド間配線３４ｂによって電気的に接続
されている。ダミーパッド間配線３４ｂは、第１の実施
形態と同様にアルミニウム膜４からなり、アルミニウム
膜４上のカバー保護膜７を２つの部分で除去することに
より、２個のダミーパッド３４ａが電気的に接続される
構造となっていえる。本実施形態においても、ダミーパ
ッド３４ａの大きさおよび形状は第１の実施形態と同様
である。
毎に、ダミーパッド間配線３４ｂによって電気的に接続
されている。ダミーパッド間配線３４ｂは、第１の実施
形態と同様にアルミニウム膜４からなり、アルミニウム
膜４上のカバー保護膜７を２つの部分で除去することに
より、２個のダミーパッド３４ａが電気的に接続される
構造となっていえる。本実施形態においても、ダミーパ
ッド３４ａの大きさおよび形状は第１の実施形態と同様
である。
【００３３】一方、本実施形態のウェハプローブ検査時
に用いられるプローブカードは、各ボンディングパッド
３に対応する複数の探針と、各ダミーパッド３４ａに対
応して１つの位置につきそれぞれ２本ずつ配置されたダ
ミー針とを有する。各探針および各ダミー針の先端部
は、各ボンディングパッド３および各ダミーパッド３４
ａのレイアウトに合わせてそれぞれの位置が調整されて
いる。
に用いられるプローブカードは、各ボンディングパッド
３に対応する複数の探針と、各ダミーパッド３４ａに対
応して１つの位置につきそれぞれ２本ずつ配置されたダ
ミー針とを有する。各探針および各ダミー針の先端部
は、各ボンディングパッド３および各ダミーパッド３４
ａのレイアウトに合わせてそれぞれの位置が調整されて
いる。
【００３４】本実施形態の半導体装置に対してウェハプ
ローブ検査を行う際には、ダミーパッド３４ａを目標と
してプローブカードのダミー針の位置を合わせることに
より、半導体装置の位置決めを行う。そして、ダミーパ
ッド３４ａとダミー針とが接触しているか否かを、同一
位置の２本のダミー針間の導通状態により電気的にチェ
ックする。このとき、各ダミー針がダミーパッド３４ａ
と接触していれば、それぞれの位置において対となるダ
ミー針間が導通状態となる。これは、ダミー針とダミー
パッド３４ａとの位置合わせが正しく行われていること
を意味する。
ローブ検査を行う際には、ダミーパッド３４ａを目標と
してプローブカードのダミー針の位置を合わせることに
より、半導体装置の位置決めを行う。そして、ダミーパ
ッド３４ａとダミー針とが接触しているか否かを、同一
位置の２本のダミー針間の導通状態により電気的にチェ
ックする。このとき、各ダミー針がダミーパッド３４ａ
と接触していれば、それぞれの位置において対となるダ
ミー針間が導通状態となる。これは、ダミー針とダミー
パッド３４ａとの位置合わせが正しく行われていること
を意味する。
【００３５】本実施形態では、同一位置の２個のダミー
パッド３４ａが互いに電気的に接続されているので、第
１の実施形態と同様の効果に加え、ウェハプローブ検査
時の半導体装置の位置決めが正しく行われているか否か
を、電気的にも確認することができる。これにより、半
導体装置の位置決めをより正確に行うことができ、位置
決めミスによる誤判定を大幅に減少させることができ
る。
パッド３４ａが互いに電気的に接続されているので、第
１の実施形態と同様の効果に加え、ウェハプローブ検査
時の半導体装置の位置決めが正しく行われているか否か
を、電気的にも確認することができる。これにより、半
導体装置の位置決めをより正確に行うことができ、位置
決めミスによる誤判定を大幅に減少させることができ
る。
【００３６】図５は、本発明の半導体装置の第３の実施
形態の要部拡大平面図である。図５に示すように、本実
施形態では、ダミーパッド４４ａは、スクライブライン
領域１上において、各チップ領域２の３つの角部に対し
てそれぞれ１個ずつ形成されている。また、これら３個
のダミーパッド４４ａは、互いにダミーパッド間配線４
４ｂによって電気的に接続されている。本実施形態にお
いても、ウェハプローブ検査時に用いられるプローブカ
ードには、各ダミーパッド４４ａに対応する３本のダミ
ー針が設けられている。これにより、各ダミー針間の電
気的接続関係がチェック可能となっている。
形態の要部拡大平面図である。図５に示すように、本実
施形態では、ダミーパッド４４ａは、スクライブライン
領域１上において、各チップ領域２の３つの角部に対し
てそれぞれ１個ずつ形成されている。また、これら３個
のダミーパッド４４ａは、互いにダミーパッド間配線４
４ｂによって電気的に接続されている。本実施形態にお
いても、ウェハプローブ検査時に用いられるプローブカ
ードには、各ダミーパッド４４ａに対応する３本のダミ
ー針が設けられている。これにより、各ダミー針間の電
気的接続関係がチェック可能となっている。
【００３７】本実施形態の半導体装置に対してウェハプ
ローブ検査を行う際には、ダミーパッド４４ａを目標と
してプローブカードのダミー針の位置を合わせることに
より、半導体装置の位置決めを行う。そして、ダミーパ
ッド４４ａとダミー針とが接触しているか否かを、３本
のダミー針間の導通状態により電気的にチェックする。
このとき、各ダミー針がダミーパッド４４ａと接触して
いれば、全てのダミー針間が導通状態となる。これは、
ダミー針とダミーパッド４４ａとの位置合わせが正しく
行われていることを意味する。
ローブ検査を行う際には、ダミーパッド４４ａを目標と
してプローブカードのダミー針の位置を合わせることに
より、半導体装置の位置決めを行う。そして、ダミーパ
ッド４４ａとダミー針とが接触しているか否かを、３本
のダミー針間の導通状態により電気的にチェックする。
このとき、各ダミー針がダミーパッド４４ａと接触して
いれば、全てのダミー針間が導通状態となる。これは、
ダミー針とダミーパッド４４ａとの位置合わせが正しく
行われていることを意味する。
【００３８】以上、好ましい実施形態について説明した
が、本発明はこれらの実施形態に限定されるものではな
く、特許請求の範囲に記載された要旨内で各種の変更が
可能である。例えば、上述の各実施形態のダミーパッド
４ａ、３４ａ、４４ａでは、カバー保護膜７を円形に除
去して目印としたが、この形状に代え、ヘアクロス状に
除去してもよい。また、アルミニウム膜４自体に適当な
目印を施してもよい。さらに本発明は、電極パッドとし
てボンディングパッド３を有する半導体装置ばかりでな
く、バンプ電極を有する半導体装置についても適用可能
なものである。
が、本発明はこれらの実施形態に限定されるものではな
く、特許請求の範囲に記載された要旨内で各種の変更が
可能である。例えば、上述の各実施形態のダミーパッド
４ａ、３４ａ、４４ａでは、カバー保護膜７を円形に除
去して目印としたが、この形状に代え、ヘアクロス状に
除去してもよい。また、アルミニウム膜４自体に適当な
目印を施してもよい。さらに本発明は、電極パッドとし
てボンディングパッド３を有する半導体装置ばかりでな
く、バンプ電極を有する半導体装置についても適用可能
なものである。
【００３９】
【発明の効果】以上説明したように、本発明は、スクラ
イブライン領域上の、少なくとも各チップ領域の対角線
上でチップ領域を挟む位置に、複数のダミーパッドを形
成しているので、ボンディングパッドが微細なピッチで
配列されていても、ダミーパッドの位置合わせを行うこ
とによって、ウェハプローブ検査時の電極パッドとボン
ディングパッドとの位置合わせを容易にかつ正確に行う
ことができる。
イブライン領域上の、少なくとも各チップ領域の対角線
上でチップ領域を挟む位置に、複数のダミーパッドを形
成しているので、ボンディングパッドが微細なピッチで
配列されていても、ダミーパッドの位置合わせを行うこ
とによって、ウェハプローブ検査時の電極パッドとボン
ディングパッドとの位置合わせを容易にかつ正確に行う
ことができる。
【００４０】また、ダミーパッドの大きさを、電極パッ
ドの大きさよりも小さくすることによって、ウェハプロ
ーブ検査に使用されるプローブカードの探針の先端の位
置がばらついていても、プローブカードの探針と電極パ
ッドとの位置合わせを確実におこなうことができる。さ
らに、同一のチップ領域についての複数のダミーパッド
を互いに電気的に接続することによって、ダミーパッド
の位置合わせが正確に行われたか否かを電気的にもチェ
ックでき、位置合わせミスを大幅に減少させることがで
きる。加えて、ダミーパッドに電極パッドとの区別のた
めの目印を設けることによって、ダミーパッドの位置合
わせをより容易に行うことができる。
ドの大きさよりも小さくすることによって、ウェハプロ
ーブ検査に使用されるプローブカードの探針の先端の位
置がばらついていても、プローブカードの探針と電極パ
ッドとの位置合わせを確実におこなうことができる。さ
らに、同一のチップ領域についての複数のダミーパッド
を互いに電気的に接続することによって、ダミーパッド
の位置合わせが正確に行われたか否かを電気的にもチェ
ックでき、位置合わせミスを大幅に減少させることがで
きる。加えて、ダミーパッドに電極パッドとの区別のた
めの目印を設けることによって、ダミーパッドの位置合
わせをより容易に行うことができる。
【図１】本発明の半導体装置の第１の実施形態の要部拡
大平面図、および、そのＡ−Ａ’線断面図である。
大平面図、および、そのＡ−Ａ’線断面図である。
【図２】図１に示した半導体装置のウェハプローブ検査
時に用いられるプローブカードの一例の、開口近傍の拡
大平面図である。
時に用いられるプローブカードの一例の、開口近傍の拡
大平面図である。
【図３】図２に示したプローブカードを用いて図１に示
した半導体装置の位置決めをした状態を示す要部平面図
である。
した半導体装置の位置決めをした状態を示す要部平面図
である。
【図４】本発明の半導体装置の第２の実施形態の要部拡
大平面図、および、そのＢ−Ｂ’線断面図である。
大平面図、および、そのＢ−Ｂ’線断面図である。
【図５】本発明の半導体装置の第３の実施形態の要部拡
大平面図である。
大平面図である。
【図６】従来の半導体装置の斜視図、および、その要部
拡大平面図である。
拡大平面図である。
【図７】従来の半導体装置のウェハプローブ検査に用い
られるプローブカードの斜視図、および、その探針の先
端部とボンディングパッドとの位置関係を示す拡大平面
図である。
られるプローブカードの斜視図、および、その探針の先
端部とボンディングパッドとの位置関係を示す拡大平面
図である。
１ スクライブライン領域 ２ チップ領域 ３ ボンディングパッド ４ アルミニウム膜 ４ａ、３４ａ、４４ａ ダミーパッド ５ シリコン基板 ６ 絶縁層 ７ カバー保護膜 ２２ 探針 ２４ ダミー針 ３４ｂ、４４ｂ ダミーパッド間配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/68 Ｇ
Claims (5)
- 【請求項１】 それぞれ内部に素子が形成され表面に複
数の電極パッドを有する複数のチップ領域を備え、前記
各チップ領域がスクライブライン領域によって分離され
ている半導体装置において、 前記スクライブライン領域上に、ウェハプローブ検査時
に前記電極パッドの位置合わせのために使用される複数
のダミーパッドが、少なくとも前記各チップ領域の対角
線上で前記チップ領域を挟む位置に形成されていること
を特徴とする半導体装置。 - 【請求項２】 前記ダミーパッドの大きさが、前記電極
パッドの大きさよりも小さい請求項１に記載の半導体装
置。 - 【請求項３】 前記ダミーパッドは、同じ位置に複数ず
つ形成され、前記同じ位置の複数のダミーパッドが互い
に電気的に接続されている請求項１または２に記載の半
導体装置。 - 【請求項４】 前記複数のダミーパッドが互いに電気的
に接続されている請求項１または２に記載の半導体装
置。 - 【請求項５】 前記ダミーパッドは、前記電極パッドと
の区別のための目印を有する請求項１、２、３または４
に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19022895A JPH08115958A (ja) | 1994-08-24 | 1995-07-26 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-222583 | 1994-08-24 | ||
| JP22258394 | 1994-08-24 | ||
| JP19022895A JPH08115958A (ja) | 1994-08-24 | 1995-07-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08115958A true JPH08115958A (ja) | 1996-05-07 |
Family
ID=26505948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19022895A Pending JPH08115958A (ja) | 1994-08-24 | 1995-07-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08115958A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006222147A (ja) * | 2005-02-08 | 2006-08-24 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61199623A (ja) * | 1985-03-01 | 1986-09-04 | Nippon Telegr & Teleph Corp <Ntt> | ウエハの位置検出方法およびウエハ |
| JPS6473629A (en) * | 1987-09-14 | 1989-03-17 | Nec Corp | Semiconductor integrated circuit |
| JPH0387013A (ja) * | 1989-07-21 | 1991-04-11 | Nec Corp | 半導体装置の製造方法 |
| JPH04298057A (ja) * | 1991-03-27 | 1992-10-21 | Tokyo Electron Ltd | プロービング装置及び方法 |
| JPH065674A (ja) * | 1992-06-19 | 1994-01-14 | Nec Corp | 半導体集積回路装置 |
-
1995
- 1995-07-26 JP JP19022895A patent/JPH08115958A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61199623A (ja) * | 1985-03-01 | 1986-09-04 | Nippon Telegr & Teleph Corp <Ntt> | ウエハの位置検出方法およびウエハ |
| JPS6473629A (en) * | 1987-09-14 | 1989-03-17 | Nec Corp | Semiconductor integrated circuit |
| JPH0387013A (ja) * | 1989-07-21 | 1991-04-11 | Nec Corp | 半導体装置の製造方法 |
| JPH04298057A (ja) * | 1991-03-27 | 1992-10-21 | Tokyo Electron Ltd | プロービング装置及び方法 |
| JPH065674A (ja) * | 1992-06-19 | 1994-01-14 | Nec Corp | 半導体集積回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006222147A (ja) * | 2005-02-08 | 2006-08-24 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61111561A (ja) | 半導体装置 | |
| JPH08504036A (ja) | エリアアレイ配線チップのｔａｂテスト | |
| KR20070085202A (ko) | 패턴화된 도전층을 구비한 기판 | |
| US5616931A (en) | Semiconductor device | |
| JP2000164620A (ja) | 半導体集積回路装置及び半導体集積回路装置の組立方法 | |
| KR100585142B1 (ko) | 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법 | |
| KR910007510B1 (ko) | 반도체장치 | |
| EP0259222B1 (en) | Outer lead tape automated bonding system | |
| JPH04234141A (ja) | Ｔａｂフレームおよびその基板への接続方法 | |
| JP2003287553A (ja) | プローブカード及びそれを製造するための基板 | |
| JP2001127256A (ja) | 半導体装置 | |
| JPH08115958A (ja) | 半導体装置 | |
| JP3214420B2 (ja) | フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法 | |
| JP2001077160A (ja) | 半導体基板試験装置 | |
| JP3135135B2 (ja) | 半導体装置，その製造方法，その試験方法及びその試験装置 | |
| JPS6379337A (ja) | 半導体基板 | |
| JP3124983B2 (ja) | 電気回路検査装置 | |
| JP3763258B2 (ja) | プローブカード及びそれを用いたチップ領域ソート方法 | |
| JP2842430B2 (ja) | Ｔａｂテープ | |
| JPH09260443A (ja) | 半導体装置及びそのテスト方法 | |
| JP2891908B2 (ja) | 半導体集積回路の試験装置およびその試験方法 | |
| JP2744462B2 (ja) | ウェハ目合せ方法 | |
| JPH03196633A (ja) | 半導体集積回路装置及び半導体ウエハ | |
| JPH08306747A (ja) | 半導体装置の検査方法及びその検査に用いるプローブカード | |
| JPH08241916A (ja) | 半導体集積回路の検査方法 |