JPS6379337A - 半導体基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体基板に関し、特に、半導体基板に形成
された半導体集積回路装置のプローブ検査に適用して有
効な技術に関するものである。

〔従来の技術〕

近年、ゲートアレイの開発製造が活発化している（例え
ば、Ｂ経エレクトロニクス、１９８５年６月３日号、第
１５１頁〜第１７７頁）、、このゲートアレイは、多数
の基本セルが配列された同一のチップに異なる配線を施
すことにより異なる機能を実現するＬＳＩであるが、同
じシリーズのゲートアレイであれば、チップサイズもチ
ップの外周部に設けられているポンディングパッドの配
置も全く同じになっている。

ところで、ゲートアレイの製造終了後には、良品チップ
の選別を行うために半導体基板の状態で各チップのプロ
ーブ検査が行われる。このプローブ検査に際しては、チ
ップ上のポンディングパッドに位置合わせされた探針プ
ローブを有するプローブカードが用いられる。そして、
このプローブカードをＬＳＩテスタのヘッドにセットす
ると、テスタがチップサイズに応じて位置を計算しなが
らヘッドを移動させて各チップ上のポンディングパッド
に探針プローブを接触させ、所定のテストが行われる。

〔発明が解決しようとする問題点〕

しかしながら、同じシリーズのゲートアレイであっても
、電源用のポンディングパッドの位置が異なる場合があ
り、これに応じてプローブカードも配線の異なるものが
必要となる。ところが、特にゲートアレイが多ビンであ
る場合には、プローブカードの探針プローブの本数が多
くなるため、プローブカードの作製費用は高価でしかも
作製に長期間を要する。一方で、ゲートアレイは、少量
多品種、短開発期間、低開発費が特徴であるため、チッ
プ上の電源用ポンディングパッドの配置に合ったプロー
ブカードを各ゲートアレイ用に作製することはこれらの
特徴に適合しない。このため。

プローブカードの共通化が望まれていた。

本発明の目的は、プローブカードの共通化が可能な技術
を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち１代表的なものの概
要を説明すれば、下記のとおりである。

すなわち、半導体集積回路装置のプローブ検査用のＷｉ
源パッドをスクライブ領域上に設けている。

〔作　用〕

上記した手段によれば、プローブ検査用の電源パッドの
位置を固定することができるので、チップ上の電源用ポ
ンディングパッドの配置による影響を受けずにプローブ
カードの共通化が可能である。

〔実施例〕

以下１本発明の構成について、一実施例に基づき図面を
参照しながら説明する。

なお、全図において、同一の機能を有するものには同一
の符号を付け、その繰り返しの説明は省略する。

第１図に示すように、本実施例においては１例えばシリ
コン基板のような半導体基板ｌに多数のチップ領域１ａ
が設けられ、これらのチップ領域１ａがスクライブ領域
１ｂにより互いに分離されている。なお、これらのチッ
プ領域１ａがそれぞれゲートアレイを構成している。

前記チップ領域１ａの中央部には、例えば複数のトラン
ジスタから成る基本セルが多数配列された基本セル領域
２が設けられ、この基本セル領域２の周りに例えばこれ
らに電源を供給するためのｆｆｌ源配線３ａ、３ｂが設
けられている。これらの電源配線３ａ、３ｂのうち１例
えば電源配ａ３ａが電源電位ＶＣＣ供給用の配線を構成
し、電源配ｆｉ３ｂが接地電位供給用の配線を構成する
。また、チップ領域１ａの外周部には、多数のポンディ
ングパッド４が設けられている。これらのポンディング
パッド４のうち、例えばポンディングパッド４＋、４：
ｓはＷｉ源電位ＶＣＯ供給用であり、ポンディングパッ
ド４２．４４は接地電位供給用である。なお、前記ポン
ディングパッド４１．４３はそれぞれ配、１ｉ（５＋、
５３により電源配線３ａに接続され、前記ポンディング
パッド４２．４４はそれぞれ配線５２．５４（例えば電
源配Ｉ！１３ａ、３ｂを二に目の配線とすると一層目の
配線）によりｆｆｉ源配線３ｂに接続されている。これ
らのポンディングパッド４１〜４４以外のポンディング
パッド４は信号用である。なお、第１図においては、配
線間のコンタクトホールの図示を省略した。

本実施例においては、上述の構成に加えて、スクライブ
領域ｌｂ上に電源パッド６１〜６ａが設けられている。

これらの電源パッド６１〜６８のうち、Ｗ１′ｇパッド
６＋、６ｓ、６ｏ、６ａはそれぞれ配Ｂ７Ｉ、７ｓ　、
７ａ　、７ａにより電源配線３ａに接続されてｉ［電位
ｖｃｅ供給用のパッドとなり、電源パッド６２．Ｇ４．
ａｓ　、６７はそれぞれ配線７２．７４．７ｓ、７７　
　（配ｓ５２．５４と同様に例えば−層目の配線）によ
り電源配線３ｂに接続されて接地電位供給用のパッドと
なる。これによって、後述のようにプローブ検査を行う
際には、これらのｍ源パッド６１〜６８を用いてチップ
への電源供給を行うことができる。スクライブ領域ｌｂ
上に設けられたこれらの′Ｗ１′ｇバッド６、〜６Ｑの
位置は、チップ領域ｌａ上の電源用ポンディングパッド
４１〜４４の配置が変わっても固定しておくことができ
るので、後述の第２図に示すようなプローブカードを作
製しておけば、チップ領域ｌｂ上のポンディングパッド
４の配置が同一である限りこのプローブカードを用いて
プローブ検査を行うことができる。すなわち、同じシリ
ーズのゲートアレイであれば、チップ領域ｌａ上の電源
用ポンディングパッド４１〜４４の配置に影響されるこ
となくプローブカードの共通化を図ることができ、これ
によって必要なプローブカードの枚数の低減を図ること
ができる。またこの結果、プローブカードの作製に要す
る費用や時間を減少させることができる。さらに、前記
ｆＩｔｇパッド６１〜６ａは複数対設けているので、電
源インピーダンスが低く、このため後述のプローブ検査
時の雑音の低減を図ることができる。

次に、本実施例によるゲートアレイのプローブ検査に用
いるプローブカードの構成について説明する。

第２図に示すように、本実施例で用いるプローブカード
は、中央に円形の穴８ａが設けられた例えば円形の基板
８の一方の面に配線パターン９が設けられ、この配線パ
ターン９のそれぞれの先端に前記円形の六８ａに向かっ
て延びる金属性の探針プローブ１０が設けられている。

これらの探針プローブ１０は、第１図に示すチップ領域
ｌａ上のポンディングパッド４及びスクライブ領域ｌｂ
上のｆｆｉ源パッド６１〜６４に位置合わせされている
。これらの探針プローブ１０のうち、探針プローブＩＯ
＋　、１０ｓ　、１０ｅ　、１０ａは電源電位Ｖｃｃ供
給用のプローブであり、探針プローブ１０２．１０４．
１０ｓ　、１０７は接地電位供給用のプローブである。

その他の探針プローブ１０は信号用のプローブとなる。

また、配線パターン９の端部にはコネクタ部１１がそれ
ぞれ設けられ、さらにこのコネクタ部１１に、基板８の
他方の面側に突出しているピン１２（第３図参照）がそ
れぞれ接続されている。

プローブ検査を行う場合には、まず上述のプローブカー
ドをＬＳＩテスタのヘッドに固定する。

この結果、プローブカードに設けられた前記ピン１２が
テスタ側に設けられている所定のコネクタ（図示せず）
に差し込まれてＬＳＩテスタとプローブカードとが電気
的に接続される。次に、第３図に示すように、探針プロ
ーブ１０を半導体基板１上に設けられたチップ領域ｌａ
上のポンディングパッド４及びスクライブ領域ｌｂ上の
電源パッド６、〜６８にそれぞれ接触させた状態でテス
タにより所定のテストを行い、その結果の良否を判定す
ることにより良品チップの選別を行う。この場合、チッ
プ領域１ａに対する電源供給は全て電源パッド６１〜６
８から行われ、チップ領域ｌａ上のポンディングパッド
４は全て信号用となる。

このようにしてプローブ検査を行った後、半導体基板１
をスクライブ領域１ｂに沿って切断することにより個々
のチップに分割する。この切断によってスクライブ領域
ｌｂ上の電源パッド６、〜６８は失われるが、チップ領
域ｌａ上に電源用のポンディングパッド４１〜４４が設
けられているので、これは全く問題を生じない。この後
、前記ポンディングパッド４を用いてワイヤボンディン
グ１を行い、次いでパッケージングを行ってゲートアレ
イを完成させる。

以上、本発明者によってなされた発明を前記実施例に基
づき具体的に説明したが１本発明は前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲において
種々変形し得ることは勿論である。

例えば、スクライブ領域ｌｂ上の電源パッド６１〜６ａ
は必ずしも複数対設ける必要はなく、少なくとも一対設
ければよい。また、必要に応じて第２図に示すプローブ
カードとは異なる形状、構造のプローブカードを用いる
ことも可能である。

さらに、本発明はゲートアレイ以外の半導体集積回路装
置、例えばスタンダードセルに適用することも可能であ
る。

〔発明の効果〕

本願において開示される発明のうち１代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

すなわち、プローブカードの共通化を図ることができる
。

【図面の簡単な説明】

第１図は、本発明の一実施例による半導体基板の要部平
面図、 第２図は、第１図に示す半導体基板に形成されたゲート
アレイのプローブ検査に用いるプローブカードの平面図
。 第３図は、第２図に示すプローブカードを用いてプロー
ブ検査を行う方法を説明するための側面図である。 図中、１・・・半導体基板、１ａ・・・チップ領域、１
ｂ・・・スクライブ領域、２・・・基本セル領域、３ａ
、３ｂ・・・電源配線、４・・・ポンディングパッド、
６・・１’１ｌｔｌバツド、８・・・基板、９・・・配
線パターン、１０・・・探針プローブである。 第　　　１　　図

Claims (1)

1. 【特許請求の範囲】 １、それぞれ半導体集積回路装置を構成する複数のチッ
   プ領域がスクライブ領域により互いに分離されて設けら
   れている半導体基板であって、前記半導体集積回路装置
   のプローブ検査用の電源パッドを前記スクライブ領域上
   に設けたことを特徴とする半導体基板。 ２、前記プローブ検査用の電源パッドが電源電位Ｖｃｃ
   を供給するための電源パッドと接地電位を供給するため
   の電源パッドとから成り、これらの電源パッドを少なく
   とも一対設けたことを特徴とする特許請求の範囲第１項
   記載の半導体基板。 ３、前記半導体集積回路装置がゲートアレイであること
   を特徴とする特許請求の範囲第１項又は第２項記載の半
   導体基板。