JP2001291750A - プローブカード及びそれを用いたチップ領域ソート方法 - Google Patents

Abstract

(57)【要約】 【課題】探針の局所的な密集をある程度避つつ、なるべ
く多くのチップ同時測定数が取得できる、修理、メンテ
ナンスも容易で高信頼性の多数個取りのプローブカード
及びを用いたチップ領域ソート方法を提供する。 【解決手段】プローブカードを構成する回路基材１１
は、図示しないテストヘッドに繋がるプローバに装着さ
れる。回路基材１１において、対向させるウェハのチッ
プ領域ＣＨＩＰは破線で示す。回路基材１１の開口部１
２は千鳥格子状にあり、チップ領域ＣＨＩＰのうち互い
に斜め隣りのチップ領域に対応して設けられる。つまり
開口部１２は、Ｘ方向及びＹ方向に隣接のチップ領域分
は離間している。各開口部１２の周縁部からチップ領域
のパッド部に相当する位置に複数の探針１３が伸びる。
開口部１２間に延在するように基準電位層１４が配備さ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ウェハ状態におけ
るＬＳＩチップのパッドに探針を機械的に接触させて電
気的特性を測定するプローブカード及びそれを用いたチ
ップ領域ソート方法に関する。

【０００２】

【従来の技術】プローブカードは、ＬＳＩ製造の組立工
程前におけるウェハ状態での試験に用いられるものであ
る。プローブカードは、被測定ＬＳＩチップ領域のボン
ディングパッドそれぞれに対応して接触させる探針を有
する。この探針からＬＳＩチップに試験信号または試験
パターンを入力する。

【０００３】プローブカードは、テスタに接続されテス
トシステムを構築する一部となる。テスタは、プローブ
カードを介し、ＬＳＩからの出力値を期待値と比較して
ＬＳＩの機能の良否を判定したり、入出力信号、電源部
分の電圧、電流などのアナログ値等の測定をする。この
ようなウェハプロービング試験を経て良品として選別さ
れたＬＳＩが組立工程へと回される。

【０００４】近年、ウェハの大口径化が進み、ウェハあ
たりのチップ取得数も多くなる傾向にある。これに伴
い、上記のようなウェハプロービング試験に費やされる
時間が増大し、高効率化が望まれている。

【０００５】そこで、可能な限り複数個のチップを同時
に試験できるように、複数個取りのプローブカードが使
用されるようになってきた。特にセンターパッド方式の
ＬＳＩチップや、パッド数が比較的少ないタイプのＬＳ
Ｉチップに対して複数個取りのプローブカードが使用さ
れる。

【０００６】図４は、従来のセンターパッド方式のＬＳ
Ｉチップに対して使用されるプローブカードの探針の配
列を示す平面図である。プローブカード４０は、例えば
８個のチップ領域に対応した開口部４１が設けられてい
る。各開口部４１の両サイドから複数の探針４２が図示
しないセンターパッドの領域に向かって伸びている。こ
のプローブカード４０を図示しないウェハの所定領域に
接近させることによって、探針４２それぞれの先端部が
各チップ領域（図示せず）のセンターパッドに接触され
るようになっている。

【０００７】上記構成では、探針４２が局所に密集する
所がなく、修理、メンテナンスは支障なくできる。よっ
て、ある程度の信頼性をもって複数個取りのプローブカ
ードが実現できる。その他、図示しないが、横一列方式
の複数個取りのプローブカードもある。このような複数
個取りのプローブカードを用いることにより、ウェハプ
ロービング試験の高効率化を達成している。

【０００８】

【発明が解決しようとする課題】ＬＳＩチップの多様化
は著しく、多ピン化が進んでいる。当然、チップ１個あ
たりのパッド数は増大し、チップ周囲に狭いピッチで配
列されるものも少なくない。これにより、複数個取りの
プローブカードを構成しようとすると、探針の配列が局
所的に密集してしまう領域が現れる。

【０００９】図５は、従来技術に基いたチップ４辺にボ
ンディングパッドが複数配列しているタイプのＬＳＩチ
ップに対して使用されるプローブカードの探針の配列を
示す平面図である。プローブカード５０は、例えば８個
のチップ領域に対応した開口部５１が設けられている。
各開口部５１の周辺から複数の探針５２が図示しないＬ
ＳＩチップのパッド領域に向かって伸びている。このプ
ローブカード５０を図示しないウェハの所定領域に対向
させるように移動し接近させることによって、探針５２
それぞれの先端部が各チップ領域（図示せず）のパッド
に接触されるようになっている。

【００１０】しかしながら、上記構成によれば、例えば
破線で囲んだ領域ＡやＢで、探針の配列が局所的に密集
してしまう構成となる。このような領域Ａ，Ｂがある
と、探針の摩耗が偏り、荷重がアンバランスになりがち
である。これにより、困難性の伴う微妙な荷重調整を必
要とすることはもちろん、修理、メンテナンスの必要回
数も増え、高信頼性の状態を維持することが非常に困難
である。

【００１１】本発明は上記のような事情を考慮してなさ
れたもので、探針の局所的な密集を軽減しつつ、なるべ
く多くのチップ領域が同時測定できるような、修理、メ
ンテナンスも容易で高信頼性を維持しやすい多数個取り
のプローブカード及びそれを用いたチップ領域ソート方
法を提供しようとするものである。

【００１２】

【課題を解決するための手段】本発明のプローブカード
は、ウェハ上の複数のチップ領域に対向させ信号の授受
を担う回路基材であって、前記回路基材において前記チ
ップ領域のうち互いに斜め隣りのチップ領域に対応して
設けられた千鳥格子状の複数の開口部と、前記開口部そ
れぞれに関し、その周縁部からそれぞれ前記チップ領域
の所定部に相当する位置まで伸びる複数の探針とを具備
し、前記回路基材と対向する前記ウェハ上の所定領域と
を接近させることによって前記複数の開口部における探
針それぞれの先端部が対応する前記複数のチップ領域の
所定部に接触されるようにしたことを特徴とする。

【００１３】本発明のプローブカードによれば、上記ウ
ェハ上の複数のチップ領域に対向させる上記回路基材の
開口部は千鳥格子状にあり、チップ領域のうち互いに斜
め隣りのチップ領域に対応して設けられている。すなわ
ち、上記複数の開口部はＸ方向及びＹ方向に隣接のチッ
プ領域分は離間して設けられる。これにより、なるべく
多くの同時測定数を確保している。なお、各開口部に備
えられる探針は、斜め隣の開口部の探針と近くなるが、
この程度の密集は許容され易い。

【００１４】本発明のプローブカードを用いたチップ領
域ソート方法は、ウェハ上の複数のチップ領域に対向さ
せ信号の授受を担うプローブカードのチップ領域へのソ
ートに関し、前記プローブカードは前記チップ領域のう
ち互いに斜め隣りのチップ領域に対応して、それぞれ周
縁に探針が配列する千鳥格子状の複数の開口部が設けら
れ、前記開口部に始め対向させた前記チップ領域からＸ
方向、Ｙ方向のいずれか隣り合うチップ領域へ対向させ
るように前記ウェハを順次移動し接近させることによっ
て、前記複数の開口部における探針それぞれの先端部が
対応する前記複数のチップ領域の所定部に接触し、前記
開口部に対向させた前記チップ領域それぞれを同測対象
としたことを特徴とする。

【００１５】本発明のプローブカードを用いたチップ領
域ソート方法によれば、上記プローブカードにおける開
口部を始め対向させたチップ領域からＸ方向、Ｙ方向の
いずれか隣り合うチップ領域へ対向させるようにウェハ
を順次移動し接近させる。すなわち、千鳥状のチップ領
域で同時測定がなされ、上記探針の当る回数が２回で千
鳥状にあいていたチップ領域の測定が完了する。これに
より、ウェハ上の複数のチップ領域に対し、上記探針の
当る回数を少なくし、効率的なソート実現に寄与する。

【００１６】

【発明の実施の形態】図１は、本発明の一実施形態に係
るプローブカードの要部構成を示す概観図である。プロ
ーブカードを構成する回路基材１１は、図示しないウェ
ハ上の複数のチップ領域に対向させて信号の授受を担う
ものである。回路基材１１は、例えば図示しないテスト
ヘッドに繋がるプローバに装着される。

【００１７】上記回路基材１１において対向させるウェ
ハのチップ領域ＣＨＩＰを破線で示す。すなわち、ここ
では４×８個のチップ領域ＣＨＩＰを示している。回路
基材１１には開口部１２が設けられている。開口部１２
は千鳥格子状にあり、チップ領域ＣＨＩＰのうち互いに
斜め隣りのチップ領域に対応して設けられる。つまり複
数の開口部１２は、Ｘ方向及びＹ方向に隣接のチップ領
域分は離間して設けられている。

【００１８】開口部１２それぞれに関し、その周縁部か
らそれぞれチップ領域ＣＨＩＰのパッド部に相当する位
置にまで複数の探針１３が伸びている。また、回路基材
１１において、開口部１２間に延在するようにそれぞれ
基準電位層１４が配備されている。基準電位層１４は図
示しないが開口部１２の必要な各探針１３の幾つかと接
続される。

【００１９】このような回路基材１１は、対向するウェ
ハ上の所定領域（チップ領域ＣＨＩＰ）に接近させる。
これにより、複数の開口部１２における探針１３それぞ
れの先端部が対応する複数のチップ領域ＣＨＩＰそれぞ
れにおけるパッド部（図示せず）に接触されるようにな
っている。

【００２０】上記構成によれば、ウェハ上の複数のチッ
プ領域ＣＨＩＰに対向させる回路基材１１の開口部１２
は千鳥格子状にあり、チップ領域ＣＨＩＰのうち互いに
斜め隣りのチップ領域に対応して設けられている。すな
わち、複数の開口部１２はＸ方向及びＹ方向に隣接のチ
ップ領域分は離間して設けられる。

【００２１】これにより、なるべく多くの同時測定数を
確保している。しかも、各開口部１２に備えられる探針
１３は、斜め隣の開口部１２の探針１３と近くなるだけ
である。この程度の探針１３の密集は許容でき、修理、
メンテナンスの面でも特に支障なく、高信頼性を維持し
やすい。

【００２２】また、回路基材１１において開口部１２間
に延在して配備された基準電位層１４は図示のように広
い面積を持つプレート状であってもよい。基準電位層１
４は接地電位ＧＮＤに接続される。このように基準電位
層１４を広範囲に配備することにより、探針１３をチッ
プ領域に接触させての測定時において、相互の電源の影
響が低減される。これにより、電源変動に伴う誤動作な
どが大幅に低減される多数個取りのプローブカードの構
成が実現できる。

【００２３】図２は、図１と同様の構成による１６個同
測（同時測定）可能なプローブカードの例を示す概観図
であり、（ａ）はプローブカードの概観を示す平面図を
含むテストシステムの構成図、（ｂ）はプローブカード
側の側面図、（ｃ）は、被試験対象ウェハの所定のチッ
プ領域を示す概観図である。これら図（ａ）〜（ｃ）を
用いて本発明のプローブカードを用いたチップ領域ソー
ト方法を説明する。なお、図１と同様の箇所には同一の
符号を付す。

【００２４】プローブカード２１は、テストヘッド２２
下部のプローバ２３に装着される。プローバ２３に対向
してプローバステージ２４にウェハＷが載置される。テ
ストヘッド２２はテスタ２５に電気的に接続され、相互
に必要な信号を伝達する。これら２１〜２５によってテ
ストシステムが実現されている。

【００２５】プローバステージ２４は、プローブカード
２１をウェハ上所定の複数のチップ領域と対向させるよ
う移動制御される。そして、プローブカード２１側の方
で接近させて、開口部１２に設けた探針１３各々を対応
するチップ領域のパッドへと接触させる。あるいは、プ
ローブカード２１側の方でウェハ上を移動制御またはプ
ローバステージ２４の方から接近するように構成されて
もかまわない。

【００２６】テスタ２５は、各探針１３の接触に伴う各
チップ領域のＬＳＩからの出力値を期待値と比較してＬ
ＳＩの機能の良否を判定したり、入出力信号、電源部分
の電圧、電流などのアナログ値等の測定をする。

【００２７】本発明に係るプローブカード２１は、チッ
プ領域ＣＨＩＰのうち互いに斜め隣のチップ領域に対応
して１６個の開口部１２が設けられている。開口部１２
それぞれに関し、その周縁部からそれぞれチップ領域Ｃ
ＨＩＰのパッド部に相当する位置にまで複数の探針１３
が伸びている。また、回路基材１１において開口部１２
それぞれの間には基準電位層（ＧＮＤ層）１４が配備さ
れている。

【００２８】例えば、図２（ｃ）のウェハＷに示した番
号のように、例えば上記各開口部１２に始め対向させた
チップ領域（番号１）からＸ方向（左右方向）右側の隣
り合うチップ領域２へと対向させるように各々順次にウ
ェハ移動し接近させる。

【００２９】図２（ｃ）において、同じ番号１６個はそ
れぞれ同測を意味している。領域左端の２つのチップ領
域ｎ-1は、同測範囲のチップ領域として対向させたとき
にデッドスペース（ＤＳ）となる部分である。つまり、
前の同測ステップで取り扱われているものといえる。従
って、同測領域右端に突出する番号２（副記号としてｎ
+1が示されている）も次の同測ステップ時におけるプロ
ーブカード左端の開口部１２の間（デッドスペース）に
位置するようになる。

【００３０】これにより、最大の同測においては、１６
個の開口部１２における探針１３それぞれの先端部が対
応する１６個のチップ領域ＣＨＩＰ（順番１，２に対応
するいずれか）のパッド部（図示せず）に接触する。こ
れにより、１６個毎に順次同測のチップ領域それぞれに
対し信号の授受がなされ、テスタ２５により各種判定や
測定がなされる。

【００３１】図３（ａ），（ｂ）は、それぞれ上記図２
で説明した１６個同測のプローブカードによるウェハ上
全体のチップ領域のソート方法に関する一例を示す平面
図であり、（ａ）はウェハ全体、（ｂ）はプローブカー
ドが測定時に対向できる同測チップ領域の一範囲を示し
ている（図２（ｃ）に同じ）。

【００３２】図３（ａ）に示すように、例えばウェハＷ
上におけるチップ領域に対し、例えばＸ方向のまず右側
に同測対象の範囲ＴＳＴを移動していく。破線で示す同
測対象の範囲ＴＳＴ１〜ＴＳＴ１４は、それぞれ図３
（ｂ）に示す同測対象の領域１つ分を表している。図３
（ｂ）における同じ番号１６個はそれぞれ同時測定（同
測）を意味し、番号の順番は探針を接触する測定順の例
である。

【００３３】ここでは、ウェハ右側の同測を進めるにあ
たり、同測範囲を設定する座標に従って、図示しないプ
ローバステージ（図２（ｃ）参照）が移動制御される。
ＴＳＴ１，ＴＳＴ３，ＴＳＴ６，ＴＳＴ９，ＴＳＴ１２
などウェハの端部から始めるプロービング試験に関し、
プローブカードのデッドスペースＤＳが入らないように
所定の複数のチップ領域と対向させる。

【００３４】同測対象の範囲ＴＳＴ４，ＴＳＴ７，ＴＳ
Ｔ１０，ＴＳＴ１３を除くＴＳＴ領域は、同測が１６個
に満たない部分である。プローブカード内で測定しない
ブロック（図２の開口部１２のどれか）においては、探
針（図２の１３）への信号の授受を無効とするようテス
タの制御によりプローバ側でスイッチオフにすればよ
い。

【００３５】このように、ウェハに構成されるチップ数
が多いとき、ウェハ上でプローブカードの同測数分のチ
ップ範囲がなるべく多く取れるよう、また、より少ない
同測対象の範囲の取り方に準じてチップ領域をソートす
ればよい。なお、ソート方法は図３（ａ）に限定される
ものではない。

【００３６】以上のような各実施形態におけるプローブ
カード及びチップ領域のソート方法によれば、プローブ
カードは探針の密集が許容できる程度に抑えられ、基準
電位層（接地電位層）も配備でき、、なるべく多くの同
時測定数を確保している。これにより、メンテナンスも
容易で高信頼性を維持しやすい多数個取りのプローブカ
ードの構成が実現できる。また、ソートにおいて２重に
測定されない制御ができることはもちろん、ウェハのチ
ップ領域への移動が単純である。よって、ウェハプロー
ビング試験に費やされる時間がより減少し、高効率化が
達成できる。

【００３７】

【発明の効果】以上説明したように本発明によれば、プ
ローブカードは、探針の局所的な密集を避けつつ、開口
部を千鳥格子状に設けてなるべく多くの同測チップ領域
を確保するよう構成される。そして、始め所定開口部を
対向させたチップ領域から例えばＸ方向の隣のチップ領
域に対向させるようにウェハを順次移動し各チップ領域
それぞれにおいて探針を接触させていく。これにより、
ウェハの大口径化に対してもウェハプロービング試験時
間の減少、信頼性を伴った高効率化に寄与する。この結
果、修理、メンテナンスも容易で高信頼性を維持しやす
い高効率の多数個取りのプローブカード及びを用いたチ
ップ領域ソート方法を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るプローブカードの要
部構成を示す概観図である。

【図２】図１と同様の構成による１６個同測のプローブ
カードの例を示す概観図であり、（ａ）はプローブカー
ドの概観を示す平面図を含んだテストシステムの構成
図、（ｂ）はプローブカード側の側面図、（ｃ）は、被
試験対象ウェハの所定のチップ領域を示す概観図であ
る。

【図３】図２で説明した１６個同測（同時測定）可能な
プローブカードによるウェハ上全体のチップ領域のソー
ト方法を示す平面図であり、（ａ）はウェハ全体、
（ｂ）はプローブカードが測定時に対向できる同測チッ
プ領域の一範囲を示している。

【図４】従来のセンターパッド方式のＬＳＩチップに対
して使用されるプローブカードの探針の配列を示す平面
図である。

【図５】従来技術に基いたチップ４辺にボンディングパ
ッドが複数配列しているタイプのＬＳＩチップに対して
使用されるプローブカードの探針の配列を示す平面図で
ある。

【符号の説明】

１１…回路基材（プローブカード） １２，４１，５１…開口部 １３，４２，５２…探針 １４…基準電位配層 ２１，４０，５０…プローブカード ２２…テストヘッド ２３…プローバ ２４…プローバステージ ２５…テスタ ＣＨＩＰ…チップ領域 ＴＳＴ，ＴＳＴ１〜ＴＳＴ１４…同測対象の範囲 Ｗ…ウェハ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ウェハ上の複数のチップ領域に対向させ
   信号の授受を担う回路基材であって、 前記回路基材において前記チップ領域のうち互いに斜め
   隣りのチップ領域に対応して設けられた千鳥格子状の複
   数の開口部と、 前記開口部それぞれに関し、その周縁部からそれぞれ前
   記チップ領域の所定部に相当する位置まで伸びる複数の
   探針とを具備し、 前記回路基材と対向する前記ウェハ上の所定領域とを接
   近させることによって前記複数の開口部における探針そ
   れぞれの先端部が対応する前記複数のチップ領域の所定
   部に接触されるようにしたことを特徴とするプローブカ
   ード。
2. 【請求項２】 前記回路基材で前記開口部それぞれの間
   に延在するように配備された基準電位層をさらに具備し
   ていることを特徴とする請求項１記載のプローブカー
   ド。
3. 【請求項３】 ウェハ上の複数のチップ領域に対向させ
   信号の授受を担うプローブカードのチップ領域へのソー
   トに関し、 前記プローブカードは前記チップ領域のうち互いに斜め
   隣りのチップ領域に対応して、それぞれ周縁に探針が配
   列する千鳥格子状の複数の開口部が設けられ、前記開口
   部に始め対向させた前記チップ領域からＸ方向、Ｙ方向
   のいずれか隣り合うチップ領域へ対向させるように前記
   ウェハを順次移動し接近させることによって、前記複数
   の開口部における探針それぞれの先端部が対応する前記
   複数のチップ領域の所定部に接触し、前記開口部に対向
   させた前記チップ領域それぞれを同測対象としたことを
   特徴とするプローブカードを用いたチップ領域ソート方
   法。