JP2001291749A - プローブカード及びそれを用いたチップ領域ソート方法 - Google Patents
プローブカード及びそれを用いたチップ領域ソート方法Info
- Publication number
- JP2001291749A JP2001291749A JP2000104958A JP2000104958A JP2001291749A JP 2001291749 A JP2001291749 A JP 2001291749A JP 2000104958 A JP2000104958 A JP 2000104958A JP 2000104958 A JP2000104958 A JP 2000104958A JP 2001291749 A JP2001291749 A JP 2001291749A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- probe card
- openings
- wafer
- probes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】探針の局所的な密集を避け、修理、メンテナン
スも容易で高信頼性の多数個取りのプローブカード及び
を用いたチップ領域ソート方法を提供する。 【解決手段】プローブカードを構成する回路基材１１
は、例えば図示しないテストヘッドに繋がるプローバに
装着される。回路基材１１において対向させるウェハの
チップ領域ＣＨＩＰは破線で示す。回路基材１１の開口
部１２は、チップ領域ＣＨＩＰのうち互いに隣り合う領
域を隔てたチップ領域に対応して設けられている。つま
り、複数の開口部１２は必ずチップ領域１個分離間して
設けられている。各開口部１２の周縁部からそれぞれチ
ップ領域ＣＨＩＰのパッド部に相当する位置にまで複数
の探針１３が伸びている。また、回路基材１１におい
て、開口部１２それぞれを取り囲むように基準電位線１
４が配備されている。
スも容易で高信頼性の多数個取りのプローブカード及び
を用いたチップ領域ソート方法を提供する。 【解決手段】プローブカードを構成する回路基材１１
は、例えば図示しないテストヘッドに繋がるプローバに
装着される。回路基材１１において対向させるウェハの
チップ領域ＣＨＩＰは破線で示す。回路基材１１の開口
部１２は、チップ領域ＣＨＩＰのうち互いに隣り合う領
域を隔てたチップ領域に対応して設けられている。つま
り、複数の開口部１２は必ずチップ領域１個分離間して
設けられている。各開口部１２の周縁部からそれぞれチ
ップ領域ＣＨＩＰのパッド部に相当する位置にまで複数
の探針１３が伸びている。また、回路基材１１におい
て、開口部１２それぞれを取り囲むように基準電位線１
４が配備されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ウェハ状態におけ
るＬＳＩチップのパッドに探針を機械的に接触させて電
気的特性を測定するプローブカード及びそれを用いたチ
ップ領域ソート方法に関する。
るＬＳＩチップのパッドに探針を機械的に接触させて電
気的特性を測定するプローブカード及びそれを用いたチ
ップ領域ソート方法に関する。
【０００２】
【従来の技術】プローブカードは、ＬＳＩ製造の組立工
程前におけるウェハ状態での試験に用いられるものであ
る。プローブカードは、被測定ＬＳＩチップ領域のボン
ディングパッドそれぞれに対応して接触させる探針を有
する。この探針からＬＳＩチップに試験信号または試験
パターンを入力する。
程前におけるウェハ状態での試験に用いられるものであ
る。プローブカードは、被測定ＬＳＩチップ領域のボン
ディングパッドそれぞれに対応して接触させる探針を有
する。この探針からＬＳＩチップに試験信号または試験
パターンを入力する。
【０００３】プローブカードは、テスタに接続されテス
トシステムを構築する一部となる。テスタは、プローブ
カードを介し、ＬＳＩからの出力値を期待値と比較して
ＬＳＩの機能の良否を判定したり、入出力信号、電源部
分の電圧、電流などのアナログ値等の測定をする。この
ようなウェハプロービング試験を経て良品として選別さ
れたＬＳＩが組立工程へと回される。
トシステムを構築する一部となる。テスタは、プローブ
カードを介し、ＬＳＩからの出力値を期待値と比較して
ＬＳＩの機能の良否を判定したり、入出力信号、電源部
分の電圧、電流などのアナログ値等の測定をする。この
ようなウェハプロービング試験を経て良品として選別さ
れたＬＳＩが組立工程へと回される。
【０００４】近年、ウェハの大口径化が進み、ウェハあ
たりのチップ取得数も多くなる傾向にある。これに伴
い、上記のようなウェハプロービング試験に費やされる
時間が増大し、高効率化が望まれている。
たりのチップ取得数も多くなる傾向にある。これに伴
い、上記のようなウェハプロービング試験に費やされる
時間が増大し、高効率化が望まれている。
【０００５】そこで、可能な限り複数個のチップを同時
に試験できるように、複数個取りのプローブカードが使
用されるようになってきた。特にセンターパッド方式の
ＬＳＩチップや、パッド数が比較的少ないタイプのＬＳ
Ｉチップに対して複数個取りのプローブカードが使用さ
れる。
に試験できるように、複数個取りのプローブカードが使
用されるようになってきた。特にセンターパッド方式の
ＬＳＩチップや、パッド数が比較的少ないタイプのＬＳ
Ｉチップに対して複数個取りのプローブカードが使用さ
れる。
【０００６】図４は、従来のセンターパッド方式のＬＳ
Ｉチップに対して使用されるプローブカードの探針の配
列を示す平面図である。プローブカード４０は、例えば
８個のチップ領域の面積に対応した開口部４１が設けら
れている。開口部４１内の点線は８個の各チップ領域を
示している。
Ｉチップに対して使用されるプローブカードの探針の配
列を示す平面図である。プローブカード４０は、例えば
８個のチップ領域の面積に対応した開口部４１が設けら
れている。開口部４１内の点線は８個の各チップ領域を
示している。
【０００７】開口部４１の長辺の両サイドから複数の探
針４２が図示しないセンターパッドの領域に向かって伸
びている。このプローブカード４０を図示しないウェハ
の所定領域に接近させることによって、探針４２それぞ
れの先端部が各チップ領域（図示せず）のセンターパッ
ドに接触されるようになっている。
針４２が図示しないセンターパッドの領域に向かって伸
びている。このプローブカード４０を図示しないウェハ
の所定領域に接近させることによって、探針４２それぞ
れの先端部が各チップ領域（図示せず）のセンターパッ
ドに接触されるようになっている。
【０００８】上記構成では、探針４２が局所に密集する
所がなく、修理、メンテナンスは支障なくできる。よっ
て、ある程度の信頼性をもって複数個取りのプローブカ
ードが実現できる。その他、図示しないが、横一列方式
の複数個取りのプローブカードもある。このような複数
個取りのプローブカードを用いることにより、ウェハプ
ロービング試験の高効率化を達成している。
所がなく、修理、メンテナンスは支障なくできる。よっ
て、ある程度の信頼性をもって複数個取りのプローブカ
ードが実現できる。その他、図示しないが、横一列方式
の複数個取りのプローブカードもある。このような複数
個取りのプローブカードを用いることにより、ウェハプ
ロービング試験の高効率化を達成している。
【０００９】
【発明が解決しようとする課題】ＬＳＩチップの多様化
は著しく、多ピン化が進んでいる。当然、チップ１個あ
たりのパッド数は増大し、チップ周囲に狭いピッチで配
列されるものも少なくない。これにより、複数個取りの
プローブカードを構成しようとすると、探針の配列が局
所的に密集してしまう領域が現れる。
は著しく、多ピン化が進んでいる。当然、チップ１個あ
たりのパッド数は増大し、チップ周囲に狭いピッチで配
列されるものも少なくない。これにより、複数個取りの
プローブカードを構成しようとすると、探針の配列が局
所的に密集してしまう領域が現れる。
【００１０】図５は、従来技術に基いたチップ４辺にボ
ンディングパッドが複数配列しているタイプのＬＳＩチ
ップに対して使用されるプローブカードの探針の配列を
示す平面図である。プローブカード５０は、例えば８個
のチップ領域に対応した開口部５１が設けられている。
各開口部５１の周辺から複数の探針５２が図示しないＬ
ＳＩチップのパッド領域に向かって伸びている。このプ
ローブカード５０を図示しないウェハの所定領域に対向
させるように移動し接近させることによって、探針５２
それぞれの先端部が各チップ領域（図示せず）のパッド
に接触されるようになっている。
ンディングパッドが複数配列しているタイプのＬＳＩチ
ップに対して使用されるプローブカードの探針の配列を
示す平面図である。プローブカード５０は、例えば８個
のチップ領域に対応した開口部５１が設けられている。
各開口部５１の周辺から複数の探針５２が図示しないＬ
ＳＩチップのパッド領域に向かって伸びている。このプ
ローブカード５０を図示しないウェハの所定領域に対向
させるように移動し接近させることによって、探針５２
それぞれの先端部が各チップ領域（図示せず）のパッド
に接触されるようになっている。
【００１１】しかしながら、上記構成によれば、例えば
破線で囲んだ領域ＡやＢで、探針の配列が局所的に密集
してしまう構成となる。このような領域Ａ，Ｂがある
と、探針の摩耗が偏り、荷重がアンバランスになりがち
である。これにより、困難性の伴う微妙な荷重調整を必
要とすることはもちろん、修理、メンテナンスの必要回
数も増え、高信頼性の状態を維持することが非常に困難
である。
破線で囲んだ領域ＡやＢで、探針の配列が局所的に密集
してしまう構成となる。このような領域Ａ，Ｂがある
と、探針の摩耗が偏り、荷重がアンバランスになりがち
である。これにより、困難性の伴う微妙な荷重調整を必
要とすることはもちろん、修理、メンテナンスの必要回
数も増え、高信頼性の状態を維持することが非常に困難
である。
【００１２】本発明は上記のような事情を考慮してなさ
れたもので、探針が局所的に密集してしまうような配列
が避けられ、修理、メンテナンスも容易で高信頼性を維
持しやすい多数個取りのプローブカード及びそれを用い
たチップ領域ソート方法を提供しようとするものであ
る。
れたもので、探針が局所的に密集してしまうような配列
が避けられ、修理、メンテナンスも容易で高信頼性を維
持しやすい多数個取りのプローブカード及びそれを用い
たチップ領域ソート方法を提供しようとするものであ
る。
【００１３】
【課題を解決するための手段】本発明のプローブカード
は、ウェハ上の複数のチップ領域に対向させ信号の授受
を担う回路基材であって、前記回路基材において少なく
とも前記チップ領域のうち互いに隣り合う領域を隔てた
チップ領域に対応して設けられている複数の開口部と、
前記開口部それぞれに関し、その周縁部からそれぞれ前
記チップ領域の所定部に相当する位置まで伸びる複数の
探針とを具備し、前記回路基材と対向する前記ウェハ上
の所定領域とを接近させることによって前記複数の開口
部における探針それぞれの先端部が対応する前記複数の
チップ領域の所定部に接触されるようにしたことを特徴
とする。
は、ウェハ上の複数のチップ領域に対向させ信号の授受
を担う回路基材であって、前記回路基材において少なく
とも前記チップ領域のうち互いに隣り合う領域を隔てた
チップ領域に対応して設けられている複数の開口部と、
前記開口部それぞれに関し、その周縁部からそれぞれ前
記チップ領域の所定部に相当する位置まで伸びる複数の
探針とを具備し、前記回路基材と対向する前記ウェハ上
の所定領域とを接近させることによって前記複数の開口
部における探針それぞれの先端部が対応する前記複数の
チップ領域の所定部に接触されるようにしたことを特徴
とする。
【００１４】本発明のプローブカードによれば、上記ウ
ェハ上の複数のチップ領域に対向させる上記回路基材の
開口部は、チップ領域のうち互いに隣り合う領域を隔て
たチップ領域に対応して設けられている。すなわち、上
記複数の開口部は隣接のチップ領域分離間して設けられ
る。これにより、各開口部に備えられる探針は、隣の開
口部の探針と近くなることもない。
ェハ上の複数のチップ領域に対向させる上記回路基材の
開口部は、チップ領域のうち互いに隣り合う領域を隔て
たチップ領域に対応して設けられている。すなわち、上
記複数の開口部は隣接のチップ領域分離間して設けられ
る。これにより、各開口部に備えられる探針は、隣の開
口部の探針と近くなることもない。
【００１５】本発明のプローブカードを用いたチップ領
域ソート方法は、ウェハ上の複数のチップ領域に対向さ
せ信号の授受を担うプローブカードのチップ領域へのソ
ートに関し、前記プローブカードは前記チップ領域のう
ち互いに隣り合う領域を隔てたチップ領域に対応して、
周縁に探針が配列する複数の開口部が設けられ、前記開
口部に始め対向させた前記チップ領域から互いに隣り合
うチップ領域へ対向させるように前記ウェハを順次移動
し接近させることによって、前記複数の開口部における
探針それぞれの先端部が対応する前記複数のチップ領域
の所定部に接触し、前記開口部に対向させた前記チップ
領域それぞれを同測対象としたことを特徴とする。
域ソート方法は、ウェハ上の複数のチップ領域に対向さ
せ信号の授受を担うプローブカードのチップ領域へのソ
ートに関し、前記プローブカードは前記チップ領域のう
ち互いに隣り合う領域を隔てたチップ領域に対応して、
周縁に探針が配列する複数の開口部が設けられ、前記開
口部に始め対向させた前記チップ領域から互いに隣り合
うチップ領域へ対向させるように前記ウェハを順次移動
し接近させることによって、前記複数の開口部における
探針それぞれの先端部が対応する前記複数のチップ領域
の所定部に接触し、前記開口部に対向させた前記チップ
領域それぞれを同測対象としたことを特徴とする。
【００１６】本発明のプローブカードを用いたチップ領
域ソート方法によれば、上記プローブカードにおける開
口部を始め対向させたチップ領域から互いに隣り合うチ
ップ領域に対向させるようにウェハを順次移動し接近さ
せる。これにより、ウェハ上の複数のチップ領域に対
し、上記探針の当る回数を増加させない効率的なソート
実現に寄与する。
域ソート方法によれば、上記プローブカードにおける開
口部を始め対向させたチップ領域から互いに隣り合うチ
ップ領域に対向させるようにウェハを順次移動し接近さ
せる。これにより、ウェハ上の複数のチップ領域に対
し、上記探針の当る回数を増加させない効率的なソート
実現に寄与する。
【００１７】
【発明の実施の形態】図１は、本発明の一実施形態に係
るプローブカードの要部構成を示す概観図である。プロ
ーブカードを構成する回路基材１１は、図示しないウェ
ハ上の複数のチップ領域に対向させて信号の授受を担う
ものである。回路基材１１は、例えば図示しないテスト
ヘッドに繋がるプローバに装着される。
るプローブカードの要部構成を示す概観図である。プロ
ーブカードを構成する回路基材１１は、図示しないウェ
ハ上の複数のチップ領域に対向させて信号の授受を担う
ものである。回路基材１１は、例えば図示しないテスト
ヘッドに繋がるプローバに装着される。
【００１８】上記回路基材１１において対向させるウェ
ハのチップ領域ＣＨＩＰを破線で示す。すなわち、ここ
では４×８個のチップ領域ＣＨＩＰを示している。回路
基材１１には開口部１２が設けられている。開口部１２
は、チップ領域ＣＨＩＰのうち互いに隣り合う領域を隔
てたチップ領域に対応して設けられる。つまり、複数の
開口部１２は必ずチップ領域１個分離間して設けられて
いる。
ハのチップ領域ＣＨＩＰを破線で示す。すなわち、ここ
では４×８個のチップ領域ＣＨＩＰを示している。回路
基材１１には開口部１２が設けられている。開口部１２
は、チップ領域ＣＨＩＰのうち互いに隣り合う領域を隔
てたチップ領域に対応して設けられる。つまり、複数の
開口部１２は必ずチップ領域１個分離間して設けられて
いる。
【００１９】開口部１２それぞれに関し、その周縁部か
らそれぞれチップ領域ＣＨＩＰのパッド部に相当する位
置にまで複数の探針１３が伸びている。また、回路基材
１１において、開口部１２それぞれを取り囲むように基
準電位線１４が配備されている。基準電位線１４は図示
しないが各開口部１２の必要な各探針１３の幾つかと接
続される。
らそれぞれチップ領域ＣＨＩＰのパッド部に相当する位
置にまで複数の探針１３が伸びている。また、回路基材
１１において、開口部１２それぞれを取り囲むように基
準電位線１４が配備されている。基準電位線１４は図示
しないが各開口部１２の必要な各探針１３の幾つかと接
続される。
【００２０】このような回路基材１１は、対向するウェ
ハ上の所定領域（チップ領域ＣＨＩＰ）に接近させる。
これにより、複数の開口部１２における探針１３それぞ
れの先端部が対応する複数のチップ領域ＣＨＩＰそれぞ
れにおけるパッド部（図示せず）に接触されるようにな
っている。
ハ上の所定領域（チップ領域ＣＨＩＰ）に接近させる。
これにより、複数の開口部１２における探針１３それぞ
れの先端部が対応する複数のチップ領域ＣＨＩＰそれぞ
れにおけるパッド部（図示せず）に接触されるようにな
っている。
【００２１】上記構成によれば、ウェハ上の複数のチッ
プ領域ＣＨＩＰに対向させる回路基材１１の開口部１２
は、上下、左右とも必ずチップ領域１個分離間して設け
られている。これにより、各開口部に備えられる探針１
３は、隣の開口部１２相互と近づくことはなく、探針１
３が局所的に密集してしまうようなことはない。従っ
て、メンテナンスも容易で高信頼性を維持しやすい多数
個取りのプローブカードの構成が実現できる。
プ領域ＣＨＩＰに対向させる回路基材１１の開口部１２
は、上下、左右とも必ずチップ領域１個分離間して設け
られている。これにより、各開口部に備えられる探針１
３は、隣の開口部１２相互と近づくことはなく、探針１
３が局所的に密集してしまうようなことはない。従っ
て、メンテナンスも容易で高信頼性を維持しやすい多数
個取りのプローブカードの構成が実現できる。
【００２２】また、回路基材１１に配備された基準電位
線１４は開口部１２それぞれを取り囲むように設けられ
ている。基準電位線１４は接地電位ＧＮＤに接続され
る。このように基準電位線１４を広範囲に均一に配備す
ることにより、探針１３をチップ領域に接触させての測
定時において、相互の電源の影響が低減される。これに
より、電源変動に伴う誤動作などが大幅に低減される多
数個取りのプローブカードの構成が実現できる。
線１４は開口部１２それぞれを取り囲むように設けられ
ている。基準電位線１４は接地電位ＧＮＤに接続され
る。このように基準電位線１４を広範囲に均一に配備す
ることにより、探針１３をチップ領域に接触させての測
定時において、相互の電源の影響が低減される。これに
より、電源変動に伴う誤動作などが大幅に低減される多
数個取りのプローブカードの構成が実現できる。
【００２３】図２は、図１と同様の構成による８個同測
（同時測定）可能なプローブカードの例を示す概観図で
あり、（ａ）はプローブカードの概観を示す平面図を含
んだテストシステムの構成図、（ｂ）はプローブカード
側の側面図、（ｃ）は、被試験対象ウェハの所定のチッ
プ領域を示す概観図である。これら図（ａ）〜（ｃ）を
用いて本発明のプローブカードを用いたチップ領域ソー
ト方法の一例を説明する。なお、図１と同様の箇所には
同一の符号を付す。
（同時測定）可能なプローブカードの例を示す概観図で
あり、（ａ）はプローブカードの概観を示す平面図を含
んだテストシステムの構成図、（ｂ）はプローブカード
側の側面図、（ｃ）は、被試験対象ウェハの所定のチッ
プ領域を示す概観図である。これら図（ａ）〜（ｃ）を
用いて本発明のプローブカードを用いたチップ領域ソー
ト方法の一例を説明する。なお、図１と同様の箇所には
同一の符号を付す。
【００２４】プローブカード２１は、テストヘッド２２
下部のプローバ２３に装着される。プローバ２３に対向
してプローバステージ２４にウェハＷが載置される。テ
ストヘッド２２はテスタ２５に電気的に接続され、相互
に必要な信号を伝達する。これら２１〜２５によってテ
ストシステムが実現されている。
下部のプローバ２３に装着される。プローバ２３に対向
してプローバステージ２４にウェハＷが載置される。テ
ストヘッド２２はテスタ２５に電気的に接続され、相互
に必要な信号を伝達する。これら２１〜２５によってテ
ストシステムが実現されている。
【００２５】プローバステージ２４は、プローブカード
２１をウェハ上所定の複数のチップ領域と対向させるよ
う移動制御される。そして、プローブカード２１側の方
で接近させて、開口部１２に設けた探針１３各々を対応
するチップ領域のパッドへと接触させる。あるいは、プ
ローブカード２１側の方でウェハ上を移動制御またはプ
ローバステージ２４の方から接近するように構成されて
もかまわない。
２１をウェハ上所定の複数のチップ領域と対向させるよ
う移動制御される。そして、プローブカード２１側の方
で接近させて、開口部１２に設けた探針１３各々を対応
するチップ領域のパッドへと接触させる。あるいは、プ
ローブカード２１側の方でウェハ上を移動制御またはプ
ローバステージ２４の方から接近するように構成されて
もかまわない。
【００２６】テスタ２５は、各探針１３の接触に伴う各
チップ領域のＬＳＩからの出力値を期待値と比較してＬ
ＳＩの機能の良否を判定したり、入出力信号、電源部分
の電圧、電流などのアナログ値等の測定をする。
チップ領域のＬＳＩからの出力値を期待値と比較してＬ
ＳＩの機能の良否を判定したり、入出力信号、電源部分
の電圧、電流などのアナログ値等の測定をする。
【００２７】本発明に係るプローブカード２１は、チッ
プ領域ＣＨＩＰのうち互いに隣り合う領域を隔てたチッ
プ領域に対応して８個の開口部１２が設けられている。
開口部１２それぞれに関し、その周縁部からそれぞれチ
ップ領域ＣＨＩＰのパッド部に相当する位置にまで複数
の探針１３が伸びている。また、回路基材１１において
開口部１２それぞれを取り囲むように基準電位線（ＧＮ
Ｄ線）１４が配備されている。
プ領域ＣＨＩＰのうち互いに隣り合う領域を隔てたチッ
プ領域に対応して８個の開口部１２が設けられている。
開口部１２それぞれに関し、その周縁部からそれぞれチ
ップ領域ＣＨＩＰのパッド部に相当する位置にまで複数
の探針１３が伸びている。また、回路基材１１において
開口部１２それぞれを取り囲むように基準電位線（ＧＮ
Ｄ線）１４が配備されている。
【００２８】例えば、図２（ｃ）のウェハＷに示した番
号のように、上記各開口部１２に始め対向させたチップ
領域１から互いに隣り合うチップ領域２へ、そして３，
４へと対向させるように各々順次にウェハ移動し接近さ
せる。同じ番号８個はそれぞれ同測を意味している。番
号の順番は探針を接触する測定順であるが、この順番は
他の順番でもかまわない。
号のように、上記各開口部１２に始め対向させたチップ
領域１から互いに隣り合うチップ領域２へ、そして３，
４へと対向させるように各々順次にウェハ移動し接近さ
せる。同じ番号８個はそれぞれ同測を意味している。番
号の順番は探針を接触する測定順であるが、この順番は
他の順番でもかまわない。
【００２９】これにより、８個の開口部１２における探
針１３それぞれの先端部が対応する８個のチップ領域Ｃ
ＨＩＰ（順番１〜４に対応するいずれか）のパッド部
（図示せず）に接触する。これにより、８個毎に順次同
測のチップ領域それぞれに対し信号の授受がなされ、テ
スタ２５により各種判定や測定がなされる。
針１３それぞれの先端部が対応する８個のチップ領域Ｃ
ＨＩＰ（順番１〜４に対応するいずれか）のパッド部
（図示せず）に接触する。これにより、８個毎に順次同
測のチップ領域それぞれに対し信号の授受がなされ、テ
スタ２５により各種判定や測定がなされる。
【００３０】図３（ａ），（ｂ）は、それぞれ上記図２
で説明した８個同測のプローブカードによるウェハ上全
体のチップ領域のソート方法を示す平面図であり、
（ａ）はウェハ全体、（ｂ）はプローブカードが測定時
に対向できる同測チップ領域の一範囲を示している（図
２（ｃ）に同じ）。
で説明した８個同測のプローブカードによるウェハ上全
体のチップ領域のソート方法を示す平面図であり、
（ａ）はウェハ全体、（ｂ）はプローブカードが測定時
に対向できる同測チップ領域の一範囲を示している（図
２（ｃ）に同じ）。
【００３１】図３（ａ）に示すように、例えばウェハＷ
上において、プローブカードは同測対象の範囲をＴ１〜
Ｔ２６へと順に移動させる。同測対象の範囲Ｔ１〜Ｔ２
６は、それぞれ図３（ｂ）に示す同測対象の領域１つ分
を表している。図３（ｂ）における同じ番号８個はそれ
ぞれ同時測定（同測）を意味し、番号の順番は探針を接
触する測定順の例である。
上において、プローブカードは同測対象の範囲をＴ１〜
Ｔ２６へと順に移動させる。同測対象の範囲Ｔ１〜Ｔ２
６は、それぞれ図３（ｂ）に示す同測対象の領域１つ分
を表している。図３（ｂ）における同じ番号８個はそれ
ぞれ同時測定（同測）を意味し、番号の順番は探針を接
触する測定順の例である。
【００３２】ここでは、ウェハＷ内の同測を進めるにあ
たり、同測範囲を設定する座標に従って、図示しないプ
ローバステージ（図２（ｃ）参照）が移動制御される。
同測対象の範囲Ｔ１〜Ｔ２６のうち、どの順番でプロー
ビング試験を行うかは特に限定されない。この例では図
示したようにＴ１〜Ｔ２６の順でプロービング試験が行
われる。
たり、同測範囲を設定する座標に従って、図示しないプ
ローバステージ（図２（ｃ）参照）が移動制御される。
同測対象の範囲Ｔ１〜Ｔ２６のうち、どの順番でプロー
ビング試験を行うかは特に限定されない。この例では図
示したようにＴ１〜Ｔ２６の順でプロービング試験が行
われる。
【００３３】同測対象の範囲Ｔ１，Ｔ３，Ｔ４，Ｔ７，
Ｔ８，Ｔ１１，Ｔ１５，Ｔ１９，Ｔ２０，Ｔ２３，Ｔ２
４，Ｔ２６は、同測が８個に満たない部分である。プロ
ーブカード内で測定しないブロック（図２の開口部１
２）においては、探針（図２の１３）への信号の授受を
無効とするようテスタの制御によりプローバ側でスイッ
チオフにすればよい。
Ｔ８，Ｔ１１，Ｔ１５，Ｔ１９，Ｔ２０，Ｔ２３，Ｔ２
４，Ｔ２６は、同測が８個に満たない部分である。プロ
ーブカード内で測定しないブロック（図２の開口部１
２）においては、探針（図２の１３）への信号の授受を
無効とするようテスタの制御によりプローバ側でスイッ
チオフにすればよい。
【００３４】このように、ウェハに構成されるチップ数
が多いとき、ウェハ上でプローブカードの同測数分のチ
ップ範囲がなるべく多く取れるように、または、プロー
ビング回数が最小となるように、所定方向に同測対象の
範囲を移動していく。また、同測対象の範囲の取り方に
よってはプローブカードの同測数分のチップ範囲にこだ
わらずに、より少ない同測対象の範囲の取り方も可能で
あり、その取り方に準じてソートしてもよい。
が多いとき、ウェハ上でプローブカードの同測数分のチ
ップ範囲がなるべく多く取れるように、または、プロー
ビング回数が最小となるように、所定方向に同測対象の
範囲を移動していく。また、同測対象の範囲の取り方に
よってはプローブカードの同測数分のチップ範囲にこだ
わらずに、より少ない同測対象の範囲の取り方も可能で
あり、その取り方に準じてソートしてもよい。
【００３５】以上のような各実施形態におけるプローブ
カード及びチップ領域のソート方法によれば、プローブ
カードは探針の密集が避けられ、しかも基準電位線（接
地電位線）が均一に配備できるので、メンテナンスも容
易で高信頼性を維持しやすい多数個取りのプローブカー
ドの構成が実現できる。また、ソートにおいて２重に測
定されない制御ができることはもちろん、ウェハプロー
ビング試験に費やされる時間、プローブカードのメンテ
ナンス時間がより減少し、高効率化が達成できる。
カード及びチップ領域のソート方法によれば、プローブ
カードは探針の密集が避けられ、しかも基準電位線（接
地電位線）が均一に配備できるので、メンテナンスも容
易で高信頼性を維持しやすい多数個取りのプローブカー
ドの構成が実現できる。また、ソートにおいて２重に測
定されない制御ができることはもちろん、ウェハプロー
ビング試験に費やされる時間、プローブカードのメンテ
ナンス時間がより減少し、高効率化が達成できる。
【００３６】
【発明の効果】以上説明したように本発明によれば、プ
ローブカードの複数の開口部は、隣接のチップ領域分離
間して設けられ、探針の局所的な密集が避けられる。そ
して、始め所定開口部を対向させたチップ領域から互い
に隣り合うチップ領域に対向させるようにウェハを順次
移動し各チップ領域それぞれにおいて探針を接触させて
いく。これにより、ウェハの大口径化に対してもウェハ
プロービング試験時間の減少、信頼性を伴った高効率化
に寄与する。この結果、修理、メンテナンスも容易で高
信頼性を維持しやすい高効率の多数個取りのプローブカ
ード及びを用いたチップ領域ソート方法を提供すること
ができる。
ローブカードの複数の開口部は、隣接のチップ領域分離
間して設けられ、探針の局所的な密集が避けられる。そ
して、始め所定開口部を対向させたチップ領域から互い
に隣り合うチップ領域に対向させるようにウェハを順次
移動し各チップ領域それぞれにおいて探針を接触させて
いく。これにより、ウェハの大口径化に対してもウェハ
プロービング試験時間の減少、信頼性を伴った高効率化
に寄与する。この結果、修理、メンテナンスも容易で高
信頼性を維持しやすい高効率の多数個取りのプローブカ
ード及びを用いたチップ領域ソート方法を提供すること
ができる。
【図１】本発明の一実施形態に係るプローブカードの要
部構成を示す概観図である。
部構成を示す概観図である。
【図２】図１と同様の構成による８個同測のプローブカ
ードの例を示す概観図であり、（ａ）はプローブカード
の概観を示す平面図を含んだテストシステムの構成図、
（ｂ）はプローブカード側の側面図、（ｃ）は、被試験
対象ウェハの所定のチップ領域を示す概観図である。
ードの例を示す概観図であり、（ａ）はプローブカード
の概観を示す平面図を含んだテストシステムの構成図、
（ｂ）はプローブカード側の側面図、（ｃ）は、被試験
対象ウェハの所定のチップ領域を示す概観図である。
【図３】図２で説明した８個同測（同時測定）可能なプ
ローブカードによるウェハ上全体のチップ領域のソート
方法を示す平面図であり、（ａ）はウェハ全体、（ｂ）
はプローブカードが測定時に対向できる同測チップ領域
の一範囲を示している。
ローブカードによるウェハ上全体のチップ領域のソート
方法を示す平面図であり、（ａ）はウェハ全体、（ｂ）
はプローブカードが測定時に対向できる同測チップ領域
の一範囲を示している。
【図４】従来のセンターパッド方式のＬＳＩチップに対
して使用されるプローブカードの探針の配列を示す平面
図である。
して使用されるプローブカードの探針の配列を示す平面
図である。
【図５】従来技術に基いたチップ４辺にボンディングパ
ッドが複数配列しているタイプのＬＳＩチップに対して
使用されるプローブカードの探針の配列を示す平面図で
ある。
ッドが複数配列しているタイプのＬＳＩチップに対して
使用されるプローブカードの探針の配列を示す平面図で
ある。
１１…回路基材（プローブカード） １２，４１，５１…開口部 １３，４２，５２…探針 １４…基準電位配線 ２１，４０，５０…プローブカード ２２…テストヘッド ２３…プローバ ２４…プローバステージ ２５…テスタ ＣＨＩＰ…チップ領域 Ｔ１〜Ｔ２６…同測対象の範囲
Claims (5)
- 【請求項１】 ウェハ上の複数のチップ領域に対向させ
信号の授受を担う回路基材であって、 前記回路基材において少なくとも前記チップ領域のうち
互いに隣り合う領域を隔てたチップ領域に対応して設け
られている複数の開口部と、 前記開口部それぞれに関し、その周縁部からそれぞれ前
記チップ領域の所定部に相当する位置まで伸びる複数の
探針とを具備し、 前記回路基材と対向する前記ウェハ上の所定領域とを接
近させることによって前記複数の開口部における探針そ
れぞれの先端部が対応する前記複数のチップ領域の所定
部に接触されるようにしたことを特徴とするプローブカ
ード。 - 【請求項２】 前記回路基材に前記開口部それぞれを取
り囲むように配備された基準電位線をさらに具備してい
ることを特徴とする請求項１記載のプローブカード。 - 【請求項３】 ウェハ上の複数のチップ領域に対向させ
信号の授受を担うプローブカードのチップ領域へのソー
トに関し、 前記プローブカードは前記チップ領域のうち互いに隣り
合う領域を隔てたチップ領域に対応して、周縁に探針が
配列する複数の開口部が設けられ、 前記開口部に始め対向させた前記チップ領域から互いに
隣り合うチップ領域へ対向させるように前記ウェハを順
次移動し接近させることによって、前記複数の開口部に
おける探針それぞれの先端部が対応する前記複数のチッ
プ領域の所定部に接触し、前記開口部に対向させた前記
チップ領域それぞれを同測対象としたことを特徴とする
プローブカードを用いたチップ領域ソート方法。 - 【請求項４】 前記開口部を、始め対向させた前記チッ
プ領域と左右方向、上下方向、斜め方向で各々隣り合う
チップ領域に対向させるように前記ウェハを順次移動し
接近させることによって、前記複数の開口部における探
針それぞれの先端部を対応する前記複数のチップ領域の
所定部に接触させることを特徴とする請求項３記載のプ
ローブカードを用いたチップ領域ソート方法。 - 【請求項５】 前記ウェハ上で設定される任意の基準線
を境に所定方向に同測対象の範囲を移動していくことを
特徴とする請求項３記載のプローブカードを用いたチッ
プ領域ソート方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104958A JP2001291749A (ja) | 2000-04-06 | 2000-04-06 | プローブカード及びそれを用いたチップ領域ソート方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104958A JP2001291749A (ja) | 2000-04-06 | 2000-04-06 | プローブカード及びそれを用いたチップ領域ソート方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001291749A true JP2001291749A (ja) | 2001-10-19 |
Family
ID=18618412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104958A Withdrawn JP2001291749A (ja) | 2000-04-06 | 2000-04-06 | プローブカード及びそれを用いたチップ領域ソート方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001291749A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007017363A (ja) * | 2005-07-11 | 2007-01-25 | Japan Electronic Materials Corp | プローブカード |
| JP2007121180A (ja) * | 2005-10-31 | 2007-05-17 | Fujitsu Ltd | 半導体装置の試験装置及び半導体装置の試験方法 |
| JP2012018176A (ja) * | 2011-08-30 | 2012-01-26 | Japan Electronic Materials Corp | プローブカード |
-
2000
- 2000-04-06 JP JP2000104958A patent/JP2001291749A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007017363A (ja) * | 2005-07-11 | 2007-01-25 | Japan Electronic Materials Corp | プローブカード |
| JP2007121180A (ja) * | 2005-10-31 | 2007-05-17 | Fujitsu Ltd | 半導体装置の試験装置及び半導体装置の試験方法 |
| JP2012018176A (ja) * | 2011-08-30 | 2012-01-26 | Japan Electronic Materials Corp | プローブカード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736850A (en) | Configurable probe card for automatic test equipment | |
| US5239191A (en) | Semiconductor wafer | |
| JP3685498B2 (ja) | プログラム可能高密度電子工学試験装置 | |
| TWI432734B (zh) | 於用以測試半導體裝置之系統中分享資源之技術 | |
| US7782688B2 (en) | Semiconductor memory device and test method thereof | |
| JP2010523945A (ja) | アクティブプローブ集積回路を用いた電子回路試験 | |
| KR20070074606A (ko) | 반도체 디바이스 테스터용 인터페이스 장치 | |
| US20080116910A1 (en) | Apparatus for mass die testing | |
| JP2008527328A (ja) | プローブヘッドアレイ | |
| US6836130B2 (en) | Method and apparatus for wafer scale testing | |
| JP2001291749A (ja) | プローブカード及びそれを用いたチップ領域ソート方法 | |
| JP2001291750A (ja) | プローブカード及びそれを用いたチップ領域ソート方法 | |
| KR100478261B1 (ko) | 반도체 기판 시험장치 | |
| EP0438127A2 (en) | Semiconductor wafer | |
| KR100313185B1 (ko) | 집적 회로 소자의 전기적 액세스 및 상호 접속 방법과 그 장치 | |
| US7285973B1 (en) | Methods for standardizing a test head assembly | |
| JPH09127188A (ja) | 集積回路を作る方法およびウェハ上のダイを検査するためのシステム | |
| JP3763258B2 (ja) | プローブカード及びそれを用いたチップ領域ソート方法 | |
| KR100460471B1 (ko) | 웨이퍼 레벨 번-인 공정 및 시험 | |
| KR100472700B1 (ko) | 반도체 소자 테스트용 프로브 카드 | |
| JP3135135B2 (ja) | 半導体装置，その製造方法，その試験方法及びその試験装置 | |
| JPH06308155A (ja) | プローブ装置 | |
| JP3178424B2 (ja) | 集積回路試験装置及び集積回路試験方法 | |
| JPS6197941A (ja) | 半導体ウエハにおけるテスト回路部 | |
| KR100460470B1 (ko) | 웨이퍼레벨번-인공정및시험 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |