JP3178424B2 - 集積回路試験装置及び集積回路試験方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
試験装置及び試験方法に関し、特に、試験項目により必
要とされるピン数が大きく異なる半導体集積回路をウェ
ハ状態で試験する試験装置及び試験方法に関する。

【０００２】

【従来の技術】従来、半導体集積回路の試験を行う場合
は、ウェハ上に形成された半導体集積回路のうちの１つ
の回路に対応するプローブカードを用意し、このプロー
ブカードを直接ウェハに接触させることで、１回に１つ
の半導体集積回路を試験していた。この様子を図９およ
び図１０に示す。図９は、従来の試験装置の外観を模式
的に示す図であり、図１０は、ウェハとプローバの接触
の様子を説明するための断面図である。

【０００３】図９及び図１０を参照して従来の試験装置
について説明すると、従来は、所定のピン数を持つプロ
ーバ５をウェハ３に直接接触させていたため、１つのプ
ローバ５を用いて、異なるピン配列の半導体集積回路３
１を試験することはできなかった。また、１つの回路に
対して、複数の試験を行う場合、一連の試験項目のう
ち、もっとも多くのテスタピン２を必要とする試験にあ
わせてプローバ５との接続の組み合わせを決定する必要
があり、試験項目により接続の組み合わせを変更する場
合には、ウェハ３上の半導体集積回路３１の端子パッド
にプローバ５を接触し直す必要があった。

【０００４】

【発明が解決しようとする課題】上述した従来の試験装
置は、試験項目により必要とされるピン数が大きく異な
る半導体集積回路をウェハ状態で試験する場合、試験に
必要なピン数の少ない試験において、テスタピンを有効
に利用することができず、また、１回の接触での同時試
験数を増やすことが困難であり、試験効率をあげること
ができないという問題が生じていた。

【０００５】その理由は、従来のようにテスタピンと半
導体集積回路の端子パッドとのコンタクトの組み合わせ
が固定されている場合、ひとつの半導体集積回路につい
て、必要とされるピン数が多い試験と少ない試験を連続
して実行する場合、必要なピン数が少ない試験を実行す
る際にテスタのピンが余ってしまうことがあるためであ
る。

【０００６】また、ある試験項目の場合だけ、並列試験
を効率よく行う目的で、テスタピンと半導体集積回路の
端子パッドとの接続の組み合わせを変更しようとする
と、試験項目が変わるたびに、ウェハ上のパッドとテス
タピンとを物理的に接続しなおすため、ウェハ上のパッ
ドが傷んでしまうという問題がある。半導体集積回路の
端子パッドに対する許容接触回数は、通常、１回か２回
程度が限界といわれており、これを満たすためには試験
の実行に大きな制約が課されることとなる。

【０００７】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、試験項目により必要と
されるピン数が大きく異なる半導体集積回路をウェハ状
態で試験するに際し、半導体集積回路の端子パッドを痛
めることなく、１回の接触で同時に複数の試験を行い、
試験効率をあげることができる半導体集積回路試験装置
及び試験方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明に係る集積回路試
験装置は、集積回路の試験を行う試験器と、ウェハに形
成された集積回路のパッドに対応して構成された触針を
備えたプローバと、前記試験器と前記プローバとの間の
信号を伝達する手段と、を有する集積回路試験装置にお
いて、前記ウェハと前記プローバとの間に着脱容易に挿
入される試験ボードと、前記試験ボードの一側の表面に
前記集積回路単位ごとに複数の領域をもって形成された
パッドに対応するように配設された接続子と、前記試験
ボードの他側の表面に前記集積回路単位ごとに複数の領
域をもって前記プローバに対応するように配設されると
ともに、対応する前記接続子と前記試験ボードの内部に
配された配線を介して接続する第１のパッドと、前記試
験ボードの他側の表面に前記プローバに対応するように
配設されるとともに、前記各集積回路単位ごとにおける
一部の前記第１のパッドと前記試験ボードの内部に配さ
れた配線を介して接続する第２のパッドと、を備えるこ
とを特徴とする。

【０００９】また、本発明においては、試験で必要とさ
れる集積回路あたりのピン数が、全ての試験の内、最も
多くのピンを必要とする試験のピン数の１／２以下であ
る場合に、前記試験ボードが、複数の集積回路の並列試
験に要するパッドを有する構成とすることもできる。

【００１０】また、本発明の集積回路試験方法は、集積
回路の試験を行う試験器と、ウェハに形成された集積回
路のパッドに対応して構成された触針を備えたプローバ
と、前記試験器と前記プローバとの間の信号を伝達する
手段と、を用いて集積回路の試験を行う集積回路試験方
法において、前記ウェハと前記プローバとの間に着脱容
易に挿入され、前記試験ボードの一側の表面に前記集積
回路単位ごとに複数の領域をもって形成されたパッドに
対応するように配設された接続子と、前記試験ボードの
他側の表面に前記集積回路単位ごとに複数の領域をもっ
て前記プローバに対応するように配設されるとともに、
対応する前記接続子と前記試験ボードの内部に配された
配線を介して接続する第１のパッドと、前記試験ボード
の他側の表面に前記プローバに対応するように配設され
るとともに、前記各集積回路単位ごとにおける一部の前
記第１のパッドと前記試験ボードの内部に配された配線
を介して接続する第２のパッドと、を有する試験ボード
を介して、前記プローバと前記ウェハとを電気的に接続
させて試験を行う、ことを特徴とする。

【００１１】更に、本発明の集積回路試験方法は、集積
回路の試験を行う試験器と、ウェハに形成された集積回
路のパッドに対応して構成された触針を備えたプローバ
と、前記試験器と前記プローバとの間の信号を伝達する
手段と、前記試験ボードの一側の表面に前記集積回路単
位ごとに複数の領域をもって形成されたパッドに対応す
るように配設された接続子と、前記試験ボードの他側の
表面に前記集積回路単位ごとに複数の領域をもって前記
プローバに対応するように配設されるとともに、対応す
る前記接続子と前記試験ボードの内部に配された配線を
介して接続する第１のパッドと、前記試験ボードの他側
の表面に前記プローバに対応するように配設されるとと
もに、前記各集積回路単位ごとにおける一部の前記第１
のパッドと前記試験ボードの内部に配された配線を介し
て接続する第２のパッドと、を備えた試験ボードを用い
て、（ａ）前記試験ボードを前記ウェハ上の所定の集積
回路に対応するように移動し、前記試験ボードを前記ウ
ェハに当接させる工程と、（ｂ）前記プローバを前記試
験ボード上の所定の位置に対応するように移動し、前記
プローバを前記試験ボードに当接させる工程と、（ｃ）
前記試験器により、所定の集積回路に対して試験を行う
工程と、を含む集積回路試験方法であって、一の集積回
路の試験終了後、前記試験ボードを前記ウェハと離間さ
せることなく、前記プローバを前記試験ボードの他の集
積回路に対応する位置に移動することによって次の試験
を行う工程と、前記ウェハにおける各集積回路に対する
試験の終了後、前記試験ボードを前記ウェハと離間させ
ることなく、前記プローバを前記試験ボードの前記第２
のパッドに対応する位置に移動することによって各集積
回路における一部のパッドについて同時に試験を行う工
程と、を含むことを特徴とする。

【００１２】

【発明の実施の形態】本発明に係る集積回路試験装置
は、その好ましい一実施の形態において、集積回路の試
験を行う試験器と、ウェハに形成された集積回路のパッ
ドに対応して構成された触針を備えたプローバ（図２の
５）と、前記試験器と前記プローバとの間の信号を伝達
する手段と、を有する集積回路試験装置において、前記
ウェハと前記プローバとの間に着脱容易に挿入される試
験ボード（図２の４）と、前記試験ボードの一側の表面
に前記集積回路単位ごとに複数の領域をもって形成され
たパッドに対応するように配設された接続子（図６の４
１）と、前記試験ボードの他側の表面に前記集積回路単
位ごとに複数の領域をもって前記プローバに対応するよ
うに配設されるとともに、対応する前記接続子と前記試
験ボードの内部に配された配線を介して接続する第１の
パッド（図６の６２）と、前記試験ボードの他側の表面
に前記プローバに対応するように配設されるとともに、
前記各集積回路単位ごとにおける一部の前記第１のパッ
ドと前記試験ボードの内部に配された配線を介して接続
する第２のパッド（図６の６２）と、を備える。

【００１３】

【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。図１は、本発明の第１の実施例に
係る半導体集積回路試験装置のシステム構成を説明する
ための図であり、図２は、プローバ、試験ボード及びウ
ェハの接続の様子を模式的に説明するための断面図であ
る。また、図３は、試験ボードの内部構造を説明するた
めの断面図である。

【００１４】図１乃至図３を参照すると、本実施例は、
テスタ１およびこれに付随するテスタピン２、試験ボー
ド４およびプローバ５からなり、ウェハ３上に形成され
た半導体集積回路３１を試験するものであり、プローバ
５は、テスタピン２と電気的に接続されており、プロー
バ５を介して試験ボード４に試験信号の授受を行う。

【００１５】また、試験ボード４は、ウェハ３とプロー
バ５との間に配置され、プローバ５を介して伝えられる
テスタピン２からの信号をウェハ３上の半導体集積回路
３１に伝える役割をになうと同時に、半導体集積回路３
１からの信号をテスタピン２に伝達する役割もはたす。
試験ボード４の上面には、プローバ５と電気的接続を実
現するための接続パッド４２が設けられており、また下
面には、ウェハ３上に形成された半導体集積回路３１の
端子パッドと電気的接続を実現するための接続子４１が
設けられている。また、接続子４１と接続パッド４２と
は、試験ボード４内で互いに電気的に接続されており、
接続子４１は、ウェハ３上に形成された半導体集積回路
３１の端子パッドと１対１に対応する。

【００１６】次に、単数試験と複数並列試験とを同時に
行う場合について、図４乃至図６を参照して説明する。
図４は、単数試験用パッドと複数並列試験用パッドが形
成されている試験ボードのレイアウトを示す上面図であ
り、図５は、試験ボードの下面図であり、また、図６
は、試験ボードの断面図である。

【００１７】図４乃至図６を参照すると、接続パッド４
２は、テスタ１が一度に一つの半導体集積回路３１を試
験するときにプローバ５が接続するべき単数試験用パッ
ド６２と、一度に複数の半導体集積回路３１を並列して
試験するときにプローバ５が接続するべき複数並列試験
用パッド７２とに分かれて構成されている。単数試験用
パッド６２の形状、配置は、複数試験用パッド７２の形
状、配置と同一としている。

【００１８】また、単数試験用パッド６２は、一つの半
導体集積回路３１の端子パッドと１対１に対応している
のに対し、複数並列試験用パッド７２は、複数の半導体
集積回路３１の端子パッドのそれぞれ一部のみと接続さ
れている。更に、単数試験用パッド６２は、直接これに
対応する接続子４１を有するが、複数並列試験用パッド
７２は、直接対応する接続子４１をもたない。

【００１９】なお、本実施例では、ウェハ３に３２個の
半導体集積回路３１が作り込まれ、これが８列４行の格
子状に並んでおり、また、テスタ１が２０本のテスタピ
ン２を有し、２０本の端子をもつ半導体集積回路３１を
試験する場合について述べている。また、半導体集積回
路の試験項目が２種類ある場合に、それぞれ試験を第１
の試験、第２の試験と呼ぶとすると、第１の試験では、
半導体集積回路３１の２０本の端子のすべてを必要とす
るのに対し、第２の試験では、半導体集積回路３１の端
子のうち５本を使用するだけでよいとする。このとき、
第２の試験のときに必要とされる接続子４１を黒色であ
らわす。第１の試験のときには白色、黒色双方の接続子
４１が必要となる。

【００２０】また、プローバ５は、試験ボード４上の接
続パッド４２と接続するためのタングステンプローブを
２０本備えており、試験ボード４の上には、接続パッド
４２が２０個一組として、５組配置されている。また、
接続子４１は、半導体集積回路３１の端子パッドと同一
の配置形状で設けられ、同時に２列２行の合計４つの半
導体集積回路３１と接続することができる。

【００２１】このような試験装置を用いて試験する様子
を、図７及び図８を用いて説明する。図７は、各半導体
集積回路に単数試験用パッドまたは複数並列試験用パッ
ドを割り当てて試験する様子を模式的に示した上面図で
あり、図８は、試験ボードをウェハ上で移動させて試験
する様子を説明するための上面図である。

【００２２】図７を参照すると、本実施例の半導体集積
回路試験装置は、半導体集積回路３１の一つあたりの試
験に必要なテストピン数が多い場合には、単数試験用パ
ッド６２を用いて半導体集積回路３１をひとつづつ試験
する。また、逆に半導体集積回路３１の一つあたりの試
験に必要なテストピン数が少ない場合には、複数並列試
験用パッド７２を用いて、複数の半導体集積回路３１を
同時に試験する。

【００２３】図７（Ａ）では、まず、左上の単数試験用
パッド６２により、これに対応する半導体集積回路３１
を試験する。次に、図７（Ｂ）に示すように、プローバ
５を右上の単数試験用パッド６２に移動し、これに対応
する半導体集積回路３１を試験する。同様にして、図７
（Ｃ）に示すように、左下の単数試験用パッド６２に対
応する半導体集積回路３１を試験し終わったのち、最左
下の複数並列試験用パッド７２に移動する(図７
（Ｄ）)。

【００２４】ここで、この複数並列試験用パッド７２
は、図７（Ａ）から図７（Ｃ）までに試験した半導体集
積回路３１のすべてについて、それらの端子の一部が集
まっているものとすると、テスタ１は、複数並列試験用
パッド７２で定められたピンの組み合わせによる試験プ
ログラムを読み込み、これを実行することで、テストピ
ン２を多く必要とする試験と、少なくてよい試験を連続
して行うことができる。

【００２５】このとき、プローバ５は、ウェハ３上では
なく、試験ボード４上を移動し接続を繰り返すため、プ
ローバ５の移動は半導体集積回路の端子パッドとの接続
回数には関係しない。なお、本実施例では、図７（Ａ）
から（Ｄ）の順番で試験を行う方法について説明した
が、本発明ではプローバの移動の順序は任意であること
は明らかである。

【００２６】次に、図８を参照すると、ひとつの試験ボ
ード４に一度に形成できる接続子４１の数が、ウェハ３
上すべての半導体集積回路３１の数よりも少ない場合、
試験ボード４をウェハ３上で移動させることにより、ウ
ェハ３上に形成されたすべての半導体集積回路３１をも
れなく試験することができる。すなわち、図８（Ａ）で
は、左上の複数の半導体集積回路３１が試験対象となっ
ている。これらの試験を終了したのち、図８（Ｂ）で示
すように、別の複数の半導体集積回路３１と接続できる
ように試験ボード４を移動し、試験を行う。同様にし
て、図８（Ｃ）に示すように、ウェハ３上のすべての半
導体集積回路３１に対して試験を行うことができる。な
お、試験ボード４の移動の順序は、図７と同様に任意で
ある。

【００２７】更に詳細に説明すると、まず、テスタ１
は、第１の試験のプログラムを読み込み、これの実行の
準備を行う。試験ボード４は、４つの単数試験用パッド
６２と対応する接続子４１が、ウエハ３上のもっとも左
上に位置する４つの半導体集積回路３１と接続される
(図８（Ａ）)。プローバ５は、試験ボード４上の４つの
単数試験用パッド６２のうち、左上のものと接続され
る。この様子を図７（Ａ）に示す。このとき、テスタ１
は、ウェハ３上のもっとも左上の半導体集積回路３１に
対して単独に試験を行うことができる。

【００２８】この試験が終了した後、プローバ５は、試
験ボード４上を移動して試験ボード４上の右上に位置す
る単数試験用パッド６２に移動する。この様子を図７
（Ｂ）に示す。このとき、テスタ１はウェハ３上の左か
ら２列目、上から１行目の半導体集積回路３１について
図７（Ａ）と同様に第１の試験を行う。

【００２９】同様の手順を繰り返し、プローバ５が試験
ボード４上の右下の単数試験用パッド６２に対応する半
導体集積回路３１の第１の試験を終えた後、試験ボード
４上のもっとも下段に位置する複数並列試験用パッド７
２に移動し、これと接続し、テスタ１は第２の試験のプ
ログラムを読み込み試験の準備を行う。

【００３０】本実施例では、第２の試験は、１つの半導
体集積回路３１について５本の端子のみ必要とし、テス
タ１は２０本のテスタピンを有するため、最大４つの半
導体集積回路３１を同時に試験することができる。ま
た、複数並列試験用パッド７２は、単数試験用パッド６
２と形状、配置ともに同一であるため、プローバ５をそ
のまま使用することができ、第２の試験用の試験プログ
ラムを並列試験用に用意することで、４つの半導体集積
回路３１を同時に試験する。

【００３１】これらの手順により、４つの半導体集積回
路３１のすべてについて、第１の試験と第２の試験を行
い、かつ、第２の試験の場合では、４つの半導体集積回
路３１を同時に試験することで、試験効率を４倍に高め
ることができる。また、一連の試験を行っても、試験ボ
ード４は、ウェハ３上を全く移動する必要がなく、その
ため、半導体集積回路３１の端子パッドに対する接触は
１度だけに抑えられている。

【００３２】更に、ウェハ３の左上の４つの半導体集積
回路３１について、第１の試験、第２の試験が完了した
のち、試験ボード４を移動して、左から３列目および４
列目、上から１行目から２行目の半導体集積回路３１と
接続子４１とを接続し(図８（Ｂ）)、同様に、第１の試
験および第２の試験を行い、試験ボード４のウェハ３上
における移動を繰り返す。これにより、ウェハ３上の４
行８列の合計３２個の半導体集積回路３１を、合計８回
の移動ですべて試験することができる。

【００３３】以上説明したように、本実施例によれば、
テスタピン２は、プローバ５および試験ボード４を介し
てウェハ３上の半導体集積回路３１との電気的接続を果
たすが、プローバ５は試験ボード４と接触し、直接ウェ
ハ３上の半導体集積回路３１には接触しないため、試験
ボード４上でプローバ５の接続を何回変更しても、ウェ
ハ３上の端子パッドへの接触は、最初に試験ボードと接
触するときの１回だけですむ。

【００３４】また、ウェハ３上の端子パッドと接続する
ための、試験ボード４上の接続子４１の構成は、ウェハ
３上の半導体集積回路３１をひとつづつ試験するための
ものと、同時に複数の半導体集積回路３１を試験するた
めのものとにわかれているが、どちらもプローバ接続用
のパッドの形状および配置を等しくしておくことで、共
通のプローバ５を用いることができる。

【００３５】ウェハ３上の半導体集積回路３１を１つづ
つ試験するための試験ボード４上のパッドは、１度に一
つの半導体集積回路３１を試験できるよう配置され、同
時試験を行うための試験ボード４上のパッドは、テスタ
ピン２を複数の半導体集積回路３１のために分割して割
り当てられるよう構成されているため、テスタ１は、プ
ローバ５をこれらのパッド位置まで移動して接続し、同
時試験用プログラムを再読み込みして実行することで、
単数試験と複数同時試験を切り替えることができる。こ
れにより、すべての試験項目において、テスタピン２の
余剰を回避し、複数同時試験が可能な試験項目について
は、複数の半導体集積回路３１を同時に試験すること
で、試験時間を短縮することが可能となる。

【００３６】また、このとき、テスタピン２と接続され
ているプローバ５は、試験ボード４のパッドに対して接
続を変更するだけであり、ウェハ３上の半導体集積回路
３１の端子パッドと試験ボード４との接続の変更は必要
ない。従って、ウェハ３上の端子パッドは最初に１度だ
け試験ボード４と接触するだけなので、ウェハ上の端子
パッドの傷みを最小限に抑えることができる。

【００３７】更に、試験の種類が多く、テスタピン２と
ウェハ３上の端子パッドとの組み合わせの種類が多いと
きには、試験ボード４上に同時試験用のパッドを複数種
類設けることができる。そのとき、１枚のウェハ３上の
半導体集積回路３１の数が多くて、試験ボード４上にこ
れらすべてのパッドを設けられないときは、ウェハ３上
の半導体集積回路３１を、試験ボード４が一度に接触で
きるだけの数ごとにグループ分けし、これを順次試験す
ることでウェハ３全体をもれなく試験することができ
る。

【００３８】

【発明の効果】以上説明したように本発明によれば、下
記記載の効果を奏する。

【００３９】本発明の第１の効果は、試験項目により必
要とされるテスタピン数が少なくなっても、これを無駄
にせず、逆に試験効率を高めることができるということ
である。

【００４０】その理由は、ウェハとプローバの間に試験
ボードを加えることにより、ウェハ上の半導体集積回路
の端子とテスタピンとの接続の組み合わせを自由に変更
できるようにし、試験に必要な端子数が多い場合と少な
い場合とで同時試験数を最適な組み合わせに変更するこ
とができるからである。

【００４１】本発明の第２の効果は、テスタピンと半導
体集積回路の端子との接続の組み合わせを変更しても、
ウェハ上の半導体集積回路の端子に直接接触する回数が
１回ですむということである。

【００４２】その理由は、ウェハ上の半導体集積回路の
端子と電気的接触を実現するためのプローバは、直接ウ
ェハとは接触せず、試験ボードの上に設けられた接続パ
ッドと接触するため、ウェハ上の半導体集積回路の端子
との接続を変更するときにはウェハと接触している試験
ボードは移動せず、プローバが試験ボード上を移動する
だけなので、ウェハ上の半導体集積回路の端子に対する
接触は１回だけですむからである。

【図面の簡単な説明】

【図１】本発明の一実施例に係る半導体集積回路試験装
置のシステムの概要を模式的に説明するための図であ
る。

【図２】本発明の一実施例に係る半導体集積回路試験装
置を説明するための図であり、図１におけるウェハ近傍
の断面図である。

【図３】本発明の一実施例に係る半導体集積回路試験装
置の試験ボードの断面図である。

【図４】本発明の一実施例に係る半導体集積回路試験装
置の試験ボードの上面図である。

【図５】本発明の一実施例に係る半導体集積回路試験装
置の試験ボードの下面図である。

【図６】本発明の一実施例に係る半導体集積回路試験装
置の試験ボードの側面図である。

【図７】本発明の一実施例に係る半導体集積回路試験装
置のプローバが試験ボード上を移動する様子を模式的に
示す図である。

【図８】本発明の一実施例に係る半導体集積回路試験装
置の試験ボードがウェハ上を移動する様子を模式的に示
す図である。

【図９】従来の半導体集積回路試験装置のシステム図で
ある。

【図１０】従来の半導体集積回路試験装置の、プローバ
がウェハ上を移動する様子を示す概念図である。

【符号の説明】

１ テスタ ２ テスタピン ３ ウェハ ４ 試験ボード ５ プローバ ３１ 半導体集積回路 ４１ 接続子 ４２ 接続パッド ６２ 単数試験用パッド ７２ 複数並列試験用パッド

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−32239（ＪＰ，Ａ) 特開 昭62−25433（ＪＰ，Ａ) 特開 平６−61318（ＪＰ，Ａ) 特開 平１−227467（ＪＰ，Ａ) 特開 平３−38850（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/66 G01R 1/073 G01R 31/26

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】集積回路の試験を行う試験器と、ウェハに
   形成された集積回路のパッドに対応して構成された触針
   を備えたプローバと、前記試験器と前記プローバとの間
   の信号を伝達する手段と、を有する集積回路試験装置に
   おいて、 前記ウェハと前記プローバとの間に着脱容易に挿入され
   る試験ボードと、 前記試験ボードの一側の表面に前記集積回路単位ごとに
   複数の領域をもって形成されたパッドに対応するように
   配設された接続子と、前記試験ボードの他側の表面に前記集積回路単位ごとに
   複数の領域をもって前記プローバに対応するように配設
   されるとともに、対応する前記接続子と前記試験ボード
   の内部に配された配線を介して接続する第１のパッド
   と、 前記試験ボードの他側の表面に前記プローバに対応する
   ように配設されるとともに、前記各集積回路単位ごとに
   おける一部の前記第１のパッドと前記試験ボードの内部
   に配された配線を介して接続する第２のパッドと、 を備える ことを特徴とする集積回路試験装置。
2. 【請求項２】前記試験ボードの一側の表面に形成された
   接続子が、略半球状の金属により構成される、ことを特
   徴とする請求項１記載の集積回路試験装置。
3. 【請求項３】試験で必要とされる集積回路あたりのピン
   数が、全ての試験の内、最も多くのピンを必要とする試
   験のピン数の１／２以下である場合に、前記試験ボード
   が、複数の集積回路の並列試験に要するパッドを有す
   る、ことを特徴とする請求項１又は２記載の集積回路試
   験装置。
4. 【請求項４】集積回路の試験を行う試験器と、ウェハに
   形成された集積回路のパッドに対応して構成された触針
   を備えたプローバと、前記試験器と前記プローバとの間
   の信号を伝達する手段と、を用いて集積回路の試験を行
   う集積回路試験方法において、 前記ウェハと前記プローバとの間に着脱容易に挿入さ
   れ、前記試験ボードの一側の表面に前記集積回路単位ご
   とに複数の領域をもって形成されたパッドに対応するよ
   うに配設された接続子と、前記試験ボードの他側の表面
   に前記集積回路単位ごとに複数の領域をもって前記プロ
   ーバに対応するように配設されるとともに、対応する前
   記接続子と前記試験ボードの内部に配された配線を介し
   て接続する第１のパッドと、前記試験ボードの他側の表
   面に前記プローバに対応するように配設されるととも
   に、前記各集積回路単位ごとにおける一部の前記第１の
   パッドと前記試験ボードの内部に配された配線を介して
   接続する第２のパッドと、を有する試験ボードを介し
   て、前記プローバと前記ウェハとを電気的に接続させて
   試験を行う、ことを特徴とする集積回路試験方法。
5. 【請求項５】集積回路の試験を行う試験器と、ウェハに
   形成された集積回路のパッドに対応して構成された触針
   を備えたプローバと、前記試験器と前記プローバとの間
   の信号を伝達する手段と、前記試験ボードの一側の表面
   に前記集積回路単位ごとに複数の領域をもって形成され
   たパッドに対応するように配設された接続子と、前記試
   験ボードの他側の表面に前記集積回路単位ごとに複数の
   領域をもって前記プローバに対応するように配設される
   とともに、対応する前記接続子と前記試験ボードの内部
   に配された配線を介して接続する第１のパッドと、前記
   試験ボードの他側の表面に前記プローバに対応するよう
   に配設されるとともに、前記各集積回路単位ごとにおけ
   る一部の前記第１のパッドと前記試験ボードの内部に配
   された配線を介して接続する第２のパッドと、を備えた
   試験ボードを用いて、 （ａ）前記試験ボードを前記ウェハ上の所定の集積回路
   に対応するように移動し、前記試験ボードを前記ウェハ
   に当接させる工程と、 （ｂ）前記プローバを前記試験ボード上の所定の位置に
   対応するように移動し、前記プローバを前記試験ボード
   に当接させる工程と、 （ｃ）前記試験器により、所定の集積回路に対して試験
   を行う工程と、 を含む集積回路試験方法であって、一の集積回路の 試験終了後、前記試験ボードを前記ウェ
   ハと離間させることなく、前記プローバを前記試験ボー
   ドの他の集積回路に対応する位置に移動することによっ
   て次の試験を行う工程と、前記ウェハにおける各集積回路に対する試験の終了後、
   前記試験ボードを前記ウェハと離間させることなく、前
   記プローバを前記試験ボードの前記第２のパッドに対応
   する位置に移動することによって各集積回路における一
   部のパッドについて同時に試験を行う工程と、 を含む ことを特徴とする集積回路試験方法。