TWI432734B - 於用以測試半導體裝置之系統中分享資源之技術 - Google Patents

於用以測試半導體裝置之系統中分享資源之技術 Download PDF

Info

Publication number
TWI432734B
TWI432734B TW096145165A TW96145165A TWI432734B TW I432734 B TWI432734 B TW I432734B TW 096145165 A TW096145165 A TW 096145165A TW 96145165 A TW96145165 A TW 96145165A TW I432734 B TWI432734 B TW I432734B
Authority
TW
Taiwan
Prior art keywords
probe
dut
probes
group
tester
Prior art date
Application number
TW096145165A
Other languages
English (en)
Other versions
TW200835917A (en
Inventor
Matthew E Chraft
Benjamin N Eldridge
Roy J Henson
A Nicholas Sporck
Original Assignee
Formfactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Formfactor Inc filed Critical Formfactor Inc
Publication of TW200835917A publication Critical patent/TW200835917A/zh
Application granted granted Critical
Publication of TWI432734B publication Critical patent/TWI432734B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Leads Or Probes (AREA)

Description

於用以測試半導體裝置之系統中分享資源之技術 發明領域
本發明係一種有關於用在測試半導體裝置之系統中分享資源之技術。
 發明背景
半導體裝置諸如微處理器、動態隨機存取記憶體(DRAM)及快閃記憶體皆用已知的方式被製作於半導體晶圓。依據晶圓及其上之裝置尺寸而可能有數百個裝置位於同一晶圓上。這些裝置典型地彼此相同，每一個都包含數個傳導性端子於其表面之上以用於供電及其它諸如輸入信號、輸出信號、控制信號及類似之連接至該等裝置。
往往想要在晶圓上測試該等裝置以判定何者是可運轉且何者是無法操作或僅能部份運作。為此目的，當該等裝置仍在晶圓上時，晶圓測試器會施加電源及輸入信號至該等裝置並在一預定之測試常式期間監視其輸出。
因為每一個DUT(受測裝置，device under test)係實質地與其他相同，故可有數組相同之DUT探針群組。每一個DUT探針群組造成分離壓力連接以斷開對應DUT之每一個端子。
這些DUT探針群組可被附加至一基體。此基體及DUT探針群組內之探針一起形成一探針頭，其係測試系統之一部份。該晶圓測試器基本上包括多個通道，每一個係對應至探針頭上之DUT探針群組內的每一個探針。因此，多個探針群組同時與晶圓上之多個DUT相接觸。
顯然地，若有更多的DUT可被同時測試，則整片晶圓之測試速度將會更快。但是可連接至DUT探針群組之測試器通道數量有一個限制。雖然有些測試器包含許多通道，例如128個通道，但在晶圓上卻有數百個DUT須被測試。因此測試程序包含使DUT探針群組及一DUT之第一對應組上之端子彼此相互接觸、執行測試、將探針從DUT上抬起、將探針及晶圓相對彼此而移動、使探針與另一組DUT之端子接觸並測試另外之DUT。該程序會被重覆進行直到晶圓上之所有DUT都經測試為止。
假如一個探針頭在DUT探針群組中具有相較於同一使用方式下之測試器通道更多之探針而允許測試器通道能從一DUT探針群組之探針快速並有效地切換至另一DUT探針群組之探針，則效率將會增加。此可有效地改造在探針頭上可操作之DUT探針群組之數量及形態。
 發明概要
依據本發明之一較佳實施例，係特地提出一種接觸器裝置，在一實施方案中，該裝置包含：通至來自一測試器的數條通訊通道之一電氣介面；配置來接觸將被測試之電子裝置的數支電氣式傳導探針；電氣式連接該電氣介面及數支該等探針之電氣式傳導路徑，該等電氣路徑中之第一條將該等通訊通道中之第一條電氣式地連接至具有一支以上之該等探針之一第一組；以及用於在該第一組探針中選擇少於所有的探針之構件，以供透過該等探針來從該第一條通訊通道將測試信號提供給該等電子裝置中之至少一個電子裝置。
圖式簡單說明
第1圖為一概略圖，其顯示根據本發明若干實施例之包含一安裝其上之探針頭之一探針卡總成。
第2圖係第1圖中位在探針頭之一DUT探針群組之一部份的特定放大圖。
第3圖係針對根據本發明若干實施例之位在探針頭之DUT探針群組之結構概略說明。
第4圖顯示第3圖之探針頭在具有數個DUT之晶圓上之一第一下觸期間，該等DUT之每一個被圖形化表示成在代表晶圓上之該等DUT周邊之粗黑線內的一個正方形。
第5圖為類似第4圖之一視圖，其顯示在一第二下觸期間之探針頭。
第6圖顯示根據本發明若干實施例所建構之另一探針頭在具有數個DUT之晶圓上之一第一下觸期間，該等DUT之每一個被圖形化表示成在代表晶圓上之該等DUT周邊之粗黑線內的一個正方形。
第7圖為類似第6圖之一視圖，其顯示在一第二下觸期間之探針頭。
第8圖為一極概略視圖，其顯示根據本發明若干實施例所建構之一電路之一部份。
第9圖為一極概略視圖，其顯示根據本發明若干實施例所建構之一電路之一部份。
第10圖為一極概略視圖，其顯示根據本發明若干實施例所建構之一電路之一部份及被設計以和此電路一起操作之DUT。
第11圖為一極概略視圖，其顯示根據本發明若干實施例所建構之一電路之一部份及被設計以和此電路一起操作之DUT。
和本發明說明一起呈現之圖式僅是裝置及該等裝置製法之特定部份，但非全部。伴隨著以下之說明，該等圖式展示並解釋根據本發明若干實施例之此類裝置之原理及方法。在該等圖式中，層體之厚度及區域在若干可實例中可能為更清晰而被放大。將亦瞭解，當一層體被稱作是在另一層體或基體之上時其可以是直接在另一層體或基體之上或有中間層。在不同圖式中相同的參考數字代表相同的元件，因此將省略其說明。
 較佳實施例之詳細說明
此說明書說明本發明例示之實施例及應用，然而，本發明並不被這些例示性實施例及應用或針對這些例示性實施例及應用的操作所作之說明所限制。
一般而言，本發明之若干實施例提供將一測試器之通道連接至一探針卡總成之不同探針的方法。例如在測試一半導體晶圓之DUT期間，第一組測試器通道可在第一次下觸時被連接至造成若干DUT之端子與被連接之探針群組之間的壓力連接之探針卡總成之第一組探針群組。不管在壓力連接被維持或被移除期間，如在第一次及第二次下觸動作之間，至少若干之第一組測試器通道可被切換至探針卡總成之不同DUT探針群組以進一步進行DUT之測試。此切換可以不同的方法來完成，如以數位分壓器、以在每一個DUT上之晶粒選擇埠其可使用該等探針之一之一信號或響應於下觸所產生之壓力而可被選擇。此外，在單一下觸期間，單一通道可被用來驅動數支可被壓力連接於不同DUT之探針。
根據本發明之若干實施例，說明在第1圖中之一非限制性之探針卡總成100(其可為一種接觸器之非限制性範例)可被用來測試一或多個DUT。DUT可以是任何將被測試之電子裝置。非限制性之DUT包含一或多個在未經切割之半導體晶圓上之晶粒、被配置在一載體或其他支承裝置中的一個經切割之半導體晶粒陣列、一或多個多晶粒之電子裝置模組、一或多個印刷電路板或任何其他形式之電子裝置。應注意到此處DUT之用語意指一或多個這樣的電子裝置。
探針卡總成100可包括電氣連接器104，其造成來自於測試器(未顯示)之數條測試器通道(未顯示)的電氣連接。測試器(未顯示)可包含電腦及/或其他被组配來控制DUT測試之電子元件。例如，一測試器可產生作為DUT之輸入的測視信號型樣，且該測試器可評估該等DUT為響應於該等測試信號所產生之響應信號以判定該等響應信號是否如同預期，且因此而判定該等DUT是否通過該測試(如在此所使用的，“測試信號”得這個用語可意指被輸入於DUT之信號及/或DUT所產生之響應信號)。通訊通道(未顯示)(如同軸電纜、光纖鏈接、無線傳送器/接收器、驅動器等或上述之組合)可被提供至測試器或來自於測試器。一個通訊通道可被提供於一個待測試之DUT的每一個輸入及輸出。用於測試DUT之電源、接地及輸入信號可由測試器透過幾個通訊通道來提供，並且由DUT所產生之響應信號可透過其他通訊通道而被提供至測試器。如將可見的，探針卡總成100可包括具有從測試器至通道之個別連接的電氣連接器104，且該探針卡總成亦可包括在電氣連接器104之通道連接與被组配而對一DUT110之輸入及輸出端子108施壓且因此而造成與之電氣連接的探針106(例如)，其等並非接觸點之限制性示例。因此探針卡總成100可提供一種來自於測試器之通訊通道與DUT110之輸入及/或輸出端子108之間的電氣介面。
如第1圖所顯示的，探針卡總成100可包含被组配以支持連接器104與探針106並提供連接器104與探針106之間的電氣連接之一或多個基體。顯示於第1探針卡總成100具有三種這樣的基體，雖於其他施行方案中探針卡總成100可具有較多或較少之基體。顯示於第1圖中的有可以是一探針卡之一接線基體112、一中介基體114及一探針基體116。接線基體112、中介基體114及探針基體116可由任何種類的材料製得。適合之基體示例包括但不限定於印刷電路板、陶磁基體、有機或無機基體等。上述之組合亦是可能的。具有探針之探針基體116可為探針頭或探針頭之一部份。
電氣式傳導性連接(非可見的)可從連接器104穿過接線基體112至電氣式傳導彈簧相互連接結構118來提供。其他的電氣式傳導性連接(非可見的)可從彈簧相互連接結構118穿過中介基體114至電氣式傳導彈簧相互連接結構120來提供，或尚有其他之電氣式傳導性連接(非可見的)可從彈簧相互連接結構120穿過探針基體116至探針106來提供。該等穿過接線基體112、中介基體114及探針基體116之電氣連接(未顯示)可包含在接線基體112、中介基體114及探針基體116之上、其內及或穿過其等之電氣式傳導通道、引線等。穿過接線基體112、電氣式傳導彈簧相互連接結構118之電氣連接(未顯示)，穿過中介基體114、彈簧結構120之電氣連接(未顯示)，及穿過探針基體116之電氣連接(未顯示)可形成數條電氣式傳導通道其電氣式地將電氣導體104內之個別通道與個別之探針106連接而形成電氣傳導路徑。在電氣連接器104內之個別通道連接與探針106之間可以有一對一支對應性。可替代地或另外地，從電氣連接器104到探針之數條或全部之電氣路徑(未顯示)可將電氣連接器104內之一通道連接電氣式地和多於一個探針106來連接。
接線基體112、中介基體114及探針基體116可藉由托架122及/或其他適合之構件而支承在一起。顯示在第1圖之探針卡總成100之結構僅為例示之意，且為了容易說明與討論而被簡化。許多變化、修改及添加都是可能的。例如，一探針卡總成100可具有較顯示在第1圖之探針卡總成100更少或更多之基體(如112、114、116)。作為另一例，探針卡總成100可具有多過一個之探針基體(如116)，且每一個這樣的探針基體可被獨立調整。具有多探針基體之探針卡總成之非限制性示例已揭示在2005年6月24日申請之美國專利第11/165,833號申請案。另外之探針卡總成之非限制性示例已說明在美國專利第5,974,662及6,509,751號以及前述之在2005年6月24日申請之美國專利申請案第11/165,833號，並且在那些專利及申請案中所說明之探針卡總成都可被實行在第1圖所顯示之探針卡總成100中。
DUT探針106可被排置在基體116上而形成群組(在此稱為DUT探針群組)，其中每一個DUT探針群組包括探針之數量與配置以和一DUT 110之端子108接觸。如此DUT探針群組之足夠數量可被包括在探針基體116上以同時接觸並測試數個DUT 110。第2圖描述一種DUT探針群組16之示例的一部分，其可包括一種探針型樣，如18、20(探針18、22可以是探針106之示例)。第2圖中之結構為可被使用之許多種型式之例示說明，第2圖之探針可僅作成DUT探針群組16之探針的一部分。每一個DUT探針群組可包括60至80或更多如同顯示在第2圖之探針，雖然在若干實例中可能會更少或更多。因為待測試之晶圓典型地包括彼此相同之DUT 110，而在每一DUT 110尚包括端子108之構造，故形成在基體106之上的DUT探針群組亦可是彼此相同。該等探針的每一個可包括一尖端，如在探針18之尖端22及在探針20之尖端24。如將很快被說明的，在晶圓測試期間在DUT探針群組16之探針可被定位在一晶圓之對面，類似於第1圖之描述，且該晶圓可往探針106而向上移動直到探針106，諸如尖端22、24(在第2圖中)，接觸到相對應之晶圓上之DUT的端子為止。
探針可以是任何類型，包括針式探針、彈性探針、突塊探針或彈簧探針。探針之本體可以是有彈性之傳導性結構。適合之探針的非限制性示例包括由一種被彈性材料覆蓋其上之核心線所形成之複合結構，其說明於美國專利第5,476,211號、美國專利第5,917,707號及美國專利第6,336,269號。探針可替代地是由平版印刷所形成之結構，諸如揭示在美國專利第5,994,152號、美國專利第6,033,935號、美國專利第6,255,126號、美國專利公開案第2001/0044225號及美國專利公開案第2001/0012739號。其他探針之非限制性示例包括那些揭示在美國專利第6,827,584號、美國專利第6,640,432號及美國專利公開案第2001/0012739號之探針。雙動探針、彈性探針(如眼鏡蛇探針)及其他類型之探針亦可被使用。
類似地，不管探針的類型為何，探針尖端可以是金字塔、截去頂端的金字塔、刀刃狀、凸塊或任何其他適合的形狀。不同形狀及尺寸之非限制性示例被說明於美國專利第6,441,315號中。
形成DUT探針群組16之探針可被安裝在基體116上。基體116包含一多層之陶磁基體其包括一接地平面及一連接至DUT探針群組內適當探針之電源平面，如在測試期間用於施加電元至每一個位在基體116上之DUT的DUT探針群組16。基體116可以是一種空間轉換器及/或可由一或多種瓷片來製得，每一個含有一部分之DUT探針群組，諸如DUT探針群組16。如同以上所討論的，每一個在DUT探針群組16內之探針可經由不同的電氣路徑穿過基體116、114及112而被連接至在接線基體112上之連接器104的個別通道連接。替代地或另外地，這樣的電氣路徑可將一連接器104內之一通道連接予以連接至一個以上之探針106。
如該種技術領域中所已知者，在連接器104與探針106之間的電氣通道可經由被配置在空間轉換器114與接線基體112之間的中介器114(在第1圖中)來製得。可已有幾個、十幾個、二十幾個、數百個甚至數千個這種路徑。如同已經提過並且將在稍後更仔細討論的，在接線基體112上之連接器104可包括個別之通道連接其可被連接至來自於測試器(未顯示)之通訊通道(未顯示)。因此連接器104可被用於將探針106連接至測試器或將來自於測試器(未顯示)之通訊通道(未顯示)連接至探針106。
DUT之結構，包括數量、規劃及DUT 110端子108上之信號指派，每一晶圓可隨數種不同因素而改變，如不同的製造商、不同的產品、不同的晶圓尺寸等。因此，在探針基體116上的DUT探針群組之探針的數量、圖案及信號指派都是根據這些因素所造成之DUT型樣而被設計。
首先回到第3圖，在30之處一般所指的是一個探針頭，其包括形成在第1圖之基體116上之一探針群組結構33，具有探針106包含在探針群組結構33之一探針。探針群組結構33可包括總數為201個之DUT探針群組，每一個係由第3圖中之一個正方形來表示。本發明之實施例可以更少或更多之探針群組來實行，201只是一個用於說明此非限制性示例之釋例性數量。如同上述地，在探針群組結構33中的每一個DUT探針群組可實質地彼此相同以用於測試在一半導體晶圓上實質相同之DUT。然而應瞭解本發明可被實行於測試晶切割之晶粒。
回到第4圖，所顯示之探針頭33係被重疊在一周邊並未顯示之半導體晶圓上，其中有數個DUT形成於該半導體晶圓上之一DUT 32內。在型樣32中的每一個DUT以和探針頭30上之每一個DUT探針群組相同尺寸之一正方形來表示。斜線表示在探針頭30上之每一個DUT探針群組。若干DUT探針群組上不同斜線方向的含義將會被簡短地解釋。
第4及5圖之粗黑線定義了在半導體晶圓上形成之DUT周邊，及即DUT型樣32之周邊。在型樣32中共有290個DUT將在探針群組之兩次下觸動作期間至少一次與探針群組結構33中的201個探針群組之一對齊。但此實施例係以少於201個通道之一測試器來實行，即測試器之通道少於探針群組之探針。如將可見的，在第一與第二下觸期間若干測試器通道可被安排至不同的DUT探針群組。如將可見的，這樣可允許在不規則形狀之DUT型樣32內的每一個DUT可用一個測試器其具有之通道少於DUT探針群組之探針來作測試。290個DUT之數量僅作例示而已且在其他結構中可有其他數量(如較少或較多)之DUT被測試。
再次參考第1圖，如以上所討論的探針卡總成100可被連接至一測試器(如連接至來自於測試器之通道)。亦如以上所討論地，測試器可以一般所知的方式來規劃而和一晶圓探針結合以在對所選之DUT探針群組之一測試之下移動該晶圓，以施加測試信號和電源至DUT並接收來自於該等DUT之輸出信號。在一釋例性實施例中，測試器可具有150個通道其等可被組成通道群組。該等通道群組之每一個可對應至一DUT探針群組。例如，每一個通道群組可包括個別之通道其數量及信號指派於DUT探針群組之個別通道。因此，一個通道群組可包括足夠之通道以透過一探針群組而將電源與接地連接及信號輸入連接提供至一DUT，且該通道群組亦可包括足夠的通道以透過該探針群組之探針而連接至DUT之輸出端子。
如在第4圖可見的，若干DUT探針群組可與晶圓上相對應數量之DUT對齊，但有許多DUT並未與一相對應DUT探針群組對齊，因為DUT探針群組少於DUT。此外，若干DUT探針群組，如DUT探針群組34及數組DUT探針群組36擴展至DUT型樣32之外，且因此並沒有在一DUT之對面(且因此並沒有和一DUT接觸)。
為操作如第3圖中具有150個通道之一測試器內之探針頭30，探針頭30與晶圓可如第4圖地相對彼此定位而使探針群組結構33中DUT探針群組之探針能在型樣32中若干DUT相對應之端子的對面。150個測試器通道可接著被安排至結構33的150個DUT探針群組，即在第4圖中斜線方向係左下至右上的那些，如DUT探針群組31。這使得DUT探針群組之區段38(以左上至右下的斜線來顯示)，包括DUT探針群組40其在DUT型樣與之相對應的一個DUT之上但有效地從任何測試器通道斷開。另外，DUT探針群組34及DUT探針群組36(兩者皆以左上至右下的斜線來顯示)皆不在DUT之對面，即其等均擴展至DUT型樣32之外。探針34、36亦被有效地斷開，所有被斷開的DUT探針群組以左上至右下的斜線來顯示，連接及斷開該等DUT探針群組至測試器通道將被簡短地說明。
如顯示在第4圖中且如以上所討論的，在有效地斷開及連接组配33中的DUT探針群組後，晶圓與探針可相對彼此而移動直到探針和DUT上的端子接觸為止。或者，晶圓與探針可相對彼此而移動以造成探針與DUT端子之間的接觸，並且在此後結構33中的DUT探針群組可如上所述地斷開及連接。不管是否該斷開及連接是發生在探針與DUT端子有效接觸之前或之後，DUT可從結構33的DUT探針群組內適當的探針而被供給電源，如左下至右上的斜線所示者，並且可在圖案32中每一個在已連接之DUT探針群組對面之探針上同時執行預定之測試。不同的輸入信號可被施加至DUT且DUT之輸出可被監視以判定是否該DUT如設計般地運行，在測試被執行且作出關於該等DUT是否通過測試之判定之後，探針頭與晶圓可相對於彼此而分開，並且探針頭可步進式地移動，如相對於晶圓而橫向移動至第5圖的位置。
如第5圖所描述的，在第二次下觸之前若干測試器通道可被切換至不同的DUT探針群組，即在第一次下觸時被有效斷開者。如第4圖，被有效地從測試器通道斷開之DUT探針群組在第5圖中以左上至右下的斜線來顯示，即在區塊41、42 DUT探針群組。而且，被有效連接至一測試器通道者以左下至右上的斜線來顯示。
應瞭解該等實施例可被實行於通道被切換且在進行第一次下觸期間未被測試之DUT的測試時。或者，該切換可發生在第一次下觸期間以及探針頭與晶圓在第一次下觸期間被斷開且不再有測試之時。
在第5圖中，150個通道中的每一個都如以上所述之斜線所描述地被連接至一個DUT探針群組。接著探針群組30與晶圓再次地被移動以和彼此接觸而使得探針可對與其相對應之DUT端子施以壓力連接。有些DUT，如DUT 44藉由有效連接DUT探針群組而遭受兩次下觸，一次在第4圖且另一次在第5圖。如DUT 44的那些DUT並不需要被測試兩次，其可藉由規劃測試器以在第二次下觸期間不再重測這種DUT來處理。或者，測試器可以和第一次下觸期間相同的方式來重測這種DUT。此可在第二次下觸期間連接少於150個通道但仍能測試所有DUT但不會測試兩次。在第二次下觸之後，電源可重新施加於DUT並且相同的測試可被執行，藉此以測試剩下的DUT。
本發明另一實施例被描述於第6及第7圖中，610一般所指的是包括一探針群組結構612之一探針頭。探針群組結構612係以正方形來作為圖示說明，DUT探針群組614、616為其中兩個。如第6及第7圖之例示性實施例所示地該等DUT探針群組可被安裝於一基體上，包含可為探針卡總成(如同第1圖之探針卡總成100)之一部分的基體618(如同第1圖之基體116)。如先前所述地，在探針群組結構612中的每一個DUT探針群組可實質地彼此相同以用於測試半導體晶圓上實質相同之DUT，然而應瞭解本發明可被實行以測試經切割之晶粒或其他型式之DUT。
所顯示之探針頭610係被重疊在一周邊並未顯示之半導體晶圓上，該晶圓之上有數個DUT，其形成在與第4及第5圖所述之DUT型樣相同之DUT型樣620內。當DUT型樣620被探針頭612覆蓋時，在隱匿之虛線處有一條粗黑線定義了DUT型樣620之周邊。在DUT型樣620中的每一個DUT以和代表DUT探針群組，諸如在探針頭610上之DUT探針群組614、616相同尺寸之正方形來表示。第6及第7圖之粗黑線定義了在半導體晶圓上形成於DUT型樣620內之DUT周邊。斜線表示在探針頭610上之每一個DUT探針群組，包括DUT探針群組614、616。在若干DUT探針群組上不同斜線方向的含義與第4及第5圖相同，即左上至右下之斜線代表一有效斷開之探針群組，並且左下至右上之斜線代表一有效連接之探針群組。探針頭610可以類似於探針頭30之方式連接至一測試器30(未顯示)。測試器(未顯示)包括了數量少於DUT探針群組之測試器通道－其中兩者為在探針頭上之DUT探針群組614、616。
因此，若干測試器通道可在如第6圖之第一次下觸與第7圖之第二次下觸之間被安排至不同的DUT探針群組。如將可見的，這樣可允許在不規則形狀之DUT型樣620內的每一個DUT可用一個測試器其具有之通道少於DUT探針群組之探針來作測試。
當探針頭610被併入一探針卡總成之際，如與第1圖中探針基體116被併入探針卡總成100相同之方式，探針頭610可被連接至一測試器(未顯示)。測試器可用在該技術領域中所已知的方式來規劃而與晶圓探針(未顯示)結合以在對所選之DUT探針群組，諸如DUT探針群組614、616進行測試時移動該晶圓，以施加測試信號和電源於DUT型樣620內所選之DUT並接收來自於該等DUT之輸出信號。
如在第6圖可見的，若干DUT探針群組(其中之一為DUT探針群組614)可與DUT型樣620中之一個相對應DUT對齊，但有許多DUT，諸如在DUT型樣620右側者，並未與一相對應之DUT探針群組對齊，因為在DUT探針群組結構612中的DUT探針群組少於DUT型樣620內之DUT。此外，若干DUT探針群組如DUT探針616擴展至DUT型樣620之外且因此並沒有在一個DUT之對面。
為了操作探針頭610以測試DUT型樣620內之DUT，探針頭610與其上形成DUT型樣620之半導體晶圓可如第6圖所顯示之具有探針之DUT探針群組般相對彼此而定位，如DUT探針群組614係位在DUT型樣620中若干與之相對應之DUT端子的對面。如在第6圖中可見的，DUT探針群組614係位在DUT型樣620中與其相對應之一DUT之上，然而DUT探針群組616並不在與其相對應的DUT之上。事實上，其可不在DUT型樣620形成之晶圓的任何部份之上或可在不包括DUT型樣620之晶圓部分之上，所有在DUT型樣620左側之DUT皆在諸如DUT探針群組614之一相對應的DUT探針群組對面。
雖然探針頭610與DUT型樣620可如第6圖所顯示地相對彼此而定位，但測試器通道可被連接至諸如DUT探針群組614之數組DUT探針群組中從相對應之DUT跨過之探針，即在第6圖中斜線方向係從左下至右上的那些，如DUT探針群組614。這使得若干諸如DUT探針群組616之DUT探針群組(以左上至右下的斜線來顯示)可從任何測試器通道有效地斷開，連接與斷開DUT探針群組至測試通道的釋例性方式將被簡短地說明。
在有效地斷開及連接如第6圖所顯示之DUT探針群組結構612內之DUT探針群組後，晶圓(未顯示)與探針可相對彼此而移動直到探針和DUT上的端子接觸為止。然而，再次地，斷開及連接可發生在探針與DUT上之端子間有效接觸之後。不管是否該斷開及連接是發生在有效接觸之前或之後，一旦在探針與DUT端子間的接觸是有效時，每一個DUT可由DUT探針群組結構612中適當的探針來供給電源，如左下至右上的斜線所示者，並且可在DUT型樣620中每一個在已連接之DUT探針群組對面之探針上同時執行預定之測試。不同的輸入信號可被施加至每一個DUT且DUT之輸出可被監視以確認該DUT係如設計般地運行，在測試被執行且作出關於該等DUT是否通過測試之判定之後，探針頭610與晶圓可相對彼此而分開，並且探針頭可步進式地移動，如相對於晶圓而橫向移動至第7圖的位置。
如第7圖所描述的，在第二次下觸之前若干測試器通道可被切換至不同的DUT探針群組，即那些在第一次下觸時被有效斷開者。或者，測試器通道之切換可發生在第二次下觸之後，如第6圖，被有效斷開之DUT如DUT探針群組614在第7圖中係以左上至右下的斜線來顯示，然而有效連接至一測試器通道者如DUT探針群組616係以從左下至右上的斜線來顯示。
應瞭解本發明可在第一次下觸期間測試器通道被切換以及在執行先前未經測試之DUT額外測試之實施例中實行，或者，該切換可發生在第一次下觸期間以及探針頭與晶圓在第一次下觸期間被分開且步進移動而不再有測試之時。而且，探針頭可在任何方向移動並在每一次下觸時覆蓋不同數量之DUT。
在第7圖中，被連接至DUT探針群組之探針的每一個通道係以斜線來描述，探針群組結構620以及在DUT型樣內若干DUT可接著被移動以和彼此接觸而使得探針可對與之相對應的DUT端子施加一壓力連接。在第二次下觸後，電源可再次施加於DUT並執行相同的測試藉此而測試剩下的DUT。因此，在DUT型樣620中的每一個DUT可利用通道少於DUT探針群組數量之一測試器來接觸及測試。
現在轉移至第8圖，46一般所表示的是根據本發明若干實施例所建構之電路的一部分，如將討論的，第8圖所顯示之電路可實行在如第1圖之探針卡總成100之一探針卡總成的全部或一部分。
如第8圖所顯示的，電路46可包括一信號線51其可電氣連接至一側是信號源，譬如，信號線51可電氣連接至第1圖之電氣連接器104內之一通道連接，就此點而論，信號線51可以是第1圖中介於電氣連接器104與探針106之間之一電氣傳導路徑(即一第一路徑)的一部分，這種路徑之釋例性實施例將就第1圖來討論。如第1圖所顯示者，信號線51透過分壓器可電氣連接至數支探針(如一第一組探針)，亦如所顯示者，探針可被帶入與DUT之輸入及/或輸出端子接觸或另外地與DUT之輸入及/或輸出端子行成電氣連接。第8圖顯示三組探針、三組分壓器及三组DUT，但信號線51可透過較多或較少之分壓器而連接至較多或較少之探針，並且該等探針可接觸較多或較少之DUT。該等探針之其中兩者被標示為52、54，該等分壓器之其中兩者在第8圖中被標示為47、48，且該等DUT之其中兩者被標示為56、58。此後對於分壓器47、48之參考可包括顯示在第8圖中任何或所有之分壓器，同樣地，對於探針52、54及DUT 56、585之參考可分別包括顯示在第8圖中任何或所有之探針及顯示在第8圖中任何或所有之DUT。顯示在第8圖之探針52、54可似於第1圖之探針106並且可被组配以和DUT 56、58之輸入及/或輸出端子(未顯示於第8圖中)接觸，該等DUT之每一者可相似於第1圖中具有端子108之DUT 110。
數個如電路46之電路可被提供於探針卡總成100之上，例如，這種額外的電路可將其他信號線(其可相似於信號線51)接至其他在電氣連接器104內之通道連接(見第1圖)，這種額外的信號線亦可透過分壓器47、48而被連接至如探針52、54之探針，若干這種額外的探針可用顯示在第8圖之探針52、54來接觸顯示在第8圖之DUT 56、58，且因此可形成DUT探針群組(如類似於DUT探針群組16或任何其他在此所揭示之DUT探針群組)以接觸所有或許多DUT 56、58之端子，其他額外之探針可接觸其他DUT(未在第8圖顯示)。
如第8圖所顯示的，每一個分壓器可包括一控制輸入。在第8圖中對每一個分壓器56、58之控制輸入之控制信號係由多工器50來提供，雖然在其他實施例中這種控制信號可透過或從其他電路元件或電子實體來提供。在若干實施例中，每一個被提供至分壓器47、48之每一個控制輸入的控制信號可具有兩種狀態，該控制信號之一第一狀態可使控制信號施加於分壓器47、48之阻抗位準具有足夠高的阻抗而使得不能通過信號線51所接收之信號(如來自於測試器之測試信號)，該控制信號之一第二狀態可使分壓器47、48具有足夠低之阻抗以通過信號線51所接收之信號(如來自於測試器之測試信號)，不同狀態之控制信號可選擇地被施加於分壓器以將每一個分壓器置於高阻抗狀態或低阻抗狀態，在這種方式中，顯示在第8圖之任何探針52、54型樣可被選擇以通過或阻擋信號線51所接收之信號。所有其他實施在探針卡總成100(見第1圖)之電路46的實例可類似地被组配以選擇特定之探針型樣並透過該等探針而通過從一信號源(如測試器)所接收之信號。
在第8圖中具有輸入50a、匯流排57、微處理器55與記憶體59之多工器50說明一例示性電路以控制對分壓器52、54之控制輸入之控制信號的施加，一或多個控制信號及/或在輸入50a施加至多工器50之輸入可使該多工器50輸出不同型樣之控制信號至分壓器52、54，如以上所討論地，可選擇地將某些分壓器置於高阻抗狀態並將某些置於低阻抗狀態，如亦顯示的，在被儲存於記憶體59內之軟體(如軟體、韌體、微代碼、或任何其他型式之經規劃的指令)控制下可透過匯流排57而提供控制及/或輸入信號至多工器50。
由多工器50、匯流排57、微處理器55與記憶體59所形成之全部或部分之電路可位於探針卡總成100(見第1圖)之上。例如多工器50、匯流排57、微處理器55與記憶體59可位於探針卡總成100之上。在另一示例中，多工器50可位於探針卡總成100之上，並且記憶體59與微處理器55可位於測試器中(未顯示)。在這種施行方案中，匯流排57可包括來自於測試器之通道或從電氣連接器104內之通道連接穿過探針卡總成100至多工器50之電氣路徑，在尚有之例一示例中，多工器50、匯流排57、微處理器55與記憶體59可位於測試器(未顯示)，並且多工器50之輸出可透過從連接於探針卡總成100之電氣連接器104內之通道連接之測試器而提供至探針卡總成100(見第1圖)。包含多工器50、匯流排57、微處理器55與記憶體59之控制電路僅作為例示而以，而其他部件亦可被用來提供控制信號至分壓器52、54之控制輸入，例如微處理器55可全部或部份地被硬體邏輯電路取代。在另一示例中並不需包括多工器50，微處理器55可直接地或透過非多工器之電路元件(如緩衝器)而將控制信號提供至分壓器52、54，在另一可能修改之示例中，由多工器50、匯流排57、微處理器55與記憶體59所代表之控制電路可位於非探針卡總成100所連接之一測試器(未顯示)中，例如全部或部分之電路可位在一裝置(非測試器)中，該裝置可電氣連接於探針卡總成100。
為了在圖式中清楚地與以上之討論一致，在第8圖中對於連接至每一個DUT 56、58之每一個DUT探針群組僅顯示單個探針，當然，在一般情況下會有許多來自於被連接至DUT 56、58端子之每一個DUT探針群組之探針，如第8圖所顯示的每一個探針具有一與之相對應的數位分壓器。另外，在一例示性之實施例中，總共有102個DUT探針群組如第8圖所顯示地被平行地以線連接，正如同將可見到的，這樣可允許在51個DUT探針群組內兩個不同群組之間的切換，如同先前在實施例中所說明地，可被使用之DUT探針群組的數量係多於在此示例中所使用的102個，並且在DUT探針群組中的兩個不同群組可有相同數量並且多於或少於51個DUT探針群組或者在每一個群組中具有不同數量之DUT探針群組。
現在考慮到第8圖之電路運作，處理器55可用已知的方式來規劃以經由多工器50而施加控制信號至每一個分壓器47、48。該等控制信號具有兩種狀態，如同已討論過的，該控制信號之一第一狀態可使控制信號施加於分壓器之阻抗位準具有足夠高的阻抗而使得不能通過信號線51所接收之信號(如來自於測試器之測試信號)，該控制信號之一第二狀態可使分壓器具有足夠低之阻抗以通過信號線51所接收之信號(如來自於測試器之測試信號)，不同狀態之控制信號可選擇地被施加於分壓器以將每一個分壓器置於高阻抗狀態或低阻抗狀態，這種功能可用於創建DUT探針群組之一第一預定型樣其可運作以用於如第4圖所顯示之測試。在該可運作之探針群組以及與其等相對應之DUT相對彼此而移動以讓探針和DUT如第4圖所顯示地作壓力接觸之後，將用已知的方式來進行測試，並且將探針移開。第8圖所述之電路可接著被用來產生可運作之探針群組之一第二預定型樣，如第5圖所示。該等探針可再次地與晶圓接觸並再次地進行測試。
現在轉移至第9圖，在另一實施例中與先前所述之結構相對應的結構以相同的數字來作辨認。第9圖之電路包括電阻器60、62而每一個皆與開關64、66並聯。雖然在第9圖中顯示三個電阻器與開關，並且有兩個電阻器被標示為60、62以及兩個開關被標示為64、66，但可使用更多或更少之電阻器或開關，並且在此參考電阻器60、62或開關64、66分別意指在第9圖中的若干或全部之電阻器或開關。在第9圖所顯示之結構中，每一個電阻器60、62和與其等相關聯之開關64、66在本質上係取代第8圖顯示結構中分壓器之位置。電阻器60、62之阻抗值可以足夠高以有效地防止信號線51所接收的信號通過，並且當開關64、66閉路時可提供一低阻抗旁路電氣路徑以在閉路時繞過其相關聯之電阻器，因此可允許信號線51所接收的信號通過相關聯之探針52、54。另一方面第9圖所顯示的結構可類似於並可被组配及操作如第8圖所顯示之結構。
開關64、66可為機械式的，諸如繼電器接點，或可為固態開關。該等開關之開路或閉路可由經規劃之處理器55來控制或可用關於在第8圖所討論之任何替代物來控制，如同已經提過的，第9圖之實施例可如第8圖之實施例般地運作除了開關64、66之開路與閉路之外，當開關閉路時有效地將每一個探針52、54連接至信號線51，並且在開關開路時將每一個探針52、54從信號線51斷開。例如，電阻器(如60、62)之阻抗值可以足夠高以防止信號線51所接收之信號(如來自於信號線51所連接之一測試器之測試信號)通過電阻器。
第10圖說明一實施例，其在大體上類似於第8及9圖之實施例除了提供於每一個DUT 56、58之晶片選擇端子之外。一特定DUT之晶片選擇端子可被组配以選擇性地將該特定DUT之內部電路連接至該特定DUT之輸入及/或輸出端子並將該特定DUT之內部電路從該特定DUT之輸入及/或輸出端子(未顯示在第10圖中)斷開，每一個在第10圖之DUT 56、58係和晶片選擇端子70、72一起顯示。
在第10圖之實施例中，晶片選擇控制器68可在經規劃之處理器55之控制下或在任何關於第8圖所述之任一控制變數之控制下運作。晶片選擇控制器68可在如第1圖之探針卡總成100之一探針卡總成之上，經規劃之處理器55亦可在這樣的探針卡總成100之上或在一測試器中。這種實施例依賴於有適當之DUT形成於晶圓之上而具有晶片選擇端子70、72，在測試期間如探針73可接觸DUT 56、58之CS端子70、72，並且選擇器68可控制施加於每一個DUT 56、58之CS端子70、72之信號狀態。晶片選擇端子70、72可被設計在DUT中以加速測試程序或為已經考量在已完成之裝置中的DUT設計之一部分。
無論如何，參考DUT 58，當晶片選擇端子72係在第一狀態以響應於出現在探針73之電壓，DUT 58之輸入及/或輸出端子(未顯示於第10圖，但其可如第1圖之端子108)被耦合(如電氣耦合)於DUT 58之內部電路，其意指DUT 58係透過探針54而連接至信號線51。然而當晶片選擇端子72係在第二狀態時，DUT 58之內部電路係從DUT 58之輸入及/或輸出端子而被解耦，在此狀態中，雖探針54係電氣連接至DUT 58之輸入及/或輸出端子，但信號線51上之測試信號並未輸入DUT 58，此可用一種已知的方法來完成，如藉由將至少若干之DUT端子置於高阻抗或浮動狀態以響應於對晶片選擇端子第二狀態之施加，在第10圖中於其它DUT上之晶片選擇端子可如晶片選擇端子72般操作。
第10圖中連接至探針52、54之電阻器係有選擇餘地的，其可用以於測試期間在DUT 56、58之間提供若干隔離，因此，該等電阻器可被製作成具有足夠低之阻抗以允許測試信號通過然而具有足夠高之阻抗以將一探針從另一探針所接觸之DUT上的缺陷隔離。
在測試過程中第10圖之實施例可如上所述地以產生第4及第5圖之經規劃的晶片選擇技術來操作。應瞭解在任一該等實施例中，第4及第5圖之預定型樣間之切換可在不須將探針從DUT端子移除下發生，另外在測試期間多於兩種以上之型樣可被產生並且不同數量之DUT探針群組可作成任意形狀之型樣。這些實施例之任一者可在本案相關申請案，即美國專利申請案第11/028,940號之探針群組中有效地實施以用於探針頭陣列，該案亦讓渡於本案之受讓人。本發明亦可用任何其它型式之探針卡，如針式探針卡、眼鏡蛇探針卡、薄膜探針卡或任何其它適合的探針卡來實施。
第11圖之實施例類似於第10圖所顯示者，除了在第11圖中一單一測試器通道(如連接至信號線76、78、80之一者)可在單一測試期間將一個以上之輸入驅動至一或多個之DUT探針90、92。如以上關於第8圖所討論地，信號線76、78、80通常可類似於並可被組配並電氣式地連接至第1圖之探針卡總成100之電氣連接器104中的通道連接。一種驅動多探針之非限制性示例被揭示於美國專利第6,452,411號。如在第11圖之釋例性實施例中可見的，數條信號線76、78、80可從一測試器(未顯示)而被連接至不同的通訊通道。譬如，每一條信號線76、78、80可為如第1圖之探針卡總成100之探針卡總成的一部份，並且可藉由在第1圖所討論之電氣傳導路徑之一而被連接至電氣連接器104之一通道連接。每一條信號線76、78、80可被連接至隔離電阻器，如信號線80被連接至隔離電阻器86、88。第11圖之電阻器可如同並可被製成如第10圖之電阻器的尺寸。電阻器86、88之另一側可被連接至探針90、92其等係在不同之DUT探針群組中但經由信號線80而被連接至單一測試器通道。在第11圖之實施例中顯示探針90、92分別以壓力連接至DUT 80、84上之端點。如同第10圖地，並未顯示和每一個DUT探針群組相關聯之所有探針以簡化該等圖式。應瞭解每一個DUT探針群組，如壓力連接至DUT 84之DUT探針群組具有許多探針，每一個最終都被連接至第1圖之電氣連接器104內之通道連接。如第10圖之實施例，每一個在DUT上之晶片選擇CS端點，如在DUT 84上之CS端點，可經由被壓力連接至每一個晶片選擇CS端點之探針而被連接至一選擇器90(其可如第10圖之68)。
第11圖之實施例的操作可類似於第10圖。晶片選擇信號可被設定以允許單一測試器通道同時進行兩個DUT之測試。或者，晶片選擇信號可被選擇以在單一測試期間在每一個通道中僅有一個DUT被操作以用於測試。或者若干DUT可被選擇以用於單一通道之同時測試，這可藉由當其它DUT可有一個DUT被選擇並且該DUT並非在單一通道時施加適當的信號於該通道中每一個CS端點的方式來實行。這樣的靈活性在不同的型樣中，如在第4及第5圖與第6及第7圖中所顯示者，提供數種不同的方式以在不同的下觸期間被選擇而最佳化測試程序。
以上已用較佳實施例來描述並說明本發明之原理，應瞭解在配置與細節上本發明可被修改而不悖離這樣的原理，因此本人請求所有在以下申請專利範圍之精神與範疇內之所有修改以及變化物。
30、610．．．探針頭
68．．．晶片選擇控制器
32、620．．．DUT圖樣
70、72．．．晶片選擇端子
33、612、614、616．．．探針群組
100．．．探針卡總成
46．．．電路
104．．．連接器
47、48．．．分壓器
90、92、106．．．探針
50．．．多工器
108．．．端子
110．．．DUT
51、76、78、80．．．信號線
112．．．接線基體
55．．．微處理器
114．．．中間基體
52、54、56、58．．．DUT
116．．．探針基體
57．．．匯流排
120．．．彈簧結構
59．．．記憶體
618．．．基體
60、62、86、88．．．電阻器
64、66．．．開關
第1圖為一概略圖，其顯示根據本發明若干實施例之包含一安裝其上之探針頭之一探針卡總成。
第2圖係第1圖中位在探針頭之一DUT探針群組之一部份的特定放大圖。
第3圖係針對根據本發明若干實施例之位在探針頭之DUT探針群組之結構概略說明。
第4圖顯示第3圖之探針頭在具有數個DUT之晶圓上之一第一下觸期間，該等DUT之每一個被圖形化表示成在代表晶圓上之該等DUT周邊之粗黑線內的一個正方形。
第5圖為類似第4圖之一視圖，其顯示在一第二下觸期間之探針頭。
第6圖顯示根據本發明若干實施例所建構之另一探針頭在具有數個DUT之晶圓上之一第一下觸期間，該等DUT之每一個被圖形化表示成在代表晶圓上之該等DUT周邊之粗黑線內的一個正方形。
第7圖為類似第6圖之一視圖，其顯示在一第二下觸期間之探針頭。
第8圖為一極概略視圖，其顯示根據本發明若干實施例所建構之一電路之一部份。
第9圖為一極概略視圖，其顯示根據本發明若干實施例所建構之一電路之一部份。
第10圖為一極概略視圖，其顯示根據本發明若干實施例所建構之一電路之一部份及被設計以和此電路一起操作之DUT。
第11圖為一極概略視圖，其顯示根據本發明若干實施例所建構之一電路之一部份及被設計以和此電路一起操作之DUT。
51．．．信號線
52、54、56、58．．．DUT
55．．．微處理器
57．．．匯流排
59．．．記憶體
60、62．．．電阻器
64、66．．．開關

Claims (18)

  1. 一種接觸器裝置，其包含：通至來自一測試器的數條通訊通道之一電氣介面；配置來接觸將被測試之電子裝置的數支電氣式傳導探針；電氣式連接該電氣介面及數支該等探針之電氣式傳導路徑，該等電氣路徑中之第一條將該等通訊通道中之第一條電氣式地連接至具有一支以上之該等探針之一第一組；以及用於在該第一組探針中選擇少於所有的探針之構件，以供透過該等探針來從該第一條通訊通道將測試信號提供給該等電子裝置中之至少一個電子裝置。
  2. 如申請專利範圍第1項之接觸器裝置，其中：該第一組探針至少包含三支探針；並且用於選擇之該構件係被組配來選擇該第一組探針中少於所有的探針之任何組合作為一第一組合，以供透過該第一組合之該等探針來提供該等測試信號。
  3. 如申請專利範圍第1項之接觸器裝置，其中用於選擇之該構件包含數個分壓器，其每一個係配置在位於該電氣介面與該第一組探針之該等探針之一之間之該第一電氣路徑中。
  4. 如申請專利範圍第3項之接觸器裝置，其中該等分壓器之每一個包含控制該分壓器之阻抗額的一個控制輸入。
  5. 如申請專利範圍第4項之接觸器裝置，其中： 當該控制輸入處在一第一狀態時，該分壓器之阻抗係足夠高以有效地防止測試信號通過該分壓器，並且當該控制輸入處在一第二狀態時，該分壓器之該阻抗係足夠低以有效地允許測試信號通過該分壓器。
  6. 如申請專利範圍第1項之接觸器裝置，其更包含數個電阻器，其每一個係配置在位於該電氣介面與該第一組探針之該等探針之一之間之該第一電氣路徑中。
  7. 如申請專利範圍第6項之接觸器裝置，其中用於選擇之該構件包含數個旁路開關，其每一個係被組配來在閉路時提供一繞過該等電阻器之一之電氣路徑。
  8. 如申請專利範圍第7項之接觸器裝置，其中該等電阻器之每一個之阻抗位準係足夠高以有效地防止測試信號通過該電阻器。
  9. 如申請專利範圍第8項之接觸器裝置，其中該等開關之每一個包含用來控制該開關之開路或閉路的一個控制輸入。
  10. 如申請專利範圍第1項之接觸器裝置，其中該第一組探針內之該等探針係被組配來接觸該等電子裝置之第一組，並且用於選擇之該構件包含一第二多數支探針，此等探針每一支係被組配來接觸該第一組電子裝置之一上之一啟動輸入。
  11. 如申請專利範圍1項之接觸器裝置，其中該接觸器裝置包含一探針卡總成。
  12. 一種用於測試數個半導體裝置之設備，其包含： 在至少一個該等裝置上之一晶片選擇埠，其能響應於該埠上之一第一狀態將該裝置上之接點耦合至該裝置內之內部電路，並且響應於該埠上之一第二狀態將該裝置上之接點與該等內部電路解耦；數組測試探針群組，每一組測試探針群組被組配來接觸該等裝置之一；具有數群測試器通道群組之一測試器，每一群測試器通道群組係被組配來對應於該等測試探針群組之一，其中該等測試器通道群組之數量少於該等測試探針群組之數量，並且至少一組之該等測試器通道群組係經由被配置在該等測試器通道與該等測試探針之間的導體而被連接於一組以上之該等測試探針群組；一處理器，其被規劃來在測試該等裝置期間選擇性地施加該等第一及第二狀態至該晶片選擇埠。
  13. 如申請專利範圍第12項之設備，其中該處理器係被規劃來在數支該等探針之第一下觸於一第一群組之該等裝置之接點上的動作期間，將一第一預定型樣之該等測試探針群組連接至該等測試器通道群組，並且在數支該等探針之第二下觸於一第二群組之該等裝置之接點上的動作期間，將一第二預定型樣之該等測試探針群組連接至該等測試器通道群組。
  14. 如申請專利範圍第13項之設備，其中該等第一及第二預定型樣彼此不同。
  15. 如申請專利範圍第12項之設備，其中當該等測試探針 群組接觸相對應之裝置上的接點且維持該第一狀態時，該一裝置係有效地被連接至該等測試器通道群組中之第一組。
  16. 如申請專利範圍第12項之設備，其中當該等測試探針群組接觸相對應之裝置上的接點且維持該第二狀態時，該一裝置係有效地從該等測試器通道群組中之該第一組斷開。
  17. 如申請專利範圍第12項之設備，其中該等測試探針群組係一探針卡總成之一部份。
  18. 如申請專利範圍第12項之設備，其中該等裝置係形成在一半導體晶圓上。
TW096145165A 2006-12-06 2007-11-28 於用以測試半導體裝置之系統中分享資源之技術 TWI432734B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/567,705 US7852094B2 (en) 2006-12-06 2006-12-06 Sharing resources in a system for testing semiconductor devices

Publications (2)

Publication Number Publication Date
TW200835917A TW200835917A (en) 2008-09-01
TWI432734B true TWI432734B (zh) 2014-04-01

Family

ID=39492977

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096145165A TWI432734B (zh) 2006-12-06 2007-11-28 於用以測試半導體裝置之系統中分享資源之技術

Country Status (7)

Country Link
US (1) US7852094B2 (zh)
EP (1) EP2092355A4 (zh)
JP (1) JP2010512512A (zh)
KR (1) KR20090086471A (zh)
CN (1) CN101573627A (zh)
TW (1) TWI432734B (zh)
WO (1) WO2008070466A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7924035B2 (en) * 2008-07-15 2011-04-12 Formfactor, Inc. Probe card assembly for electronic device testing with DC test resource sharing
WO2010007472A1 (en) * 2008-07-17 2010-01-21 Freescale Semiconductor, Inc. An integrated circuit die, an integrated circuit package and a method for connecting an integrated circuit die to an external device
US7893700B2 (en) * 2008-07-28 2011-02-22 Formfactor, Inc. Configuration of shared tester channels to avoid electrical connections across die area boundary on a wafer
JP5260172B2 (ja) * 2008-07-31 2013-08-14 東京エレクトロン株式会社 被検査体の検査方法及び被検査体の検査用プログラム
US8089293B2 (en) * 2009-04-20 2012-01-03 Tektronix, Inc. Test and measurement instrument and method of configuring using a sensed impedance
KR20120106705A (ko) * 2009-06-22 2012-09-26 캐스캐이드 마이크로텍 드레스덴 게엠베하 전력 소자의 측정을 위한 방법
KR101647302B1 (ko) * 2009-11-26 2016-08-10 삼성전자주식회사 프로브 카드 및 이를 포함하는 테스트 장치
US9164159B2 (en) * 2012-12-14 2015-10-20 Apple Inc. Methods for validating radio-frequency test stations
KR102030385B1 (ko) 2013-03-07 2019-10-10 삼성전자주식회사 자동 테스트 장비 및 그 제어방법
CN103592474A (zh) * 2013-11-13 2014-02-19 上海华力微电子有限公司 可切换式探针卡
US9285394B2 (en) * 2014-01-09 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Testing apparatus and method
TWI595248B (zh) * 2016-01-20 2017-08-11 新特系統股份有限公司 使用開關切換單一訊號通道與複數個連接墊之連結的測試電路
US10592370B2 (en) 2017-04-28 2020-03-17 Advantest Corporation User control of automated test features with software application programming interface (API)
US10557886B2 (en) 2017-04-28 2020-02-11 Advantest Corporation Test system supporting multiple users using different applications
US10241146B2 (en) 2017-05-01 2019-03-26 Advantest Corporation Test system and method
CN107589920B (zh) * 2017-07-31 2021-02-19 杭州旗捷科技有限公司 用于芯片的复位方法、电子设备、存储介质及设备
EP3553542A1 (en) * 2018-04-13 2019-10-16 General Electric Technology GmbH Testing assembly
KR102501995B1 (ko) 2019-12-18 2023-02-20 주식회사 아도반테스토 하나 이상의 피시험 장치를 테스트하기 위한 자동식 테스트 장비 및 자동식 테스트 장비의 작동 방법
JP7217293B2 (ja) 2019-12-18 2023-02-02 株式会社アドバンテスト １または複数の被テストデバイスをテストするための自動テスト装置、および、自動テスト装置を操作するための方法
CN113740700A (zh) * 2020-05-27 2021-12-03 泰科电子(上海)有限公司 电路板测试系统
CN111638441A (zh) * 2020-06-04 2020-09-08 硅谷数模(苏州)半导体有限公司 芯片功耗的测试电路及方法、芯片
KR102215319B1 (ko) 2020-11-13 2021-02-15 (주)에이블리 반도체검사장비 디바이스 인터페이스 보드 및 그 운용방법
KR102242257B1 (ko) 2020-12-09 2021-04-20 (주)에이블리 반도체검사장비 디바이스 인터페이스 보드 및 그 운용방법
KR102520449B1 (ko) * 2021-04-29 2023-05-03 (주)샘씨엔에스 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3848188A (en) * 1973-09-10 1974-11-12 Probe Rite Inc Multiplexer control system for a multi-array test probe assembly
US4837622A (en) * 1985-05-10 1989-06-06 Micro-Probe, Inc. High density probe card
US5053700A (en) * 1989-02-14 1991-10-01 Amber Engineering, Inc. Method for wafer scale testing of redundant integrated circuit dies
DE69219165T2 (de) * 1991-01-11 1997-08-07 Texas Instruments Inc Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung
US5210485A (en) * 1991-07-26 1993-05-11 International Business Machines Corporation Probe for wafer burn-in test system
JPH0653299A (ja) * 1992-07-31 1994-02-25 Tokyo Electron Yamanashi Kk バーンイン装置
JPH06151531A (ja) * 1992-11-13 1994-05-31 Tokyo Electron Ltd プローブ装置
US6064213A (en) * 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
US6246247B1 (en) * 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US5585737A (en) * 1993-12-27 1996-12-17 Tokyo Electron Kabushiki Kaisha Semiconductor wafer probing method including arranging index regions that include all chips and minimize the occurrence of non-contact between a chip and a probe needle during chip verification
JP3080847B2 (ja) * 1994-10-05 2000-08-28 日本電気株式会社 半導体記憶装置
EP0707214A3 (en) * 1994-10-14 1997-04-16 Hughes Aircraft Co Multiport membrane probe to test complete semiconductor plates
US5642054A (en) * 1995-08-08 1997-06-24 Hughes Aircraft Company Active circuit multi-port membrane probe for full wafer testing
US5736850A (en) * 1995-09-11 1998-04-07 Teradyne, Inc. Configurable probe card for automatic test equipment
JP3135825B2 (ja) * 1995-09-27 2001-02-19 株式会社東芝 プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法
US6201383B1 (en) * 1998-01-22 2001-03-13 International Business Machines Corporation Method and apparatus for determining short circuit conditions using a gang probe circuit tester
JPH11231022A (ja) * 1998-02-13 1999-08-27 Matsushita Electric Ind Co Ltd 半導体装置の検査方法および検査装置
US6452411B1 (en) * 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
US6657455B2 (en) * 2000-01-18 2003-12-02 Formfactor, Inc. Predictive, adaptive power supply for an integrated circuit under test
JP2001291750A (ja) * 2000-04-06 2001-10-19 Seiko Epson Corp プローブカード及びそれを用いたチップ領域ソート方法
US7053646B2 (en) * 2000-09-15 2006-05-30 Orsillo James F Apparatus and method for use in testing a semiconductor wafer
US6856150B2 (en) * 2001-04-10 2005-02-15 Formfactor, Inc. Probe card with coplanar daughter card
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US6570397B2 (en) * 2001-08-07 2003-05-27 Agilent Technologies, Inc. Timing calibration and timing calibration verification of electronic circuit testers
US6714828B2 (en) * 2001-09-17 2004-03-30 Formfactor, Inc. Method and system for designing a probe card
US7290192B2 (en) * 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
US8581610B2 (en) * 2004-04-21 2013-11-12 Charles A Miller Method of designing an application specific probe card test system
US7307433B2 (en) * 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
US7230437B2 (en) * 2004-06-15 2007-06-12 Formfactor, Inc. Mechanically reconfigurable vertical tester interface for IC probing
US7453258B2 (en) * 2004-09-09 2008-11-18 Formfactor, Inc. Method and apparatus for remotely buffering test channels
US7282933B2 (en) * 2005-01-03 2007-10-16 Formfactor, Inc. Probe head arrays
US7245134B2 (en) * 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
US7557592B2 (en) * 2006-06-06 2009-07-07 Formfactor, Inc. Method of expanding tester drive and measurement capability

Also Published As

Publication number Publication date
US20080136432A1 (en) 2008-06-12
EP2092355A2 (en) 2009-08-26
US7852094B2 (en) 2010-12-14
WO2008070466A3 (en) 2008-11-06
JP2010512512A (ja) 2010-04-22
CN101573627A (zh) 2009-11-04
EP2092355A4 (en) 2012-06-06
WO2008070466A2 (en) 2008-06-12
TW200835917A (en) 2008-09-01
KR20090086471A (ko) 2009-08-12

Similar Documents

Publication Publication Date Title
TWI432734B (zh) 於用以測試半導體裝置之系統中分享資源之技術
US5736850A (en) Configurable probe card for automatic test equipment
US7944225B2 (en) Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test
US7924035B2 (en) Probe card assembly for electronic device testing with DC test resource sharing
US7649366B2 (en) Method and apparatus for switching tester resources
JP5845256B2 (ja) デバイス貫通バイアのための試験技法
CN108351378B (zh) 测试多个裸片的系统及方法
TWI387762B (zh) 測試系統以及測試用基板單元
KR20140020967A (ko) 전자 부품의 자동화된 시험 및 검증을 위한 장치
KR100702003B1 (ko) 프로브 카드
JP4456325B2 (ja) 検査方法及び検査装置
JPS5826171B2 (ja) 集積回路モジユ−ル
JPH10319080A (ja) 非実装プリント回路基板の試験装置及び方法
KR100977060B1 (ko) 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법
KR20080061735A (ko) 피시험 장치, 이를 테스트 하기 위한 시스템 및 방법
JP3135135B2 (ja) 半導体装置，その製造方法，その試験方法及びその試験装置
JP3178424B2 (ja) 集積回路試験装置及び集積回路試験方法
KR100826980B1 (ko) 메모리 테스트 장치
JP3076293B2 (ja) 半導体装置特性試験装置およびその試験方法
JP2011196746A (ja) 上下可動式プローブカード、試験方法及び試験装置
JP2007012709A (ja) 半導体検査装置および半導体装置の検査方法
WO2007113918A1 (ja) 緊急停止装置及びそれを備えた電子部品試験装置並びに電子部品試験装置の緊急停止方法
JP3290760B2 (ja) プローブテスト装置およびプローブテスト方法
JPH0843471A (ja) プリント基板検査方法並びにその装置
JPH0629361A (ja) 非実装ダイ用ウエハー・レベル・バーン・イン

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees