KR101313531B1 - 시험 장치 및 시험 방법 - Google Patents

시험 장치 및 시험 방법 Download PDF

Info

Publication number
KR101313531B1
KR101313531B1 KR1020117014757A KR20117014757A KR101313531B1 KR 101313531 B1 KR101313531 B1 KR 101313531B1 KR 1020117014757 A KR1020117014757 A KR 1020117014757A KR 20117014757 A KR20117014757 A KR 20117014757A KR 101313531 B1 KR101313531 B1 KR 101313531B1
Authority
KR
South Korea
Prior art keywords
contactor
test
probe card
wafer
contact pads
Prior art date
Application number
KR1020117014757A
Other languages
English (en)
Other versions
KR20110099277A (ko
Inventor
히로시 사카타
켄 미야타
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110099277A publication Critical patent/KR20110099277A/ko
Application granted granted Critical
Publication of KR101313531B1 publication Critical patent/KR101313531B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Abstract

반도체 웨이퍼 상에 형성된 복수의 피시험 디바이스를 시험하는 시험 장치에 있어서, 반도체 웨이퍼에 중합되는 접속면에서 상기 복수의 피시험 디바이스의 접점에 각각 접속되고, 접속면의 이면에 대응하는 복수의 접점이 배치되는 프로브 카드와, 프로브 카드의 복수의 접점 중의 각 부분에 순차적으로 접속함으로써, 반도체 웨이퍼 상의 복수의 피시험 디바이스를 시험하는 시험 헤드를 포함한다.

Description

시험 장치 및 시험 방법{TESTING APPARATUS AND TESTING METHOD}
본 발명은, 시험 장치 및 시험 방법에 관한 것이다.
아래의 특허 문헌 1에는, 한 장의 웨이퍼에 형성된 복수의 반도체 집적회로를 일괄하여 검사하는 검사 장치가 기재되어 있다. 이에 의해 웨이퍼 한 장당의 검사 시간을 단축하여 생산성을 향상시키고 있다.
일본특허공개 2006-278949호 공보
집적도의 향상 그리고 기판의 대형화에 수반하여, 기판 단위로 시험을 하는 경우의 시험 대상의 규모도 거대하게 되어 있다. 이에 대해서, 반도체 집적 회로의 수와 같은 수의 시험 회로 및 접촉 단자를 마련하면, 시험 장치의 규모도 커진다. 이 때문에, 시험 장치는 대형인 한편 고가로 되어, 반도체 장치의 제조 코스트에도 영향을 주고 있다.
상기 과제를 해결하기 위하여, 본 발명의 제1 태양으로서 반도체 웨이퍼 상에 형성된 복수의 피시험 디바이스를 시험하는 시험 장치에 있어서, 반도체 웨이퍼에 중합되는 접속면에서 상기 복수의 피시험 디바이스의 접점에 각각 접속되고, 접속면의 이면에 대응하는 복수의 접점이 배치되는 프로브 카드와, 프로브 카드의 복수의 접점 중의 각 부분에 순차적으로 접속함으로써, 반도체 웨이퍼 상의 복수의 피시험 디바이스를 시험하는 시험 헤드를 포함하는 시험 장치가 제공된다.
또한, 본 발명의 제2 태양으로서 반도체 웨이퍼 상에 형성된 복수의 피시험 디바이스를 시험하는 시험 방법에 있어서, 반도체 웨이퍼에 중합되는 접속면에서 복수의 피시험 디바이스의 접점에 각각 접속되고, 접속면의 이면에 대응하는 복수의 접점이 배치되는 프로브 카드를 준비하는 단계와, 프로브 카드의 복수의 접점 중의 각 부분에 순차적으로 시험 헤드를 접속함으로써, 반도체 웨이퍼 상의 복수의 피시험 디바이스를 시험하는 단계를 포함하는 시험 방법이 제공된다.
상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이들 특징군의 서브 콤비네이션도 발명이 될 수 있다.
도 1은 시험 장치(100)의 정면도이다.
도 2는 시험 장치(100)의 부분 종단면도이다.
도 3은 시험 장치(100)의 부분 수평 단면도이다.
도 4는 얼라인먼트 유닛(400)의 부분 종단면도이다.
도 5는 테스트 헤드(200)의 단면도이다.
도 6은 프로브 카드(300)의 분해도이다.
도 7은 멤브레인 유닛(370)의 부분 확대 단면도이다.
도 8은 PCR 시트(340, 360)의 부분 확대 단면도이다.
도 9는 인터포저(350)의 부분 단면도이다.
도 10은 배선 기판(320)의 평면도이다.
도 11은 배선 기판(320)의 평면도이다.
도 12는 컨택터(202)의 부분 분해 사시도이다.
도 13은 컨택터(202)의 확대 단면도이다.
도 14는 컨택터 하우징(280)에서의 신호 배열을 나타내는 도면이다.
도 15는 테스트 헤드(200) 및 프로브 카드(300)의 단면도이다.
도 16은 테스트 헤드(200) 및 프로브 카드(300)의 단면도이다.
도 17은 시험 실행 영역(103)을 나타내는 평면도이다.
도 18은 시험 실행 영역(103)을 나타내는 평면도이다.
이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위와 관련되는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은, 시험 장치(100) 전체를 나타내는 정면도이다. 시험 장치(100)는, EFEM(110), 조작부(120), 로드 유닛(130), 칠러(140)를 구비한다.
EFEM(110)는, 시험 대상이 되는 기판을 시험 장치(100)의 내부에서 반송(搬送)하는 기구를 내장한다. 시험 장치(100) 내에서 EFEM(110)는 치수가 가장 크기 때문에, 시험 장치(100)의 동작 상태를 나타내는 시그널 램프(112)와, 시험 장치(100)를 비상 정지시키는 경우에 조작하는 EMO(114)가, EFEM(110) 전면의 높은 위치에 배치된다.
조작부(120)도, EFEM(110)에 지지된다. 조작부(120)는, 디스플레이(122), 암(124) 및 입력 장치(126)를 가진다. 암(124)은, 일단이 EFEM(110)에 결합되고, 타단에서 디스플레이(122) 및 입력 장치(126)를 이동이 자유롭게 지지한다.
디스플레이(122)는, 예를 들면 액정 표시 장치 등을 포함하고, 시험 장치(100)의 동작 상태, 입력 장치(126)로부터의 입력 내용의 에코-백 등을 표시한다. 입력 장치(126)는, 키보드, 마우스, 트랙볼, 죠그 타이얼 등을 포함할 수 있고, 시험 장치(100)의 설정, 조작 등을 받아들인다.
로드 유닛(130)은, 로드 테이블(132) 및 로드 게이트(134)를 가진다. 로드 테이블(132)은, 시험의 대상이 되는 반도체 웨이퍼를 수용한 용기가 실린다. 로드 게이트(134)는, 시험 장치(100)에 반도체 웨이퍼를 반입 또는 반출하는 경우에 개폐한다. 이에 의해, 시험 장치(100) 내부의 청정도를 저하시키지 않으면서, 외부로부터 반도체 웨이퍼를 로드할 수 있다.
칠러(140)는, 시험 장치(100)에서의 시험 동작에 의해 온도가 상승한 웨이퍼를 반출 전에 냉각하는 경우 등에, 냉각된 냉매를 공급한다. 이 때문에, 칠러(140)는, 열교환기를 가지고, 시험을 실행하는 테스트 헤드의 근방에 배치된다. 또한, 칠러(140)은, 많은 경우는 냉매를 냉각하는 목적으로 사용된다. 그렇지만, 가열용 열원을 공급하는 목적으로, 열매의 가열에 사용되는 경우도 있다. 또한, 냉각 또는 가열된 열매(熱媒)의 공급원이 시험 장치(100)의 외부에 별도 준비되어 있는 경우는, 칠러(140)가 시험 장치(100)로부터 생략되는 경우도 있다.
도 2는, 시험 장치(100)의 부분 종단면도이다. 도 1과 공통의 요소에는 같은 참조 번호를 부여하고 중복하는 설명을 생략한다. 시험 장치(100)는, 로드 유닛(130), EFEM(110), 메인 프레임(160), 얼라인먼트 유닛(400), 프로브 카드(300) 및 테스트 헤드(200)를 구비한다. 이 도면에서는 칠러(140)의 도시는 생략했다.
이 시험 장치(100)에서는, 로드 유닛(130), EFEM(110) 및 메인 프레임(160)이, 전면(도면 중의 좌측)에서 후방(도면 중의 우측)으로 향하여 순차적으로 인접하여 배치된다. 또한, 얼라인먼트 유닛(400), 프로브 카드(300) 및 테스트 헤드(200)는, 메인 프레임(160)의 위에 적층된다.
로드 유닛(130)의 로드 테이블(132)에는, FOUP(150)가 실리고 있다. FOUP(150)는, 시험 대상이 되는 웨이퍼(101)을 복수로 격납한다. 또한, 시험 종료 후의 웨이퍼(101)를 회수하는 경우에도, FOUP(150)에 웨이퍼가 수납된다.
EFEM(110)는, 로봇 암(116)을 내장한다. 로봇 암(116)은, 레일(115)에 따라 주행하는 칼럼(117)에 탑재되어, 로드 유닛(130) 및 얼라인먼트 유닛(400)의 사이에 웨이퍼를 수송한다. 이 때문에, 로드 유닛(130)와 EFEM(110), 얼라인먼트 유닛(400)과 EFEM(110)는, 각각 내부에서 기밀로 연통하여, 이러한 내부는 높은 청정도를 유지한다.
메인 프레임(160)은, 시험 장치(100) 전체의 동작을 제어한다. 예를 들면, 조작부(120)에 접속되어, 입력 장치(126)로부터 입력을 받아들여, 그것을 시험 장치(100)의 각부에 반영시킨다. 또한, 시험 장치(100)의 동작 상태를 반영시킨 표시 내용을 생성하여, 디스플레이(122)에 표시시킨다.
더욱이, 메인 프레임(160)은, 로드 유닛(130), EFEM(110) 및 얼라인먼트 유닛(400)의 동작을 동기시켜, 웨이퍼(101)를 서로 주고 받게 한다. 또한 더욱이, EMO(114)가 조작된 경우는, 시험 장치(100) 각 부의 동작을 즉시 정지시킨다. 이러한 동작은, 시험의 대상이 되는 웨이퍼(101)의 종류, 시험의 내용에 관련되지 않고 요구되므로, 메인 프레임(160)은 시험 장치(100)에 항상 마련된다.
얼라인먼트 유닛(400)은, 얼라인먼트 스테이지(410)를 가진다. 환언하면, 프로브 카드(300)를 교환함으로써, 레이아웃이 다른 웨이퍼(101)에 시험 장치(100)를 대응시킬 수 있다.
얼라인먼트 스테이지(410)는, 웨이퍼 트레이(450) 및 웨이퍼(101)를 탑재하여 레일(402)에 따라 주행한다. 또한, 얼라인먼트 스테이지(410)는, 수직 방향으로 신축하여, 탑재한 웨이퍼(101)를 상승 또는 강하시킬 수 있다. 이에 의해, 프로브 카드(300)에 대해서 웨이퍼(101)을 위치 맞춤한 후, 웨이퍼(101)를 상방의 프로브 카드(300)에 대하여 누른다.
프로브 카드(300)는, 시험 장치(100)에서 시험을 실행하는 경우에, 테스트 헤드(200)와 웨이퍼(101)의 사이에 개재하고, 테스트 헤드(200) 및 웨이퍼(101)를 전기적으로 접속한다. 이에 의해, 테스트 헤드(200)와 웨이퍼(101)의 사이에 전기적인 신호 경로가 형성된다.
테스트 헤드(200)는, 복수의 핀 엘렉트로닉스(210)을 격납한다. 핀 엘렉트로닉스(210)는, 시험의 대상 및 시험의 내용에 따라 요구되는 전기 회로를 실장한다. 환언하면, 테스트 헤드(200)는, 하면에 장착된 컨택터(202)를 통해서, 프로브 카드(300)에 대해서 전기적으로 접속된다.
상기와 같은 시험 장치(100)에서, 시험에 제공하는 웨이퍼(101)는, FOUP(150)에 수용된 상태로, 로드 테이블(132)에 탑재된다. 로봇 암(116)은, 로드 게이트(134)를 통해 웨이퍼(101)를 1매씩 취출하여, 얼라인먼트 유닛(400)에 수송한다.
얼라인먼트 유닛(400)에서, 웨이퍼(101)는, 얼라인먼트 스테이지(410) 상의 웨이퍼 트레이(450)에 탑재된다. 얼라인먼트 스테이지(410)는, 탑재된 웨이퍼(101)를 프로브 카드(300)에 대해서 위치 맞춤한 후, 프로브 카드(300)에 대해서 하방으로부터 누른다. 이후의 동작에 대해서는 후술한다.
도 3은, 시험 장치(100)의 부분 수평 단면도이다. 도 1 및 도 2와 공통의 요소에는 같은 참조 번호를 부여하고 중복하는 설명을 생략한다. 시험 장치(100)는, 4기의 로드 유닛(130)과 4기의 테스트 헤드(200)을 구비한다. 또한, 로드 유닛(130)의 각각에는, FOUP(150)가 장전된다.
EFEM(110) 및 얼라인먼트 유닛(400)은 1기씩 배치된다. 또한, 얼라인먼트 유닛(400)은, 단일의 얼라인먼트 스테이지(410)를 구비한다.
EFEM(110)에서, 로봇 암(116)을 지지하는 칼럼(117)은, 레일(115)에 따라, EFEM(110)의 실질적으로 전체 폭에 걸쳐서 이동한다. 따라서, 로봇 암(116)은, 4기의 로드 유닛(130) 및 4기의 테스트 헤드의 모두에 웨이퍼(101)를 수송할 수 있다.
덧붙여 EFEM(110) 내부의, 칠러(140)과 반대측의 단부에, 프리 얼라이너(118)가 배치된다. 프리 얼라이너(118)는, 로봇 암(116)에 대한 웨이퍼(101)의 탑재 위치를, 테스트 헤드(200)가 요구하는 정밀도 보다는 낮지만 상당히 높은 정밀도로 조정한다.
이에 의해, 로봇 암(116)이 웨이퍼 트레이(450)에 웨이퍼(101)를 탑재하는 경우의 초기 위치 정밀도가 향상되어, 프로브 카드(300)에 대한 위치 맞춤에 필요로 하는 시간이 단축된다. 또한, 시험 장치(100)의 처리율을 향상시킬 수 있다.
얼라인먼트 유닛(400)은, 레일(402, 422), 스테이지 캐리어(420), 얼라인먼트 스테이지(410) 및 마이크로스코프(430)을 가진다. 레일(402)은, 케이스(401) 저면의 실질적으로 전체 폭에 걸쳐서 배치된다. 스테이지 캐리어(420)는, 레일(402)에 따라, 케이스(401)의 길이 방향으로 이동한다.
스테이지 캐리어(420)는, 케이스(401)의 레일(402)에 직행하는 레일(422)를 상면에 가진다. 얼라인먼트 스테이지(410)는, 레일(422) 위를 케이스(401)의 폭 방향으로 이동한다.
마이크로스코프(430)의 일부는, 테스트 헤드(200)의 각각에 대응하여, 프로브 카드(300)의 각각의 바로 근처에 배치된다. 이러한 마이크로스코프(430)는, 케이스(401)의 천정면에, 하방으로 향해 배치된다.
또한, 한 쌍의 마이크로스코프(430)가, 얼라인먼트 스테이지(410)와 함께, 스테이지 캐리어(420)에 탑재된다. 이 한 쌍의 마이크로스코프(430)는, 얼라인먼트 스테이지(410)와 함께 이동한다. 또한, 이러한 마이크로스코프(430)는, 상방으로 향해 배치된다.
이러한 마이크로스코프(430)를 이용하는 것으로, 프로브 카드(300)에 대해서 얼라인먼트 스테이지(410) 상의 웨이퍼(101)를 위치 맞춤할 수 있다. 즉, 얼라인먼트 스테이지(410) 최상에 탑재된 단계에서는, 웨이퍼(101)의 위치는, 프리 얼라인먼트의 정밀도로 위치 결정되고 있다. 여기에서, 하부를 향한 마이크로스코프(430)로 웨이퍼(101)의 예를 들면 가장자리를 검출함으로써, 웨이퍼(101)의 위치를 정확하게 검출할 수 있다.
한편, 케이스(401)에 배치된 마이크로스코프의 프로브 카드(300)에 대한 상대적 위치는 이미 알고 있다. 이에 의해, 웨이퍼(101)의 위치와 프로브 카드(300)의 위치의 차분을 검출하고, 그것이 보상되도록 얼라인먼트 스테이지(410)를 이동 시켜, 웨이퍼(101) 및 프로브 카드(300)를 위치 맞춤할 수 있다.
덧붙여 웨이퍼(101)의 검출은, 가장자리의 검출에 한정되는 것은 아니고, 디스플레이(122)에 마이크로스코프(430)의 영상을 표시하여, 수동으로 위치 맞춤하여도 된다. 또한, 웨이퍼 트레이(450) 등에 마련한 피디셜 마크를 참조하여, 시험 장치(100)가 자동적으로 위치 맞춤되어도 된다.
도 4는, 얼라인먼트 유닛(400)의 구조를 나타내는 부분 종단면도이다. 도 1 내지 도 3과 공통의 요소에는 같은 참조 번호를 부여하고 중복하는 설명을 생략한다. 얼라인먼트 유닛(400)은, 케이스(401), 얼라인먼트 스테이지(410) 및 행거 후크(440)를 구비한다.
케이스(401)는, 복수의 테스트 헤드(200), 예를 들면 4기의 테스트 헤드(200)에 따른 폭을 가진다. 또한, 케이스(401)의 상면에는, 테스트 헤드(200)의 각각에 대응하여 4매의 프로브 카드(300)가 장착된다. 더욱이, 케이스(401) 내부의 천정면에는, 테스트 헤드(200)의 각각에 대응하는 위치에, 개폐하는 행거 후크(440)가 각각 배치된다.
행거 후크(440)는, 닫은 경우에는 웨이퍼 트레이(450)를 매달아 내려, 프로브 카드(300)의 바로 밑으로 유지한다. 행거 후크(440)가 열린 경우, 웨이퍼 트레이(450)는 개방된다. 이에 의해, 얼라인먼트 유닛(400)은, 테스트 헤드(200) 및 프로브 카드(300)의 각각의 바로 밑에, 각각 웨이퍼 트레이(450)를 대기시킨다.
얼라인먼트 스테이지(410)는, 케이스(401)의 저면에 배치된 레일(402)에 따라, 어느 테스트 헤드(200)의 하방에도 이동할 수 있다. 또한, 얼라인먼트 스테이지(410)는, 수직 방향으로 신축하여, 탑재한 웨이퍼 트레이(450) 등을 상승 또는 강하시킬 수 있다.
상기와 같은 구조를 가지는 얼라인먼트 유닛(400)에 있어서, 행거 후크(440)에 유지된 웨이퍼 트레이(450)는, 하방으로부터 얼라인먼트 스테이지(410)를 상승시키는 것으로, 일단, 단독으로 얼라인먼트 스테이지(410)에 탑재된다. 계속하여, 행거 후크(440)를 열어 개방한 상태로 얼라인먼트 스테이지(410)를 강하시키는 것으로, 웨이퍼 트레이(450)를 행거 후크(440)로부터 개방한다.
또한, 얼라인먼트 스테이지(410)의 강하에 의해 상면이 개방된 웨이퍼 트레이(450)에, EFEM(110)의 로봇 암(116)이 웨이퍼(101)를 탑재한다. 이렇게 하여, 얼라인먼트 스테이지(410)는, 웨이퍼 트레이(450)에 실린 상태로 웨이퍼(101)를 탑재할 수 있다.
다음으로, 얼라인먼트 스테이지(410)는, 프로브 카드(300)에 대해서 웨이퍼(101)를 위치 맞춤하면서, 웨이퍼 트레이(450)를 상승시켜, 프로브 카드(300)의 하면에 누른다. 프로브 카드(300)는, 눌린 웨이퍼 트레이(450) 및 웨이퍼(101)를 흡착한다. 프로브 카드(300)가 웨이퍼(101) 및 웨이퍼 트레이(450)를 흡착하는 구조에 대해서는 후술한다.
얼라인먼트 스테이지(410)는, 웨이퍼(101) 및 웨이퍼 트레이(450)를 남기고 이동하고, 다른 웨이퍼(101)를 수송한다. 이렇게 하여, 웨이퍼(101)를, 테스트 헤드(200)에 대해서 장전할 수 있다.
또한, 시험을 끝낸 웨이퍼(101)를 회수하는 경우는, 상기의 일련의 조작을 역의 순서로 실행하면 된다. 이에 의해, 로봇 암(116)에 의해 웨이퍼(101)를 반출할 수 있는 동시에, 웨이퍼 트레이(450)는, 테스트 헤드(200)의 바로 밑에 대기한다.
도시된 예에서는, 도면 상에서 우측의 테스트 헤드(200)의 바로 밑으로, 웨이퍼 트레이(450) 및 웨이퍼(101)가, 프로브 카드(300)에 흡착되고 있다. 행거 후크(440)는 닫혀 있지만, 웨이퍼 트레이(450)에는 접하지 않는다.
오른쪽으로부터 2번째의 테스트 헤드(200)의 바로 밑에서는, 얼라인먼트 스테이지(410)가, 탑재한 웨이퍼 트레이(450) 및 웨이퍼(101)을 밀어 올려, 프로브 카드(300)의 하면에 밀착시키고 있다. 다른 테스트 헤드(200)의 하부에서는, 행거 후크(440)가 웨이퍼 트레이(450)를 유지하여 대기하고 있다.
이와 같이, 얼라인먼트 유닛(400)에서는, 4기의 테스트 헤드(200)의 각각에 대응하여 웨이퍼 트레이(450)가 마련된다. 이에 의해, 테스트 헤드(200)의 각각이 개별적으로 웨이퍼(101)를 시험할 수 있다.
또한, 복수의 테스트 헤드(200)는, 서로 같은 종류의 시험을 실행하여도 되고, 서로 다른 종류의 시험을 실행하여도 된다. 또한, 후자의 경우, 시간이 걸리는 시험을 복수의 테스트 헤드에 담당하게 하는 것으로, 시험 장치(100)의 처리율을 향상시킬 수도 있다.
이와 같이, 시험 장치(100)에서는, 단일의 얼라인먼트 스테이지(410) 및 로봇 암(116)을, 복수의 테스트 헤드(200)에 대해서 이용한다. 이에 의해, 시험을 실행하고 있는 기간은 불필요한 얼라인먼트 스테이지(410) 및 로봇 암(116)의 이용 효율을 향상시킬 수 있다.
도 5는, 테스트 헤드(200)의 단면도이다. 도 1 내지 도 4와 공통의 요소에는 같은 참조 번호를 부여하여 중복하는 설명을 생략한다. 테스트 헤드(200)는, 케이스(201), 컨택터(202), 핀 엘렉트로닉스(210), 마더 보드(220) 및 플랫 케이블(230)을 구비한다.
케이스(201)의 내부에는, 복수의 중계 커넥터(224)를 가지는 마더 보드(220)이 수평으로 배치된다. 중계 커넥터(224)는, 마더 보드(220)의 상면 측 및 하면 측에 각각 리셉터클을 가져, 마더 보드(220)을 관통하는 신호 경로를 형성한다.
마더 보드(220)의 상면에서, 중계 커넥터(224)의 각각에는, 앵글 커넥터(222)를 통해서 핀 엘렉트로닉스(210)가 장착된다. 이러한 구조에 의해, 시험 대상의 사양 및 시험 내용에 따라 핀 엘렉트로닉스(210)를 교환할 수 있다.
복수의 핀 엘렉트로닉스(210)는, 서로 같은 사양인 경우도, 서로 다른 사양인 경우도 있다. 또한, 일부의 중계 커넥터(224)에, 핀 엘렉트로닉스(210)가 장착되지 않는 경우도 있다.
마더 보드(220)의 하면에서, 중계 커넥터(224)의 각각에는, 앵글 커넥터(226)를 통해서 소기판(228)이 접속된다. 소기판(228)에는, 플랫 케이블(230)의 일단이 접속된다. 이에 의해, 케이스(201) 내부의 핀 엘렉트로닉스(210)와 후술하는 컨택터(202)를, 플랫 케이블(230)을 통해서 접속할 수 있다.
케이스(201)의 하면에는, 컨택터(202)가 장착된다. 컨택터(202)는, 지지 기판(240), 삼차원 액츄에이터(250), 컨택터 기판(260), 서브 기판(270) 및 컨택터 하우징(280)을 가진다.
지지 기판(240)은, 상면이 케이스(201)에 대해서 고정되는 동시에, 하면에서, 삼차원 액츄에이터(250)의 상단을 지지한다. 삼차원 액츄에이터(250)의 하단은, 컨택터 기판(260)을 지지한다. 더욱이, 컨택터 기판(260)의 하면에는, 서브 기판(270) 및 컨택터 하우징(280)이 고정된다.
삼차원 액츄에이터(250)는, 지지 기판(240)의 하면을 따라 수평 방향으로 이동할 수 있는 동시에, 수직 방향으로 신축한다. 이에 의해, 컨택터 기판(260)을, 삼차원적으로 이동시킬 수 있다. 컨택터 기판(260)이 이동한 경우, 컨택터 기판(260)과 함께, 서브 기판(270) 및 컨택터 하우징(280)도 이동한다.
또한, 플랫 케이블(230)의 하단은, 컨택터 하우징(280)에 유지된 단자, 예를 들면 스프링 핀에 결합된다. 이에 의해, 핀 엘렉트로닉스(210)는, 테스트 헤드(200)의 최하면까지 전기적으로 접속된다.
도 6은, 프로브 카드(300)의 분해도이다. 프로브 카드(300)는, 배선 기판(320), PCR 시트(340, 360), 인터포저(350) 및 멤브레인 유닛(370)을 구비한다.
배선 기판(320)은, 비교적 기계 강도가 높은 절연 기판, 예를 들면 폴리이미드판에 의해 형성된다. 배선 기판(320)의 주연부는, 서로 적층하여 나사(316)에 의해 체결된, 각각이 틀 모양인 상부 프레임(312) 및 하부 프레임(314)에 끼워진다. 이에 의해, 배선 기판(320)의 기계적 강도는 더욱 향상된다.
또한, 배선 기판(320)은, 상면에 가이드 유닛(330)을 복수로 가진다. 가이드 유닛(330)은, 컨택터(202)가 배선 기판(320)에 당접하는 경우에, 컨택터(202)를 안내하여 위치 결정한다.
더욱이, 배선 기판(320)의 하면에는, 접촉에 의해 전기적 접속을 얻을 수 있는 복수의 컨택트 패드(323)가 배치된다. 컨택트 패드(323)는, 배선 기판(320)의 상면에서, 가이드 유닛(330)의 내측에 배치된, 도시되지 않은 컨택트 패드에 전기적으로 접속된다.
PCR 시트(340)는, 표리를 관통하는 관통 전극(341)을 가진다. 또한, PCR 시트(340)의 관통 전극(341)은, 배선 기판(320) 하면의 컨택트 패드(323)와 같은 레이아웃을 가진다. 이에 의해, 배선 기판(320)과 PCR 시트(340)이 밀접해 적층된 경우, 컨택트 패드(323) 및 관통 전극(341)은, 서로 전기적으로 접속된다.
인터포저(350)는, 상면 및 하면에, 각각 컨택트 패드(351, 353)를 가진다. 상면의 컨택트 패드(351)는, PCR 시트(340)의 관통 전극(341)과 같은 레이아웃을 가진다. 이에 의해, PCR 시트(340)와 인터포저(350)가 밀접하여 적층된 경우, 관통 전극(341) 및 컨택트 패드(351)는, 서로 전기적으로 접속된다.
인터포저(350) 하면의 컨택트 패드(353)은, 상면의 컨택트 패드(351)와 다른 레이아웃을 가진다. 이 때문에, 인터포저(350)의 표리에서는, 컨택트 패드(351, 353)의 피치가 차이가 난다. 단, 하면의 컨택트 패드(353)에는, 대응하는 상면의 컨택트 패드(351)가 있고, 대응하는 컨택트 패드(351, 353)는 서로 전기적으로 접속된다.
PCR 시트(360)는, 표리를 관통하는 관통 전극(361)을 가진다. 또한, PCR 시트(360)의 관통 전극(361)은, 인터포저(350) 하면의 컨택트 패드(353)와 같은 레이아웃을 가진다. 이에 의해, 인터포저(350)와 PCR 시트(360)가 밀접하여 적층된 경우, 컨택트 패드(353) 및 관통 전극(361)은, 서로 전기적으로 접속된다.
멤브레인 유닛(370)은, 탄성 시트(372), 컨택트 패드(371), 범프(373) 및 프레임(376)을 가진다. 탄성 시트(372)는, 탄성을 가지는 절연 재료에 의해 형성된다.
컨택트 패드(371)는, PCR 시트(360) 하면에서의 관통 전극(361)과 같은 레이아웃으로, 탄성 시트(372)의 상면에 배치된다. 따라서, PCR 시트(340)와 멤브레인 유닛(370)이 밀접하여 적층된 경우, 관통 전극(361) 및 컨택트 패드(371)는 서로 전기적으로 접속된다.
범프(373)는, 탄성 시트(372)의 하면에 배치된다. 프레임(376)은, 탄성 시트(372)의 주연부를 파지(把持)하여, 탄성 시트(372)를 평탄한 상태로 유지한다.
또한, PCR 시트(340, 360), 인터포저(350) 및 멤브레인 유닛(370)의 각각은, 표리를 관통하는 관통 구멍(344, 354, 364, 374)을 가진다. 관통 구멍(344, 354, 364, 374)은, 서로 대체로 같은 위치에 레이아웃된다. 이에 의해, PCR 시트(340, 360), 인터포저(350) 및 멤브레인 유닛(370)을 적층한 경우에 관통 구멍(344, 354, 364, 374)이 연통하여, 부재 상호의 사이의 배기를 돕는다.
도 7은, 멤브레인 유닛(370)의 부분 확대 단면도이다. 멤브레인 유닛(370)에서, 범프(373)는, 시험 대상이 되는 웨이퍼(101) 상의 회로에서 시험에 제공되는 디바이스 패드와 같은 레이아웃에 배치된다.
또한, 범프(373)는, 웨이퍼(101) 상의 개개의 회로에 대응하여 복수의 범프(373)를 포함한 세트를 형성하고, 더욱이, 해당 세트가, 웨이퍼(101) 상의 회로의 수와 같은 수로 형성된다. 더욱이, 범프(373)의 각각은, 하방으로 향해 중앙이 돌출한 형상을 가진다. 이에 의해, 범프(373)는, 프로브 카드(300)의 최하면에서, 웨이퍼(101)에 대한 프로브 단자로서 기능한다.
또한, 범프(373)의 각각은, 탄성 시트(372)에 매설된 쓰루홀(375)을 통해서, 컨택트 패드(371)의 어느 하나에 전기적으로 접속된다. 이미 설명한 바와 같이, 컨택트 패드(371)는, PCR 시트(360)의 관통 전극(361), 및 인터포저(350) 하면의 컨택트 패드(353)와 같은 레이아웃을 가진다. 따라서 멤브레인 유닛(370), PCR 시트(360) 및 인터포저(350)가 서로 적층된 경우, 범프(373)로부터 인터포저(350)에 이르는 전기적 접속이 형성된다.
도 8은, PCR 시트(340, 360)의 부분 확대 단면도이다. PCR 시트(340, 360)는, 관통 전극(341, 361), 프레임(342, 362) 및 탄성 지지부(343, 363)를 가진다.
프레임(342, 362)은, 금속 등의 비교적 강성이 높은 재료로 형성되어, 관통 전극(341, 361)의 외경보다도 큰 내경을 가지는 관통 구멍(346, 366)을 복수로 가진다. 관통 전극(341, 361)의 각각은, 관통 구멍(346, 366)의 내측, 탄성 지지부(343, 363)를 통해서 프레임(362)으로부터 지지된다.
탄성 지지부(343, 363)는, 실리콘 고무 등의 유연한 재료에 의해 형성된다. 또한, 관통 전극(341, 361)은, 프레임(362)의 두께 보다도 큰 길이를 가진다. 이에 의해, PCR 시트(340, 360)가 인터포저(350) 및 배선 기판(320)의 사이, 또는 인터포저(350) 및 멤브레인 유닛(370)의 사이에 끼워진 경우, 각 부재의 요철의 불균일을 흡수하여, 양호한 전기 접속을 형성한다.
도 9는, 인터포저(350)의 부분 단면도이다. 인터포저(350)의 기판(352)은, 기판(352)을 표리로 관통하는 복수의 쓰루홀(355)을 가진다. 쓰루홀(355)의 각각은, 배선층(357)을 통해서, 컨택트 패드(351, 353)에 접속된다. 이에 의해, 기판(352)의 표리의 컨택트 패드(351, 353)가 전기적으로 접속된다.
또한, 쓰루홀(355)과 컨택트 패드(351, 353)의 사이에 배선층(357)이 개재하므로, 상면의 컨택트 패드(351)와 이면의 컨택트 패드(353)에 다른 레이아웃을 줄 수 있다. 따라서, 인터포저(350) 하면의 컨택트 패드(353)를, 시험 대상이 되는 웨이퍼(101)의 디바이스 패드에 일치시킨 경우에서도, 인터포저(350) 상면의 컨택트 패드(351)를 임의로 레이아웃할 수 있다.
보다 구체적으로는, 웨이퍼(101)의 디바이스 패드는, 집적회로에 만들고 있으므로, 각각의 면적도, 디바이스 패드 상호의 피치도 작다. 그렇지만, 인터포저(350) 하면의 컨택트 패드(353)의 피치 P2를 디바이스 패드에 맞추는 한편, 인터포저(350) 상면의 컨택트 패드(351)의 피치 P1을 보다 크게 함으로써, 인터포저(350)의 상측에 적층되는 PCR 시트(340) 및 배선 기판(320)에서는, 관통 전극(341) 및 컨택트 패드(323)의 피치를 크게 할 수 있다.
이와 같이, 프로브 카드(300) 상면에 배치된 컨택트 패드(321)의 피치는, 컨택터(202)의 스프링 핀 멤브레인 유닛(370)의 범프(373)보다도 넓게 할 수 있다. 또한, 컨택트 패드(321)의 면적은, 범프(373)보다도 넓게 할 수 있다. 이에 의해, 컨택터(202)와 프로브 카드(300)의 접속을 용이하게 하여도 된다.
또한, 인터포저(350)의 상면에서의 컨택트 패드(351)의 면적을, 하면의 컨택트 패드(353)의 면적보다도 크게 함으로써, 인터포저(350), PCR 시트(340) 및 배선 기판(320)에 상호의 위치 정밀도 요구를 완화할 수 있는 동시에, 접촉 저항 등에 기인하는 전기 특성도 개선할 수 있다.
도 10은, 배선 기판(320) 평면도이다. 배선 기판(320)은, 점선으로 나타내는 웨이퍼(101)에 외접하는 직사각형보다도 조금 큰 직사각형의 평면 형상을 가진다. 스티프너(310)는, 배선 기판(320)의 외측을 포위한다. 또한, 스티프너(310)는, 배선 기판(320)을 횡단하는 크로스 멤버(318)를 가진다.
크로스 멤버(318)는, 틀 모양의 스티프너(310)에 대해서 고강성으로 취부된다. 이에 의해, 스티프너(310)와 일체화된 배선 기판(320) 전체의 휨강성이 향상되는 동시에, 뒤틀림 강성도 높아진다. 따라서, 배선 기판(320)의 휨 등의 변형도 억제할 수 있다. 또한, 크로스 멤버(318)를 포함한 스티프너(310) 전체를, 당초보다 일체로 성형하여도 된다.
가이드 유닛(330)은, 스티프너(310) 및 크로스 멤버(318)의 사이로, 배선 기판(320)의 상면에 서로 병행하여 다수 배치된다. 또한, 가이드 유닛(330)의 각각의 내측에는, 배선 기판(320) 상면의 복수의 컨택트 패드가 모여 패드군(324)을 형성한다. 이와 같이, 프로브 카드(300)의 복수의 컨택트 패드(321)는, 서로 동일한 신호 배열을 가지는 n세트의 패드군(324)에 의해 형성하여도 된다.
패드군(324)은, 서로 같은 배치를 가진다. 패드군(324)을 형성하는 컨택트 패드의 각각은, 배선 기판(320) 하면의 컨택트 패드(321)의 어느 하나에 전기적으로 접속되지만, 패드군(324) 상호에서는, 개개의 컨택트 패드에 대한 신호 배열이 공통되고 있다.
이와 같이, 컨택터(202)에 의한 1회의 접속에서 시험 대상이 되는 패드군(324)은, 웨이퍼(101)에서 서로 동일한 신호 배열을 가지는 디바이스 패드에 대응한 배열로 하여도 된다. 이에 의해, 사양이 같은 컨택터(202)를 이용하여 패드군(324)에 전기적 접속을 형성할 수 있다. 또한, 하나의 컨택터(202)를 이동시켜, 복수의 패드군(324)에 대해서 전기적 접속을 형성할 수도 있다.
배선 기판(320)은, 웨이퍼(101)와 겹치는 영역에도 컨택트 패드가 배치되어 웨이퍼(101)에 가까운 점유 면적을 가진다. 따라서, 배선 기판(320)을 포함한 프로브 카드(300)의 소형화에 기여함과 동시에, 시험 장치(100)의 공간 절약화에도 기여한다.
도 11은, 패드군(324)의 레이아웃이 다른 배선 기판(320)의 평면도이다. 이하에 설명하는 점을 제외하면, 도 10에 도시된 배선 기판(320)와 같은 구조를 가진다. 여기에서, 공통의 요소에는 같은 참조 번호를 부여하고 중복하는 설명을 생략한다.
배선 기판(320)에는, 복수의 가이드 유닛(330)이 배치되고, 가이드 유닛(330)의 각각의 내측에는 패드군(324)이 배치된다. 단, 이 배선 기판(320)에서는, 가이드 유닛(330)에 의해, 배치된 패드군(324)의 수가 다르다.
즉, 예를 들면, 시험 장치(100)의 시험의 대상이 되는 웨이퍼(101)의 디바이스 패드의 수가 적은 경우는, 프로브 카드(300)에서의 컨택트 패드(321)의 수를 줄여도 된다. 이에 의해, 프로브 카드(300)의 코스트를 억제하여, 시험에 걸리는 코스트를 저감할 수 있다. 또한, 시험 장치(100)에 걸리는 부하도 저감할 수 있다.
도 12는, 컨택터(202)의 부분 분해 사시도이다. 컨택터(202)는, 서브 기판(270) 및 컨택터 하우징(280)을 가진다. 서브 기판(270)은, 컨택터 하우징(280)의 길이 방향의 치수와 실질적으로 동일한 길이와 컨택터 하우징(280)의 폭 보다도 큰 폭을 가져도 된다.
또한, 서브 기판(270)은, 자신을 두께 방향으로 관통하는 나사 구멍(272) 및 리셉터클(276)을 가진다. 나사 구멍(272)은, 후술하는 컨택터 하우징(280)의 나사 구멍(282)로 같은 배치를 가지고, 나사(279)를 삽통할 수 있는 내경을 가진다.
리셉터클(276)은, 커넥터 하우징(232)으로부터 하방으로 돌출하는 컨택트 핀(234)와 상보적인 형상을 가진다. 커넥터 하우징(232)는, 플랫 케이블(230)의 하단에 장착되고, 컨택트 핀(234)의 각각은, 플랫 케이블(230)의 각 소선에 전기적으로 접속된다.
또한, 리셉터클(276)은, 서브 기판(270)의 도시하지 않는 배선에 접속된다. 이에 의해, 컨택트 핀(234)이 리셉터클(276)에 삽입된 경우, 플랫 케이블(230)과 서브 기판(270)의 배선이 전기적으로 접속된다.
서브 기판(270)의 상면에는, 절연 시트(271), 보강 부재(275) 및 실장 부품(274)이 배치된다. 절연 시트(271) 및 보강 부재(275)는, 각각 컨택터 하우징(280)과 실질적으로 같은 점유 면적을 가진다. 또한, 절연 시트(271) 및 보강 부재(275)는, 서브 기판(270)의 나사 구멍(272)과 같은 배치를 가져, 각각이 두께 방향으로 관통하는 나사 구멍(273, 277)을 가진다.
절연 시트(271)는, 유전체 재료에 의해 형성되어 서브 기판(270) 및 보강 부재(275)의 사이에 삽입된다. 이에 의해, 서브 기판(270)의 상면에 회로를 형성한 경우에서도, 보강 부재(275)로서 도전성의 금속 등을 이용할 수 있다.
실장 부품(274)은, 예를 들면 바이패스 콘덴서 등의 전기 소자일 수 있다. 이런 종류의 소자를 서브 기판(270)에 실장함으로써, 웨이퍼(101)의 바로 근처에서 노이즈를 억제할 수 있다.
또한, 서브 기판(270)의 치수는 요구에 따라 변경할 수 있다. 즉, 서브 기판(270)에 다수의 실장 부품(274)을 실장하는 경우는, 인접하는 컨택터 하우징(280)의 서브 기판(270)과 간섭하지 않는 범위에서, 서브 기판(270)의 치수를 크게 할 수 있다. 한편, 플랫 케이블(230)을 컨택터 하우징(280)에 직접 연결하는 등, 다른 구조를 채용하는 경우는, 서브 기판(270)을 생략할 수도 있다.
컨택터 하우징(280)은, 상면에 개구하는 다수의 하우징 구멍(284)과, 측면으로 형성되어, 경사부(283) 및 수평부(285)를 포함하는 단차를 가진다. 하우징 구멍(284)은, 컨택터 하우징(280)을 높이 방향으로 관통한다. 수평부(285) 및 경사부(283)는, 컨택터 하우징(280)의 높이 방향에 대하여 중간 정도에 배치되고, 길이 방향의 일부는 단차가 없는 통과부(281)를 이룬다.
보강 부재(275) 및 절연 시트(271)와 컨택터 하우징(280)은, 사이에 서브 기판(270)을 끼운 상태로 나사(279)에 의해 체결된다. 이에 의해, 서브 기판(270), 절연 시트(271), 보강 부재(275)는 서로 일체화되어 높은 기계적 강도를 발휘한다.
가이드 유닛(330)은, 채널 부재(332), 롤러(333), 작동 바(335) 및 스핀들(337)을 가진다. 채널 부재(332)는, 한 쌍의 수직 벽의 양단을, 수평인 한 쌍의 연결부(334)에 의해 결합한 형상을 가진다. 연결부(334)의 중앙에는 나사 구멍(336)이 배치된다.
긴 구멍(331)은, 채널 부재(332)의 수직 벽을 관통하여, 채널 부재(332)의 길이 방향으로 연장한다. 롤러(333)는, 긴 구멍(331)에 삽통된 스핀들(337)의 일단에 지지되어 채널 부재(332)의 내측에 배치된다. 스핀들(337)의 타단은, 작동 바(335)에 의해 연결된다.
이에 의해, 작동 바(335)가, 채널 부재(332)의 길이 방향으로 이동한 경우, 복수의 롤러(333)도 일제히 이동한다. 또한, 가이드 유닛(330)은, 나사 구멍(336)에 삽통된 나사(339)에 의해, 배선 기판(320)의 상면에 취부된다.
도 13은, 컨택터(202)의 확대 단면도이다. 다른 도면과 공통의 요소에는 같은 참조 번호를 부여하고, 중복하는 설명을 생략한다.
컨택터 하우징(280)은, 하우징 구멍(284)의 각각 스프링 핀(286)을 내장한다. 스프링 핀(286)은 신장하는 방향으로 양단이 부세되고 있다. 따라서, 컨택터 하우징(280)이 서브 기판(270)에 장착된 단계에서, 스프링 핀(286)의 상단은, 서브 기판(270) 하면의 컨택트 패드(278)에 눌려 서브 기판(270)의 배선에 전기적으로 접속된다.
시험 장치(100)에서 시험이 실행되는 경우, 컨택터 하우징(280)은, 가이드 유닛(330)의 내측으로 비집고 들어간다. 가이드 유닛(330)의 롤러(333)의 간격은, 단차보다도 위의 부분에서는, 컨택터 하우징(280)의 폭에 실질적으로 동일하다. 따라서, 통과부(281)를 통과한 롤러(333)가 단차의 상측에 도달한 단계에서 작동 바(335)를 이동시키는 것으로, 롤러(333)를 단차에 따라 이동시킬 수 있다.
통과부(281)로부터 경사부(283)를 통과한 롤러(333)는, 결국 수평부(285) 위에 올라앉는다. 이 과정에서, 컨택터 하우징(280)은, 배선 기판(320)으로 향해 눌러 내릴 수 있다. 이에 의해, 스프링 핀(286)의 각각의 하단은, 배선 기판(320)의 상면의 컨택트 패드(321)에 눌린다. 이렇게 하여, 배선 기판(320)을 포함한 프로브 카드(300)로부터, 컨택터(202) 및 플랫 케이블(230)을 통해서, 테스트 헤드까지의 신호 경로가 형성된다.
또한, 상기의 구조는, 컨택터(202)의 구조의 일례에 지나지 않는다. 컨택터(202)에 요구되는 기능에 따라, 예를 들면, 컨택터 하우징(280)의 강도를 더해, 보강 부재(275) 및 절연 시트(271)를 생략할 수 있다. 또한, 컨택터 하우징(280)의 상면에 리셉터클(276)을 배치하여, 서브 기판(270) 전체를 생략할 수도 있다.
덧붙여 컨택터 하우징(280)은, 가이드 유닛(330) 단위로 개개에 끌어당겨져 배선 기판(320)에 눌린다. 따라서, 컨택터(202) 전체에 큰 압력을 가하지 않아도, 확실한 전기적 결합을 얻을 수 있다. 또한, 컨택터 하우징(280) 및 가이드 유닛(330)이 개개에 서로 당기므로, 프로브 카드(300) 전체에 큰 압력을 가하는 일 없이 전기적 결합을 얻을 수 있다.
상기의 예에서는, 가이드 유닛(330)에 배치한 롤러(333)가, 컨택터 하우징(280)의 측면으로 마련한 단차에 계합하여 컨택터(202)를 끌어당기는 구조로 했지만, 이러한 기능은 다양한 형태로 형성할 수 있다. 예를 들면, 컨택터 하우징(280)의 측에 피핑 혹은 롤러를 마련해 가이드 유닛(330) 측에 단차 등을 마련하는 구조이어도 된다. 또한, 가이드 유닛(330)에 대해서 이동하는 롤러(333)를 마련하는 대신에, 가이드 유닛(330) 자체가 이동하는 구조라고 하여도 된다.
도 14는, 컨택터 하우징(280)에서의 스프링 핀(286)의 신호 배열을 나타내는 도면이다. 하나의 컨택터 하우징(280)에는, 3개의 군을 이루는 하우징 구멍(284)이 배치된다. 각 군에 삽입된 스프링 핀(286)의 신호 배열을 서로 일정하게 함으로써, 사양이 같은 컨택터(202)를 이용하여 패드군(324)에 전기적 접속을 형성할 수 있다. 또한, 하나의 컨택터(202)를 이동시켜, 복수의 패드군(324)에 대해서 전기적 접속을 형성할 수도 있다.
도시된 예에서는, 컨택터 하우징(280)의 단부에 위치하는 스프링 핀(286)에 전원 라인(287)을, 컨택터 하우징(280)의 중간 정도의 스프링 핀(286)에 신호 라인(289)을 할당하고, 양자 간에 그라운드 라인(288)을 배치하고 있다. 이러한 배열에 의해, 전원 라인(287)을 공통화하여, 스프링 핀(286)의 수를 저감하고 있다. 또한, 전원 라인(287)으로부터 신호 라인(289)에의 노이즈가 뛰어드는 것을 억제하고 있다.
도 15는, 테스트 헤드(200) 및 프로브 카드(300)의 단면도이다. 다른 도면과 공통인 요소에는 같은 참조 번호를 부여하고 중복하는 설명을 생략한다.
웨이퍼 트레이(450)는, 유로(452, 454)와 다이아프램(456)을 가진다. 유로(452)는, 웨이퍼 트레이(450)의 상면에서 웨이퍼(101)를 탑재하는 영역으로 일단을 개구한다. 유로(452)의 타단은, 밸브(512)를 통해서 감압원(510)에 결합된다. 이에 의해, 웨이퍼(101)를 탑재한 상태로 밸브(512)를 연통시키면, 웨이퍼 트레이(450)는 웨이퍼(101)를 흡착하여 유지한다.
웨이퍼 트레이(450)의 유로(454)는, 웨이퍼 트레이(450)의 상면에서 웨이퍼(101)를 탑재하는 영역의 외측으로 개구한다. 유로(454)의 타단은, 밸브(522)를 개입시켜 감압원(520)에 결합된다.
또한, 다이아프램(456)은, 탄성을 가지는 재료에 의해 형성되어 유로(454)의 개구의 더 외측에서 웨이퍼 트레이(450)의 주연부에 기밀로 취부된다. 얼라인먼트 스테이지(410)가 상승하여 웨이퍼(101)가 프로브 카드(300)의 하면에 눌렸을 경우, 다이아프램(456)의 상단도 프로브 카드(300)의 하면에 접해, 웨이퍼 트레이(450) 및 프로브 카드(300)의 사이를 기밀로 봉지한다. 이에 의해, 웨이퍼(101)를 탑재한 상태로 밸브(522)를 연통시키면, 웨이퍼 트레이(450)는 프로브 카드(300)의 하면에 흡착하여, 유지한 웨이퍼(101)를 프로브 카드(300)에 누른다.
더욱이, 프로브 카드(300)의 최하면에 위치하는 멤브레인 유닛(370)의 탄성 시트(372)에는, 관통 구멍(374)이 설치되고 있다. 따라서, 프로브 카드(300) 및 웨이퍼 트레이(450)의 사이의 공간이 감압된 경우, 프로브 카드(300)의 내부도 감압된다. 이에 의해, 프로브 카드(300)의 배선 기판(320), PCR 시트(340, 360), 인터포저(350) 및 멤브레인 유닛(370)은 서로 눌려 웨이퍼(101)로부터 테스트 헤드(200)에 이르는 신호 경로를 확실히 형성한다.
이와 같이, 웨이퍼(101)에 형성된 복수의 디바이스를 시험하는 시험 장치(100)이며, 웨이퍼(101)에 중합되는 프로브 카드(300)의 하면에서 복수의 디바이스 패드에 각각 접속되어, 프로브 카드(300)의 상면에 대응하는 복수의 컨택트 패드(321)가 배치되는 프로브 카드(300)와, 프로브 카드(300)의 복수의 컨택트 패드(321) 중 각 부분에 순차적으로 접속하는 컨택터(202)를 구비한 시험 장치(100)가 형성된다.
도 16은, 테스트 헤드(200) 및 프로브 카드(300)의 단면도이다. 이 도면은, 컨택터(202)의 컨택터 기판(260) 및 컨택터 하우징(280)이 이동해, 도 15의 경우와는 다른 가이드 유닛(330)에 감합하고 있는 점을 제외하고는, 도 15와 다르지 않다. 여기에서, 공통의 요소에 같은 참조 번호를 부여하고 중복하는 설명을 생략한다.
가이드 유닛(330)의 작동 바(335)를 이동시켜 롤러(333)를 통과부(281)의 위치까지 이동시키는 것으로, 컨택터 하우징(280)을 가이드 유닛(330)으로부터 상승시킬 수 있게 된다. 이 상태로, 컨택터(202)에서, 삼차원 액츄에이터(250)를 동작 시키는 것으로, 컨택터 기판(260), 서브 기판(270) 및 컨택터 하우징(280)을 끌어올려, 컨택터 하우징(280)을 가이드 유닛(330)으로부터 뽑아낼 수 있다.
더욱이, 삼차원 액츄에이터(250)를 동작시키는 것으로, 컨택터 기판(260), 서브 기판(270) 및 컨택터 하우징(280)을 수평으로 이동하여(도시된 예에서는 우측), 다른 위치로 다시 강하시키는 것으로, 도 15의 상태에서는 비어 있는 가이드 유닛(330)에 컨택터 하우징(280)을 삽입할 수 있다. 다른 가이드 유닛(330)의 내부 에서도, 롤러(333)에 의한 끌어당기는 기구와, 컨택트 패드(321)에 대한 신호 배열은 공통되기 때문에, 같은 테스트 헤드(200)를 이용해, 다른 가이드 유닛(330)에서 같은 시험을 실행할 수 있다.
도 17은, 웨이퍼(101)에서 시험이 실행되는 영역을 나타내는 평면도이다. 컨택터(202) 및 프로브 카드(300)가 도 15에 도시된 바와 같이 접속된 경우에, 예를 들면, 웨이퍼(101)의 복수의 소자 영역(102) 가운데, 왼쪽 단의 열로부터 1열 간격의 소자 영역(102)이, 도면 중에 사선으로 도시된 바와 같이, 시험이 실시되는 시험 실행 영역(103)이 된다.
또한, 그 나머지의 소자 영역(102)은, 컨택터(202)가 접속되어 있지 않은 가이드 유닛(330)에 대응하여, 시험을 실행하지 않는 시험 비실행 영역(105)이 된다.
도 18도, 웨이퍼(101)에서 시험이 실행되는 영역을 나타내는 평면도이다. 단, 도 18은, 컨택터(202)가 변위하여 도 16에 도시된 바와 같이, 컨택터(202) 및 프로브 카드(300)가 접속된 경우를 나타낸다.
이 경우, 도 17에서는 시험 실행 영역(103)인 소자 영역(102)이 시험 비실행 영역(105)이 된다. 또한, 도 17에서 시험 비실행 영역(105)인 영역은, 시험 실행 영역(103)이 된다.
이와 같이, 프로브 카드(300)상의 패드군(324)의 각각이, 웨이퍼(101)에서 인접한 소자 영역(102)에 순차적으로 접속되고 있어도 된다. 이에 의해, 컨택터(202)를 이동시키는 것으로, 2회로 나누어 웨이퍼(101) 전체를 시험할 수 있다. 환언하면, 웨이퍼(101) 전체를 1회로 시험하는 경우와 비교하면, 테스트 헤드(200)의 규모를 절반으로 할 수 있다.
또한, 컨택터(202)는, 컨택트 패드(321)의 피치 및 면적이 확대된 프로브 카드(300)의 상면에 대해서 당접, 이간하는 구조이므로, 웨이퍼(101)에 대해서 직접 컨택터(202)를 당접시키는 구조와 비교하여 컨택터(202)의 위치 결정 정밀도에 여유가 있다. 이에 의해, 컨택터(202)의 승강 및 이동을 고속으로 할 수 있어 시험 장치(100)의 처리율을 향상시킬 수 있다.
또한, 부분마다 시험하여 웨이퍼(101) 전체를 시험하는 경우의 회수는 2회에 한정되는 것은 아니고, 웨이퍼(101) 상의 배열에서의 n개마다의 복수의 소자 영역(102)에 대응하는 복수의 스프링 핀(286)을 포함한 컨택터(202)를 순차적으로 접속함으로써, n회로 나누어 웨이퍼(101) 전체를 시험할 수 있다. 한 장의 웨이퍼(101)에 대한 시험의 실행을 n회로 나눈 경우는, 프로브 카드(300)에 컨택터(202)를 누르는 힘은 1/n가 되어, 시험 장치(100)의 강도 및 동력원에 여유가 생긴다. 또한, 프로브 카드(300) 등의 강도에도 여유가 생기는 동시에, 웨이퍼(101)에 휨을 일으키는 것 같은 큰 부하를 걸지 않고 시험할 수 있다.
더욱이, 이러한 작은 압부력으로 컨택터(202)를 눌러도, 컨택터(202)와 프로브 카드(300)의 전기적인 접속을 확실히 얻을 수 있다. 또한, 웨이퍼(101)에 형성된 디바이스의 수, 배선 기판(320) 상에서 유효 패드군(324)을 가지는 가이드 유닛(330)의 수 등에 따라서는, 컨택터(202)의 접속처가 n개마다인 경우의 접속 회수가 n회가 되지 않는 경우도 있다.
또한, 시험 실행 영역(103) 및 시험 비실행 영역(105)의 배치도 도시된 예에 한정되는 것은 아니다. 예를 들면, 시험 실행 영역(103)이 체스판 모양을 그리도록 하여, 시험에 의한 소자 영역(102)의 발열을 웨이퍼(101)에 균일하게 분포시켜도 된다.
이와 같이, 웨이퍼(101) 상에 배열된 다수의 소자 영역(102) 중 일부에 대응 한 복수의 컨택터(202)를 가져, 프로브 카드(300)를 통해서 웨이퍼(101)에 순차적으로 접속함으로써, 몇 회로 나누어 시험을 실행해도 된다. 이에 의해, 코스트에의 영향이 높은 전기 접점의 수 및 핀 엘렉트로닉스의 수를 줄여, 시험 장치(100)를 저비용화할 수 있다.
또한, 상기와 같이 구성 요소의 수를 줄이는 것으로, 시험 장치(100)의 치수를 작게 할 수도 있다. 예를 들면, 상기의 예에서는 4기의 테스트 헤드(200)를 구비하지만, 테스트 헤드(200)의 각각이 탑재하는 핀 엘렉트로닉스(210)의 수를 절반으로 줄이는 것으로, 테스트 헤드(200)의 개개의 치수를 실질적으로 절반으로 할 수 있다.
더욱이, 4기의 테스트 헤드(200)와 1기의 EFEM(110)를 공통으로 사용하므로, 이용하는 로봇 암(116)의 수를 줄일 수 있은 것은 물론, 복수의 테스트 헤드(200)를 근접하여 배치할 수 있다. 이에 의해, 시험 장치(100) 전체를 큰 폭으로 소형화할 수 있다. 또한, 로드 유닛(130)의 수를 줄여, 시험 장치(100)의 소형화, 비용 절약화를 한층 더 진행할 수도 있다.
덧붙여 상기 실시 형태에서는, 고정된 프로브 카드(300)에 대해서 컨택터(202)를 움직여, 다른 패드군(324)에 컨택터(202)를 접속하는 구조로 했다. 그렇지만, 시험 장치(100)의 구조가 이것으로 한정되는 것은 아니고, 컨택터(202)를 고정하고, 프로브 카드(300), 웨이퍼(101) 및 웨이퍼 트레이(450)를 일체적으로 이동 시키는 구조로 할 수도 있다.
또한, 상기의 예에서는, 웨이퍼(101) 및 프로브 카드(300)의 접속, 또는, 프로브 카드(300) 및 컨택터(202)의 접속이, 범프(373), 컨택트 패드(321) 등의 접촉에 의한 경우에 대해 설명했다. 그렇지만, 시험 장치(100)에서는, 근접한 도체 사이의 용량 결합에 의한 신호 전송, 또는 대향하는 단면 사이에서의 광신호 전송 등에 의해, 접속이 형성되는 경우도 있다.
이상, 본 발명을 실시의 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더할 수 있다는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다.
청구의 범위, 명세서, 및 도면에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」등을 이용하여 설명하였다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
100 시험 장치 101 웨이퍼
102 소자 영역 103 시험 실행 영역
105 시험 비실행 영역
110 EFEM(Equipment Front End Module)
112 시그널 램프 114 EMO(EMergency Off)
115, 402, 422 레일 116 로봇 암
117 칼럼 118 프리 얼라이너
120 조작부 122 디스플레이
124 암 126 입력 장치
130 로드 유닛 132 로드 테이블
134 로드 게이트 140 칠러
150 FOUP(Front Opening Unified Pod)
160 메인 프레임 200 테스트 헤드
201, 401 케이스 202 컨택터
210 핀 엘렉트로닉스 220 마더 보드
222, 226 앵글 커넥터 224 중계 커넥터
228 소기판 230 플랫 케이블
232 커넥터 하우징 234 컨택트 핀
240 지지 기판 250 삼차원 액츄에이터
260 컨택터 기판 270 서브 기판
271 절연 시트 272, 273, 277, 282, 336 나사 구멍
274 실장 부품 275 보강 부재
276 리셉터클
278, 321, 323, 351, 353, 371 컨택트 패드
279, 316, 339 나사 280 컨택터 하우징
281 통과부 283 경사부
284 하우징 구멍 285 수평부
286 스프링 핀 287 전원 라인
288 그라운드 라인 289 신호 라인
300 프로브 카드 310 스티프너
312 상부 프레임 314 하부 프레임
318 크로스 멤버 320 배선 기판
324 패드군 330 가이드 유닛
331 긴 구멍 332 채널 부재
333 롤러 334 연결부
335 작동 바 337 스핀들
340, 360 PCR 시트(sensitive Conductive Ruber Sheet)
341, 361 관통 전극 343, 363 탄성 지지부
342, 362 프레임
344, 346, 354, 364, 366, 374 관통 구멍
350 인터포저 352 기판
355, 375 쓰루홀 357 배선층
370 멤브레인 유닛 372 탄성 시트
373 범프 376 프레임
400 얼라인먼트 유닛 410 얼라인먼트 스테이지
420 스테이지 캐리어 430 마이크로스코프
440 행거 후크 450 웨이퍼 트레이
452, 454 유로 456 다이아프램
510, 520 감압원 512, 522 밸브

Claims (6)

  1. 반도체 웨이퍼 상에 형성된 복수의 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 반도체 웨이퍼에 중합되는 접속면에서 상기 복수의 피시험 디바이스의 디바이스 패드에 각각 접속되는 복수의 범프를 가지며, 상기 접속면의 이면에 상기 복수의 범프에 대응하는 복수의 컨택트 패드를 갖는 프로브 카드; 및
    시험에 따른 전기 회로를 실장한 핀 엘렉트로닉스와, 상기 핀 엘렉트로닉스에 접속된 스프링 핀을 유지하는 컨택터 하우징과, 상기 컨택트 하우징을 지지하는 삼차원 액츄에이터를 포함하는 컨택터를 가지며, 상기 삼차원 액츄에이터가 수평 방향으로 이동하는 한편 수직 방향으로 신축하여 상기 컨택터 하우징을 이동시키는 것에 의해, 상기 스프링 핀을 상기 복수의 컨택트 패드 중 각 부분에 순차적으로 접속시키는 테스트 헤드;
    상기 프로브 카드 및 상기 컨택터의 일방에 설치되어, 상기 프로브 카드의 표면에 대하여 경사지는 사면;
    상기 프로브 카드 및 상기 컨택터의 타방에 설치되어, 상기 사면에 당접하는 롤러; 및
    상기 사면 및 상기 롤러를, 상기 프로브 카드에 평행하게 상대 이동시키는 것에 의해 상기 프로브 카드 및 상기 컨택터를 서로 누르는 작동 바
    를 포함하고,
    상기 프로브 카드는 상기 프로브 카드를 상기 반도체 웨이퍼 상의 회로에 접속하는 쓰루홀을 갖는 인터포저를 더 포함하고,
    상기 테스트 헤드는, 상기 복수의 컨택트 패드의 일부분에 눌러진 상기 컨택터에 결합된 상기 핀 엘렉트로닉스에 의해 상기 반도체 웨이퍼 상의 상기 복수의 피시험 디바이스를 시험하는,
    시험 장치.
  2. 제1항에 있어서,
    상기 복수의 컨택트 패드는, 동일한 신호 배열을 가지는 n세트의 패드군을 포함하는,
    시험 장치.
  3. 제1항에 있어서,
    상기 복수의 컨택트 패드는, 2 이상의 컨택트 패드를 포함하는 복수의 패드군으로 분할되고,
    상기 복수의 패드군의 각각은, 상기 반도체 웨이퍼 상에서 인접한 상기 복수의 피시험 디바이스에 순차적으로 접속되는,
    시험 장치.
  4. 삭제
  5. 반도체 웨이퍼 상에 형성된 복수의 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 반도체 웨이퍼에 중합되는 접속면에서 상기 복수의 피시험 디바이스의 디바이스 패드에 각각 접속되는 복수의 범프를 가지며, 상기 접속면의 이면에 상기 복수의 범프에 대응하는 복수의 컨택트 패드를 갖는 프로브 카드;
    시험에 따른 전기 회로를 실장한 핀 엘렉트로닉스와, 상기 핀 엘렉트로닉스에 접속된 스프링 핀을 유지하는 컨택터 하우징과, 상기 컨택트 하우징을 지지하는 삼차원 액츄에이터를 포함하는 컨택터를 가지며, 상기 삼차원 액츄에이터가 수평 방향으로 이동하는 한편 수직 방향으로 신축하여 상기 컨택터 하우징을 이동시키는 것에 의해, 상기 스프링 핀을 상기 복수의 컨택트 패드 중 각 부분에 순차적으로 접속시키는 복수의 테스트 헤드;
    상기 프로브 카드 및 상기 컨택터의 일방에 설치되어, 상기 프로브 카드의 표면에 대하여 경사지는 사면;
    상기 프로브 카드 및 상기 컨택터의 타방에 설치되어, 상기 사면에 당접하는 롤러; 및
    상기 사면 및 상기 롤러를, 상기 프로브 카드에 평행하게 상대 이동시키는 것에 의해 상기 프로브 카드 및 상기 컨택터를 서로 누르는 작동 바
    를 포함하고,
    상기 프로브 카드는 해당 프로브 카드를 상기 반도체 웨이퍼 상의 회로에 접속하는 쓰루홀을 갖는 인터포저를 더 포함하고,
    상기 복수의 테스트 헤드의 각각은, 상기 복수의 컨택트 패드의 일부분에 눌러진 상기 컨택터에 결합된 상기 핀 엘렉트로닉스에 의해 상기 반도체 웨이퍼 상의 상기 복수의 피시험 디바이스를 시험하는,
    시험 장치.
  6. 복수의 반도체 웨이퍼 상에 형성된 복수의 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 복수의 반도체 웨이퍼에 중합된 접속면에서 상기 복수의 피시험 디바이스의 디바이스 패드에 각각 접속되는 복수의 범프를 가지며, 상기 접속면의 이면에 상기 복수의 범프에 대응하는 복수의 컨택트 패드를 각각 갖는 복수의 프로브 카드;
    시험에 따른 전기 회로를 실장한 핀 엘렉트로닉스와, 상기 핀 엘렉트로닉스에 접속된 스프링 핀을 유지하는 컨택터 하우징과, 상기 컨택트 하우징을 지지하는 삼차원 액츄에이터를 포함하는 컨택터를 가지며, 상기 삼차원 액츄에이터가 수평 방향으로 이동하는 한편 수직 방향으로 신축하여 상기 컨택터 하우징을 이동시키는 것에 의해, 상기 스프링 핀을 상기 복수의 컨택트 패드 중 각 부분에 순차적으로 접속시키는 복수의 테스트 헤드;
    상기 복수의 프로브 카드 및 상기 컨택터의 일방에 설치되어, 상기 복수의 프로브 카드의 표면에 대하여 경사지는 사면;
    상기 복수의 프로브 카드 및 상기 컨택터의 타방에 설치되어, 상기 사면에 당접하는 롤러; 및
    상기 사면 및 상기 롤러를, 상기 복수의 프로브 카드에 평행하게 상대 이동시키는 것에 의해 상기 복수의 프로브 카드 및 상기 컨택터를 서로 누르는 작동 바
    를 포함하고,
    상기 복수의 프로브 카드의 각각은 해당 프로브 카드를 상기 반도체 웨이퍼 상의 회로에 접속하는 쓰루홀을 갖는 인터포저를 더 포함하고,
    상기 복수의 테스트 헤드의 각각은, 상기 복수의 컨택트 패드의 일부분에 눌러진 상기 컨택터에 결합된 상기 핀 엘렉트로닉스에 의해 상기 복수의 반도체 웨이퍼 상의 상기 복수의 피시험 디바이스를 시험하는,
    시험 장치.
KR1020117014757A 2009-02-27 2009-02-27 시험 장치 및 시험 방법 KR101313531B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/000916 WO2010097841A1 (ja) 2009-02-27 2009-02-27 試験装置および試験方法

Publications (2)

Publication Number Publication Date
KR20110099277A KR20110099277A (ko) 2011-09-07
KR101313531B1 true KR101313531B1 (ko) 2013-10-02

Family

ID=42193839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117014757A KR101313531B1 (ko) 2009-02-27 2009-02-27 시험 장치 및 시험 방법

Country Status (6)

Country Link
US (1) US8659311B2 (ko)
JP (2) JP4437508B1 (ko)
KR (1) KR101313531B1 (ko)
CN (1) CN102326243A (ko)
TW (1) TWI400764B (ko)
WO (1) WO2010097841A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326243A (zh) * 2009-02-27 2012-01-18 爱德万测试株式会社 测试装置及测试方法
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
TWI453425B (zh) * 2012-09-07 2014-09-21 Mjc Probe Inc 晶片電性偵測裝置及其形成方法
JP5619855B2 (ja) * 2012-11-29 2014-11-05 株式会社アドバンテスト プローブ装置、試験装置、及び、プローブ方法
JP5690321B2 (ja) 2012-11-29 2015-03-25 株式会社アドバンテスト プローブ装置および試験装置
JP2014115115A (ja) * 2012-12-06 2014-06-26 Advantest Corp 補正装置、プローブ装置、および試験装置
US9581638B2 (en) * 2013-03-13 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer process control monitoring for chip-on-wafer-on-substrate packages
JP6418394B2 (ja) * 2015-02-27 2018-11-07 株式会社東京精密 プローバ及びプローブカードのプリヒート方法
CN106033109B (zh) * 2015-03-11 2018-10-23 深南电路股份有限公司 一种台阶电路板的测试方法
JP6593251B2 (ja) 2016-05-19 2019-10-23 三菱電機株式会社 半導体検査装置
TWI638178B (zh) * 2016-10-05 2018-10-11 旺矽科技股份有限公司 電測裝置、電測方法及針座電路結構
CN108535620A (zh) * 2017-03-02 2018-09-14 叶秀慧 应用静电载具测试半导体制品的机构
JP6815251B2 (ja) * 2017-03-30 2021-01-20 東京エレクトロン株式会社 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
JP2020009978A (ja) * 2018-07-12 2020-01-16 東京エレクトロン株式会社 回路装置、テスタ、検査装置及び回路基板の反り調整方法
KR102038232B1 (ko) * 2018-10-24 2019-10-29 (주)에스티아이 기판 온도 측정장치 및 기판 온도 측정방법
JP7134569B2 (ja) * 2018-12-10 2022-09-12 株式会社ディスコ 試験装置
CN109741697A (zh) * 2018-12-28 2019-05-10 深圳市华星光电技术有限公司 短路检测装置及短路检测方法
CN113030535A (zh) * 2019-12-09 2021-06-25 华邦电子股份有限公司 短路探针卡、晶片测试系统及该系统的故障原因检测方法
TWI705516B (zh) * 2020-01-22 2020-09-21 迅得機械股份有限公司 晶圓盒移載裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08129053A (ja) * 1994-10-31 1996-05-21 Nec Corp 集積回路試験装置
JPH1183935A (ja) * 1997-09-05 1999-03-26 Advantest Corp 半導体試験装置
JP2005010088A (ja) * 2003-06-20 2005-01-13 Matsushita Electric Ind Co Ltd 半導体装置の試験方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54146581A (en) * 1978-05-09 1979-11-15 Mitsubishi Electric Corp Electric chracteristic measuring device for semiconductor chip
US4348759A (en) * 1979-12-17 1982-09-07 International Business Machines Corporation Automatic testing of complex semiconductor components with test equipment having less channels than those required by the component under test
JP2952331B2 (ja) 1990-04-05 1999-09-27 東京エレクトロン株式会社 プローブ装置
JP3238246B2 (ja) 1993-05-31 2001-12-10 東京エレクトロン株式会社 半導体ウエハの検査リペア装置及びバーンイン検査装置
US5528158A (en) * 1994-04-11 1996-06-18 Xandex, Inc. Probe card changer system and method
DE19506325C1 (de) * 1995-02-23 1996-08-14 Siemens Ag Prüfschaltung und Prüfverfahren zur Funktionsprüfung von elektronischen Schaltungen
JP3412114B2 (ja) 1995-07-26 2003-06-03 株式会社アドバンテスト Ｉｃ試験装置
JP3783074B2 (ja) 1997-02-24 2006-06-07 東京エレクトロン株式会社 ウエハ検査装置
JP3178424B2 (ja) * 1998-07-10 2001-06-18 日本電気株式会社 集積回路試験装置及び集積回路試験方法
JP2000091390A (ja) * 1998-09-14 2000-03-31 Tokyo Electron Ltd ウエハ一括試験装置
JP4054465B2 (ja) * 1998-12-09 2008-02-27 株式会社アドバンテスト 電子部品試験装置
DE29823135U1 (de) * 1998-12-31 1999-05-27 Igus Gmbh Führungsrinne
JP2002076073A (ja) * 2000-08-28 2002-03-15 Nec Corp ウェハの検査装置及びウェハの検査方法
AU2002363990A1 (en) * 2001-12-14 2003-06-30 Intest Ip Corporation Flexible interface for a test head
US6960923B2 (en) * 2001-12-19 2005-11-01 Formfactor, Inc. Probe card covering system and method
JP2003297887A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 半導体集積回路装置の製造方法および半導体検査装置
JP4173726B2 (ja) * 2002-12-17 2008-10-29 株式会社ルネサステクノロジ インターフェイス回路
US8581610B2 (en) * 2004-04-21 2013-11-12 Charles A Miller Method of designing an application specific probe card test system
KR100548199B1 (ko) * 2004-07-15 2006-02-02 삼성전자주식회사 아날로그/디지털 혼합 신호 반도체 디바이스 테스트 장치
JP4124775B2 (ja) 2005-03-30 2008-07-23 松下電器産業株式会社 半導体集積回路の検査装置及びその検査方法
CN100395879C (zh) * 2005-12-05 2008-06-18 深圳市矽电半导体设备有限公司 一种半导体晶圆片多路测试方法和多路测试探针台
US20070210817A1 (en) * 2005-12-30 2007-09-13 Intel Corporation Partitioned multi-die wafer-sort probe card and methods of using same
US20080018350A1 (en) * 2006-07-21 2008-01-24 Clinton Chao Test probe for integrated circuits with ultra-fine pitch terminals
US7649366B2 (en) * 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
JP5190195B2 (ja) * 2006-11-29 2013-04-24 株式会社日本マイクロニクス 電気的接続装置
CN102326243A (zh) * 2009-02-27 2012-01-18 爱德万测试株式会社 测试装置及测试方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08129053A (ja) * 1994-10-31 1996-05-21 Nec Corp 集積回路試験装置
JPH1183935A (ja) * 1997-09-05 1999-03-26 Advantest Corp 半導体試験装置
JP2005010088A (ja) * 2003-06-20 2005-01-13 Matsushita Electric Ind Co Ltd 半導体装置の試験方法

Also Published As

Publication number Publication date
KR20110099277A (ko) 2011-09-07
WO2010097841A1 (ja) 2010-09-02
US8659311B2 (en) 2014-02-25
JP2010204096A (ja) 2010-09-16
TWI400764B (zh) 2013-07-01
JP5226022B2 (ja) 2013-07-03
JPWO2010097841A1 (ja) 2012-08-30
JP4437508B1 (ja) 2010-03-24
CN102326243A (zh) 2012-01-18
US20120212247A1 (en) 2012-08-23
TW201101402A (en) 2011-01-01

Similar Documents

Publication Publication Date Title
KR101313531B1 (ko) 시험 장치 및 시험 방법
KR100990198B1 (ko) 웨이퍼 트레이 및 시험 장치
KR101456253B1 (ko) 프로브 장치 및 시험 장치
KR101321467B1 (ko) 반도체 웨이퍼 시험장치
KR101023178B1 (ko) 시험 장치, 시험 방법 및 프로그램
KR101278131B1 (ko) 배선 기판 유닛 및 시험 장치
JP4482707B1 (ja) 試験装置
JP4487016B1 (ja) 通電部材、接続部材、試験装置および接続部材を修繕する方法
JP4437838B1 (ja) 試験装置
JP5619855B2 (ja) プローブ装置、試験装置、及び、プローブ方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160825

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee