JP2000091390A - ウエハ一括試験装置 - Google Patents
ウエハ一括試験装置Info
- Publication number
- JP2000091390A JP2000091390A JP10279372A JP27937298A JP2000091390A JP 2000091390 A JP2000091390 A JP 2000091390A JP 10279372 A JP10279372 A JP 10279372A JP 27937298 A JP27937298 A JP 27937298A JP 2000091390 A JP2000091390 A JP 2000091390A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- test
- contactor
- circuit
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 従来は、パターン発生回路とコンタクタとの
間の配線が長いため、ＩＣチップの動作速度が高速化し
た場合には配線長の電気的影響によりＩＣチップの実動
作速度での信頼性試験が極めて難しい。そのため、配線
長の電気的影響を受けないレベルまで動作速度を落とし
て信頼性試験を行い、その後改めて実動作速度での検査
を別途行わなくてはならない。 【解決手段】 本発明のウエハ一括試験装置１０のコン
タクタ１は、周波数を可変できるクロック回路１Ａと、
このクロック回路１Ａの周波数に対応して回路素子の試
験用パターン信号を発生するパターン発生回路１Ｂとを
有することを特徴とする。
間の配線が長いため、ＩＣチップの動作速度が高速化し
た場合には配線長の電気的影響によりＩＣチップの実動
作速度での信頼性試験が極めて難しい。そのため、配線
長の電気的影響を受けないレベルまで動作速度を落とし
て信頼性試験を行い、その後改めて実動作速度での検査
を別途行わなくてはならない。 【解決手段】 本発明のウエハ一括試験装置１０のコン
タクタ１は、周波数を可変できるクロック回路１Ａと、
このクロック回路１Ａの周波数に対応して回路素子の試
験用パターン信号を発生するパターン発生回路１Ｂとを
有することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、バーンイン等の信
頼性試験をウエハ状態のまま行うウエハ一括試験装置に
関する。
頼性試験をウエハ状態のまま行うウエハ一括試験装置に
関する。
【０００２】
【従来の技術】半導体検査工程では半導体ウエハ（以
下、「ウエハ」と称す。）の表面に多数形成された半導
体素子（以下、「ＩＣチップ」と称す。）についてウエ
ハ状態のまま個々のＩＣチップについて電気的特性検査
を行い、欠陥のないＩＣチップをスクリーニングするよ
うにしている。スクリーニングされた良品ＩＣチップは
組立工程で合成樹脂またはセラミックによってパッケー
ジしている。また、信頼性試験であるバーンインではパ
ッケージ製品に温度的、電気的ストレスを加えてＩＣチ
ップの潜在的欠陥等を顕在化させ、不良品を除去するよ
うにしている。
下、「ウエハ」と称す。）の表面に多数形成された半導
体素子（以下、「ＩＣチップ」と称す。）についてウエ
ハ状態のまま個々のＩＣチップについて電気的特性検査
を行い、欠陥のないＩＣチップをスクリーニングするよ
うにしている。スクリーニングされた良品ＩＣチップは
組立工程で合成樹脂またはセラミックによってパッケー
ジしている。また、信頼性試験であるバーンインではパ
ッケージ製品に温度的、電気的ストレスを加えてＩＣチ
ップの潜在的欠陥等を顕在化させ、不良品を除去するよ
うにしている。
【０００３】一方、電気製品の小型化、高機能化に伴っ
てＩＣチップが小型化、高集積化すると共に、動作速度
の高速化に伴って論理回路やメモリ回路の高周波特性が
１００ＭＨｚ〜３００ＭＨｚと益々高くなってきてい
る。しかも、最近では、半導体製品の更なる小型化のた
めの実装技術が種々開発され、特に、ＩＣチップをパッ
ケージ化せず、いわゆるベアチップのまま実装するフリ
ップリップ実装技術等が開発されている。これに伴って
品質保証されたＫＧＤが市場で取り引きされつつある。
この場合、各ＩＣチップの最終試験としてバーンイン
（信頼性試験）を行い、ＫＧＤとしての品質保証を行わ
なくてはならない。
てＩＣチップが小型化、高集積化すると共に、動作速度
の高速化に伴って論理回路やメモリ回路の高周波特性が
１００ＭＨｚ〜３００ＭＨｚと益々高くなってきてい
る。しかも、最近では、半導体製品の更なる小型化のた
めの実装技術が種々開発され、特に、ＩＣチップをパッ
ケージ化せず、いわゆるベアチップのまま実装するフリ
ップリップ実装技術等が開発されている。これに伴って
品質保証されたＫＧＤが市場で取り引きされつつある。
この場合、各ＩＣチップの最終試験としてバーンイン
（信頼性試験）を行い、ＫＧＤとしての品質保証を行わ
なくてはならない。
【０００４】そこで、例えば特開平７−２３１０１９号
公報、特開平８−５６６６号公報及び特開平８−３４０
０３０号公報においてウエハ状態のまま信頼性試験を行
う技術が提案されている。特に、前二者の公報には信頼
性試験時にウエハとプローブシート等のコンタクタとを
熱的影響を受けることなく確実に一括接触させる技術が
提案されている。このようにウエハ状態で信頼性試験を
行う場合には、高温下でウエハとコンタクタとを精度良
く一括して接触させることがバーンインの信頼性を確保
するために極めて重要である。
公報、特開平８−５６６６号公報及び特開平８−３４０
０３０号公報においてウエハ状態のまま信頼性試験を行
う技術が提案されている。特に、前二者の公報には信頼
性試験時にウエハとプローブシート等のコンタクタとを
熱的影響を受けることなく確実に一括接触させる技術が
提案されている。このようにウエハ状態で信頼性試験を
行う場合には、高温下でウエハとコンタクタとを精度良
く一括して接触させることがバーンインの信頼性を確保
するために極めて重要である。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
信頼性試験に用いられるウエハ一括試験装置の場合に
は、パターン発生回路がテスタに設けられ、パターン発
生回路とコンタクタとの間の配線が長いため、ＩＣチッ
プの動作速度が前述のように高速化すると、パターン発
生回路とコンタクタとの配線長の電気的影響によりＩＣ
チップの実動作速度での信頼性試験を行うことが極めて
難しいという課題があった。そのため、従来の信頼性試
験の場合には、上述の配線長の電気的影響を受けないレ
ベル（例えば、１〜１０ＭＨｚ程度）まで動作速度を落
として信頼性試験を行い、信頼性試験によりスクリーニ
ングされた良品ＩＣチップについて改めて最終的な実動
作速度での電気的特性検査を行わなくてはならないとい
う課題があった。
信頼性試験に用いられるウエハ一括試験装置の場合に
は、パターン発生回路がテスタに設けられ、パターン発
生回路とコンタクタとの間の配線が長いため、ＩＣチッ
プの動作速度が前述のように高速化すると、パターン発
生回路とコンタクタとの配線長の電気的影響によりＩＣ
チップの実動作速度での信頼性試験を行うことが極めて
難しいという課題があった。そのため、従来の信頼性試
験の場合には、上述の配線長の電気的影響を受けないレ
ベル（例えば、１〜１０ＭＨｚ程度）まで動作速度を落
として信頼性試験を行い、信頼性試験によりスクリーニ
ングされた良品ＩＣチップについて改めて最終的な実動
作速度での電気的特性検査を行わなくてはならないとい
う課題があった。
【０００６】本発明は、上記課題を解決するためになさ
れたもので、実動作速度が高い回路素子であってもテス
タとコンタクタ間の配線長の電気的影響を受けることな
く、実動作速度で信頼性試験を確実に行うことができる
ウエハ一括試験装置を提供することを目的としている。
れたもので、実動作速度が高い回路素子であってもテス
タとコンタクタ間の配線長の電気的影響を受けることな
く、実動作速度で信頼性試験を確実に行うことができる
ウエハ一括試験装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】本発明の請求項１に記載
のウエハ一括試験装置は、半導体ウエハを収納するウエ
ハ収納体と、このウエハ収納体に配置され且つ上記半導
体ウエハ全面に複数形成された検査用電極に対応するプ
ローブ端子を有するコンタクタとを備え、上記プローブ
端子とこれに対応する上記検査用電極とがそれぞれ一括
して接触し、上記半導体ウエハに形成された複数の回路
素子の信頼性試験を行うウエハ一括試験装置であって、
上記コンタクタは、周波数を可変できるクロック回路
と、このクロック回路の周波数に対応して上記回路素子
の試験用パターン信号を発生するパターン発生回路とを
有することを特徴とするものである。
のウエハ一括試験装置は、半導体ウエハを収納するウエ
ハ収納体と、このウエハ収納体に配置され且つ上記半導
体ウエハ全面に複数形成された検査用電極に対応するプ
ローブ端子を有するコンタクタとを備え、上記プローブ
端子とこれに対応する上記検査用電極とがそれぞれ一括
して接触し、上記半導体ウエハに形成された複数の回路
素子の信頼性試験を行うウエハ一括試験装置であって、
上記コンタクタは、周波数を可変できるクロック回路
と、このクロック回路の周波数に対応して上記回路素子
の試験用パターン信号を発生するパターン発生回路とを
有することを特徴とするものである。
【０００８】また、本発明の請求項２に記載のウエハ一
括試験装置は、半導体ウエハを収納するウエハ収納体
と、このウエハ収納体に配置され且つ上記半導体ウエハ
全面に複数形成された検査用電極に対応するプローブ端
子を有するコンタクタと、このコンタクタとテスタとを
接続する接続体とを備え、上記プローブ端子とこれに対
応する上記検査用電極とがそれぞれ一括して接触し、上
記半導体ウエハに形成された複数の回路素子の信頼性試
験を行うウエハ一括試験装置であって、上記コンタクタ
または上記接続体は、周波数を可変できるクロック回路
と、このクロック回路の周波数に対応して上記回路素子
の試験用パターン信号を発生するパターン発生回路とを
有することを特徴とするものである。
括試験装置は、半導体ウエハを収納するウエハ収納体
と、このウエハ収納体に配置され且つ上記半導体ウエハ
全面に複数形成された検査用電極に対応するプローブ端
子を有するコンタクタと、このコンタクタとテスタとを
接続する接続体とを備え、上記プローブ端子とこれに対
応する上記検査用電極とがそれぞれ一括して接触し、上
記半導体ウエハに形成された複数の回路素子の信頼性試
験を行うウエハ一括試験装置であって、上記コンタクタ
または上記接続体は、周波数を可変できるクロック回路
と、このクロック回路の周波数に対応して上記回路素子
の試験用パターン信号を発生するパターン発生回路とを
有することを特徴とするものである。
【０００９】また、本発明の請求項３に記載のウエハ一
括試験装置は、請求項１または請求項２に記載の発明に
おいて、上記コンタクタは、上記回路素子の試験結果パ
ターン信号を一時的に保持するレジスタと、このレジス
タで保持した試験結果パターン信号に対応する期待値パ
ターン信号とを比較する比較回路とを有することを特徴
とするものである。
括試験装置は、請求項１または請求項２に記載の発明に
おいて、上記コンタクタは、上記回路素子の試験結果パ
ターン信号を一時的に保持するレジスタと、このレジス
タで保持した試験結果パターン信号に対応する期待値パ
ターン信号とを比較する比較回路とを有することを特徴
とするものである。
【００１０】
【発明の実施の形態】以下、図１〜図５に示す実施形態
に基づいて本発明を説明する。本実施形態のウエハ一括
試験装置１０は、例えば図３に示すように、ウエハＷが
収納され且つウエハと一括して接触するコンタクタ１が
配置されたウエハ収納体１１と、このウエハ収納体１１
内のコンタクタ１と電気的に接続自在に構成された接続
体１２とを備え、接続体１２を介してテスタ（図示せ
ず）に続され、マルチプレクサ等の切換手段によって例
えばＩＣチップを１６個または３２個ずつのＩＣチップ
を順次切り換えながら全てのＩＣチップについてウエハ
状態のまま信頼性試験を行うようにしてある。ウエハ収
納体１１は、例えば図３に示すように、ウエハＷを保持
する円形状のウエハチャック１１Ａと、このウエハチャ
ック１１Ａと対向しコンタクタ１を保持する保持体１１
Ｂとを備え、ウエハＷとコンタクタ１が一括接触した状
態で収納するようにしてある。そして、ウエハチャック
１１Ａの周囲にはテスタとコンタクタ１との間の信号を
中継する接続体１２が形成されている。
に基づいて本発明を説明する。本実施形態のウエハ一括
試験装置１０は、例えば図３に示すように、ウエハＷが
収納され且つウエハと一括して接触するコンタクタ１が
配置されたウエハ収納体１１と、このウエハ収納体１１
内のコンタクタ１と電気的に接続自在に構成された接続
体１２とを備え、接続体１２を介してテスタ（図示せ
ず）に続され、マルチプレクサ等の切換手段によって例
えばＩＣチップを１６個または３２個ずつのＩＣチップ
を順次切り換えながら全てのＩＣチップについてウエハ
状態のまま信頼性試験を行うようにしてある。ウエハ収
納体１１は、例えば図３に示すように、ウエハＷを保持
する円形状のウエハチャック１１Ａと、このウエハチャ
ック１１Ａと対向しコンタクタ１を保持する保持体１１
Ｂとを備え、ウエハＷとコンタクタ１が一括接触した状
態で収納するようにしてある。そして、ウエハチャック
１１Ａの周囲にはテスタとコンタクタ１との間の信号を
中継する接続体１２が形成されている。
【００１１】また、図３に示すように上記ウエハチャッ
ク１１Ａ内にはその表面の複数箇所で開口する真空排気
通路１１Ｃが形成され、図示しない真空排気装置による
排気によりウエハチャック１１Ａの表面にウエハＷを真
空吸着するようにしてある。また、ウエハチャック１１
Ａ内にはヒータ１１Ｄ及び冷媒流路１１Ｅが温度調節機
構として内蔵され、ヒータ１１ＤによってウエハＷを加
熱すると共に冷媒流路１１Ｅを循環するエチレングリコ
ール等の冷媒によってウエハＷを冷却し、ウエハＷを所
定の設定温度に設定するようにしてある。また、保持体
１１Ｂはウエハチャック１１Ａと同様に温度調節機構を
内蔵し、ウエハチャック１１Ａと協働してウエハＷの設
定温度を保つようにしてある。
ク１１Ａ内にはその表面の複数箇所で開口する真空排気
通路１１Ｃが形成され、図示しない真空排気装置による
排気によりウエハチャック１１Ａの表面にウエハＷを真
空吸着するようにしてある。また、ウエハチャック１１
Ａ内にはヒータ１１Ｄ及び冷媒流路１１Ｅが温度調節機
構として内蔵され、ヒータ１１ＤによってウエハＷを加
熱すると共に冷媒流路１１Ｅを循環するエチレングリコ
ール等の冷媒によってウエハＷを冷却し、ウエハＷを所
定の設定温度に設定するようにしてある。また、保持体
１１Ｂはウエハチャック１１Ａと同様に温度調節機構を
内蔵し、ウエハチャック１１Ａと協働してウエハＷの設
定温度を保つようにしてある。
【００１２】また、上記コンタクタ１は、図３、図４に
示すように、ウエハＷより大きな口径として形成された
シリコン基板２と、このシリコン基板２の表面にウエハ
Ｗの全ての検査用電極パッドに対応して配設されたプロ
ーブ端子３と、これらのプローブ端子３と配線パターン
４を介してそれぞれ接続された接続端子５とを備えてい
る。各プローブ端子３は例えば図４に示すようにシリコ
ン基板２のウエハ対応領域１Ａ内（図４では一点鎖線で
示した領域）にマトリックス状に配列され、各接続端子
５はウエハ対応領域Ａの外側の外周縁領域１Ｂ内にリン
グ状に配列されている。また、シリコン基板２のプロー
ブ端子３と接続端子５の間にはリング状のシール部材６
が固定され、図３に示すように検査時にシール部材６が
ウエハチャック１１Ａの表面に密着してコンタクタ１と
ウエハＷ間の隙間を外部から遮断するようにしてある。
このシール部材６の内側には熱伝達性に優れた複数の熱
伝達媒体（例えば、電気的に絶縁された銅、アルミニウ
ム等金属）７がアットランダムにプローブ端子３及びパ
ターン配線４と干渉しない位置に固定され、これらの熱
伝達媒体７を介してウエハＷで発生した熱をシリコン基
板２側へ逃がすと共にウエハＷの上昇を規制してプロー
ブ端子３に必要以上の負荷が掛からないようにしてあ
る。また、各熱伝達媒体７の間には複数の温度センサ８
が数カ所にプローブ端子３及びパターン配線４と干渉し
ないように固定され、各温度センサ８を介して検査中の
ウエハＷの温度を検出し、この検出結果に基づいてウエ
ハチャック１１Ａの温度を制御するようにしてある。
示すように、ウエハＷより大きな口径として形成された
シリコン基板２と、このシリコン基板２の表面にウエハ
Ｗの全ての検査用電極パッドに対応して配設されたプロ
ーブ端子３と、これらのプローブ端子３と配線パターン
４を介してそれぞれ接続された接続端子５とを備えてい
る。各プローブ端子３は例えば図４に示すようにシリコ
ン基板２のウエハ対応領域１Ａ内（図４では一点鎖線で
示した領域）にマトリックス状に配列され、各接続端子
５はウエハ対応領域Ａの外側の外周縁領域１Ｂ内にリン
グ状に配列されている。また、シリコン基板２のプロー
ブ端子３と接続端子５の間にはリング状のシール部材６
が固定され、図３に示すように検査時にシール部材６が
ウエハチャック１１Ａの表面に密着してコンタクタ１と
ウエハＷ間の隙間を外部から遮断するようにしてある。
このシール部材６の内側には熱伝達性に優れた複数の熱
伝達媒体（例えば、電気的に絶縁された銅、アルミニウ
ム等金属）７がアットランダムにプローブ端子３及びパ
ターン配線４と干渉しない位置に固定され、これらの熱
伝達媒体７を介してウエハＷで発生した熱をシリコン基
板２側へ逃がすと共にウエハＷの上昇を規制してプロー
ブ端子３に必要以上の負荷が掛からないようにしてあ
る。また、各熱伝達媒体７の間には複数の温度センサ８
が数カ所にプローブ端子３及びパターン配線４と干渉し
ないように固定され、各温度センサ８を介して検査中の
ウエハＷの温度を検出し、この検出結果に基づいてウエ
ハチャック１１Ａの温度を制御するようにしてある。
【００１３】複数のプローブ端子３の中には試験用パタ
ーン信号をウエハＷへ入力する入力ピンとウエハＷから
試験結果パターン信号を出力する出力ピンがある。ま
た、接続端子５の中には接続体１２の電極パターン１２
Ｇと接触してテスタからの制御信号を入力するピンや、
接続体１２の電極パターン１２Ｇと接触して温度センサ
８から温度測定信号を取り出しテスタ側へ送るピン等が
含まれている。
ーン信号をウエハＷへ入力する入力ピンとウエハＷから
試験結果パターン信号を出力する出力ピンがある。ま
た、接続端子５の中には接続体１２の電極パターン１２
Ｇと接触してテスタからの制御信号を入力するピンや、
接続体１２の電極パターン１２Ｇと接触して温度センサ
８から温度測定信号を取り出しテスタ側へ送るピン等が
含まれている。
【００１４】また、図５の（ａ）に示すようにシリコン
基板２の表面には例えばアルミニウムや銅等からなる配
線パターン４が形成され、この配線パターン４の端部に
はビアホール９が形成されている。また、配線パターン
４はシリコン基板２の表面だけでなく、シリコン基板２
内にも複数層に渡って形成されている。コンタクタ１の
配線パターン４はウエハＷとのインピーダンス整合が取
られ、試験用パターン信号及び試験結果パターン信号が
が減衰や反射することなく効率良く入出力するようにし
てある。また、ビアホール９の内周面全面には配線パタ
ーン４と同一の金属によって導電性膜１０が形成され、
この導電性膜１０は配線パターン４と接続されている。
そして、ウエハ領域２Ａ内のビアホール９にはプローブ
端子３が挿着され、外周縁領域２Ｂ内のビアホール９に
は接続端子５が挿着されている。ビアホール９は例えば
深さが数１０μｍ、直径が数１０μｍの円形孔として形
成され、プローブ端子３あるいは接続端子５はシリコン
基板２の表面から例えば数１０μｍ突出している。
基板２の表面には例えばアルミニウムや銅等からなる配
線パターン４が形成され、この配線パターン４の端部に
はビアホール９が形成されている。また、配線パターン
４はシリコン基板２の表面だけでなく、シリコン基板２
内にも複数層に渡って形成されている。コンタクタ１の
配線パターン４はウエハＷとのインピーダンス整合が取
られ、試験用パターン信号及び試験結果パターン信号が
が減衰や反射することなく効率良く入出力するようにし
てある。また、ビアホール９の内周面全面には配線パタ
ーン４と同一の金属によって導電性膜１０が形成され、
この導電性膜１０は配線パターン４と接続されている。
そして、ウエハ領域２Ａ内のビアホール９にはプローブ
端子３が挿着され、外周縁領域２Ｂ内のビアホール９に
は接続端子５が挿着されている。ビアホール９は例えば
深さが数１０μｍ、直径が数１０μｍの円形孔として形
成され、プローブ端子３あるいは接続端子５はシリコン
基板２の表面から例えば数１０μｍ突出している。
【００１５】上記ビアホール９に挿着されたプローブ端
子３または接続端子５は同一であるため、プローブ端子
３を例に挙げて図５を参照しながら説明する。このプロ
ーブ端子３は例えば図５の（ａ）、（ｂ）に示すように
断面が略正方形の角柱状で、上下両端に四角錐台部３
Ａ、３Ｂを有するもので、例えばタングステン、ベリリ
ウムカッパ等の導電性金属によって形成されている。プ
ローブ端子３の基端部側は僅かではあるが隅角部がビア
ホール９からはみ出す大きさに形成され、その基端部が
ビアホール９内に圧入され、ビアホール９内周面の導電
性膜１０と導通自在に接触している。また、プローブ端
子３の先端部側には互いに対向する面に溝３Ｃが交互に
形成され、しかも各溝３Ｃの最奥部が軸心よりも深位い
位置まで達している。従って、プローブ端子３にオーバ
ードライブを負荷すると、プローブ端子３の溝３Ｃの幅
が狭くなるように軸方向で弾力的に圧縮変形し、この時
の針圧でプローブ端子３と検査用電極パッドとが電気的
に導通し、逆にプローブ端子３がウエハＷから離れると
先端部が元の状態に戻るようになっている。
子３または接続端子５は同一であるため、プローブ端子
３を例に挙げて図５を参照しながら説明する。このプロ
ーブ端子３は例えば図５の（ａ）、（ｂ）に示すように
断面が略正方形の角柱状で、上下両端に四角錐台部３
Ａ、３Ｂを有するもので、例えばタングステン、ベリリ
ウムカッパ等の導電性金属によって形成されている。プ
ローブ端子３の基端部側は僅かではあるが隅角部がビア
ホール９からはみ出す大きさに形成され、その基端部が
ビアホール９内に圧入され、ビアホール９内周面の導電
性膜１０と導通自在に接触している。また、プローブ端
子３の先端部側には互いに対向する面に溝３Ｃが交互に
形成され、しかも各溝３Ｃの最奥部が軸心よりも深位い
位置まで達している。従って、プローブ端子３にオーバ
ードライブを負荷すると、プローブ端子３の溝３Ｃの幅
が狭くなるように軸方向で弾力的に圧縮変形し、この時
の針圧でプローブ端子３と検査用電極パッドとが電気的
に導通し、逆にプローブ端子３がウエハＷから離れると
先端部が元の状態に戻るようになっている。
【００１６】而して、上記コンタクタ１は、例えば図１
に示すように、プログラムで周波数を可変できるクロッ
ク回路１Ａと、このクロック回路１Ａの周波数に対応し
た試験用パターン信号及び期待値パターン信号を発生す
るテストパターン発生回路１Ｂとを有し、テスタ側から
接続体１２を介して入力された制御信号Ｓに基づいて該
当するＩＣチップの試験用パターン信号をテストパター
ン発生回路１Ｂで発生し、バッファ１Ｃ及びプローブ端
子３を介して各ＩＣチップへ出力するようにしてある。
更に、コンタクタ１は、プローブ端子３とバッファ１Ｄ
を介して接続され且つプローブ端子３から入力した試験
結果パターン信号を一時的に保持するレジスタ１Ｅと、
このレジスタ１Ｅから転送された試験用パターン信号と
期待値パターン信号とを比較しＩＣチップの良否を判定
し、その結果をテスタ側へ送信する比較回路１Ｆとを有
している。そして、クロック回路１Ａ、テストパターン
発生回路１Ｂ、バッファ１Ｃ、１Ｄ、レジスタ１Ｅ及び
比較回路１Ｆはいずれもシリコン基板２内に形成されて
いる。
に示すように、プログラムで周波数を可変できるクロッ
ク回路１Ａと、このクロック回路１Ａの周波数に対応し
た試験用パターン信号及び期待値パターン信号を発生す
るテストパターン発生回路１Ｂとを有し、テスタ側から
接続体１２を介して入力された制御信号Ｓに基づいて該
当するＩＣチップの試験用パターン信号をテストパター
ン発生回路１Ｂで発生し、バッファ１Ｃ及びプローブ端
子３を介して各ＩＣチップへ出力するようにしてある。
更に、コンタクタ１は、プローブ端子３とバッファ１Ｄ
を介して接続され且つプローブ端子３から入力した試験
結果パターン信号を一時的に保持するレジスタ１Ｅと、
このレジスタ１Ｅから転送された試験用パターン信号と
期待値パターン信号とを比較しＩＣチップの良否を判定
し、その結果をテスタ側へ送信する比較回路１Ｆとを有
している。そして、クロック回路１Ａ、テストパターン
発生回路１Ｂ、バッファ１Ｃ、１Ｄ、レジスタ１Ｅ及び
比較回路１Ｆはいずれもシリコン基板２内に形成されて
いる。
【００１７】また、上記テストパターン発生回路１Ｂ
は、試験用パターン信号に続き、テスタからの制御信号
に基づいて試験用パターン信号に対応する期待値パター
ン信号を発生し、この期待値パターン信号を比較回路１
Ｆへ出力するようにしてあり、また、レジスタ１Ｅはテ
スタからの基準クロック信号に基づいて付勢され試験結
果パターン信号を逐次比較回路１Ｆへ転送するようにし
てある。この比較回路１ＦはＩＣチップの同測数に見合
った数（例えば、同測数が１６または３２個であれば、
１６または３２個あるいは全数分）だけ設けられてい
る。このようにコンタクタ１にテストパターン発生回路
１Ｂを設けることでテストパターン発生回路がテスタに
設けられていた場合と比較してテストパターン発生回路
１Ｂからプローブ端子３までの配線長を格段に短縮し、
ＩＣチップの動作速度が高速化してもその実動作速度で
信頼性試験を実施することができる。また、例えば図２
に示すように接続体１２にクロック回路１２Ａ、テスト
パターン発生回路１２Ｂ及び比較回路１２Ｆを設けた場
合にも同様の作用効果を期することができる。
は、試験用パターン信号に続き、テスタからの制御信号
に基づいて試験用パターン信号に対応する期待値パター
ン信号を発生し、この期待値パターン信号を比較回路１
Ｆへ出力するようにしてあり、また、レジスタ１Ｅはテ
スタからの基準クロック信号に基づいて付勢され試験結
果パターン信号を逐次比較回路１Ｆへ転送するようにし
てある。この比較回路１ＦはＩＣチップの同測数に見合
った数（例えば、同測数が１６または３２個であれば、
１６または３２個あるいは全数分）だけ設けられてい
る。このようにコンタクタ１にテストパターン発生回路
１Ｂを設けることでテストパターン発生回路がテスタに
設けられていた場合と比較してテストパターン発生回路
１Ｂからプローブ端子３までの配線長を格段に短縮し、
ＩＣチップの動作速度が高速化してもその実動作速度で
信頼性試験を実施することができる。また、例えば図２
に示すように接続体１２にクロック回路１２Ａ、テスト
パターン発生回路１２Ｂ及び比較回路１２Ｆを設けた場
合にも同様の作用効果を期することができる。
【００１８】次に、動作について説明する。まず、ウエ
ハＷをウエハチャック１１Ａ上で保持すると、真空排気
路１１Ｃからの真空排気によりウエハチャック１１Ａ上
でウエハＷを真空吸着すると共に冷媒流路１１Ｅを循環
する冷媒を介してウエハＷを冷却する。一方、保持体１
１Ｂで保持されたコンタクタ１の接続端子５が接続体１
２の電極パターン１２Ａと電気的に接続すると共にシー
ル部材６がウエハＷの外側でウエハチャック１１Ａ表面
に密着し全てのプローブ端子３がウエハＷの検査用電極
パッドと一括して接触する。この際、ウエハの各電極パ
ッド間に高低差があってもそれぞれの電極パッドの高さ
に応じてプローブ端子３が弾性変形してそれぞれの高低
差を吸収し、検査用電極パッドと電気的に接触する。ま
た、ウエハチャック１１Ａとコンタクタ１が過度に接近
しようとしても熱伝達媒体７がストッパーとして働き、
プローブ端子３の損傷を防止する。
ハＷをウエハチャック１１Ａ上で保持すると、真空排気
路１１Ｃからの真空排気によりウエハチャック１１Ａ上
でウエハＷを真空吸着すると共に冷媒流路１１Ｅを循環
する冷媒を介してウエハＷを冷却する。一方、保持体１
１Ｂで保持されたコンタクタ１の接続端子５が接続体１
２の電極パターン１２Ａと電気的に接続すると共にシー
ル部材６がウエハＷの外側でウエハチャック１１Ａ表面
に密着し全てのプローブ端子３がウエハＷの検査用電極
パッドと一括して接触する。この際、ウエハの各電極パ
ッド間に高低差があってもそれぞれの電極パッドの高さ
に応じてプローブ端子３が弾性変形してそれぞれの高低
差を吸収し、検査用電極パッドと電気的に接触する。ま
た、ウエハチャック１１Ａとコンタクタ１が過度に接近
しようとしても熱伝達媒体７がストッパーとして働き、
プローブ端子３の損傷を防止する。
【００１９】次いで、テスタからマルチプレクサの制御
下でチャンネルを切り換えながら例えば３２個のＩＣチ
ップのうち、予め簡単な試験でウエハＷ上のＩＣチップ
の良否を表したマップに従い不良チップを電気的に切り
離した後、制御信号を順次送信し、全ての良品チップの
検査を行う。即ち、テスタから制御信号を送信すると、
クロック回路１Ａの周波数に対応する試験用パターン信
号がテストパターン発生回路１Ｂで例えば３２個分のＩ
Ｃチップの試験用パターン信号を発生し、バッファ１Ｃ
及びプローブ端子３を介して各ＩＣチップへ試験用パタ
ーン信号を印加すると、出力用のプローブ端子３からレ
ジスタ１Ｅへ試験結果パターン信号を送信し、レジスタ
１Ｅにおいて試験結果パターン信号を一時的に保持す
る。また、テスタからの基準クロック信号に基づいてレ
ジスタ１Ｅが作動して試験結果パターン信号を比較回路
１Ｆへ転送すると共にテスタからの制御信号に基づいて
テストパターン発生回路１Ｂで発生した期待値パターン
信号を比較回路１Ｆへ送信する。比較回路１Ｆでは試験
結果パターン信号と期待値パターン信号とを比較し、そ
のＩＣチップの良否を判定する。判定結果を示す信号は
比較回路１Ｆから接続体１２を介してテスタへ送信す
る。この時、ウエハチャック１１Ａ及び保持体１１Ｂの
温度調節機構を介してウエハＷを常に一定の信頼性試験
温度に保つ。また、温度センサ８によってウエハＷの試
験温度を常時測定しているため、試験温度が所定の温度
より昇降した場合には温度センサ８の検出値に基づいて
ウエハチャック１１Ａの温度調節機構を介して検査温度
を一定に保つ。また、クロックの周波数を段階的に変化
させ、その都度試験を繰り返し、クロック周波数での動
作速度の選別も行う。
下でチャンネルを切り換えながら例えば３２個のＩＣチ
ップのうち、予め簡単な試験でウエハＷ上のＩＣチップ
の良否を表したマップに従い不良チップを電気的に切り
離した後、制御信号を順次送信し、全ての良品チップの
検査を行う。即ち、テスタから制御信号を送信すると、
クロック回路１Ａの周波数に対応する試験用パターン信
号がテストパターン発生回路１Ｂで例えば３２個分のＩ
Ｃチップの試験用パターン信号を発生し、バッファ１Ｃ
及びプローブ端子３を介して各ＩＣチップへ試験用パタ
ーン信号を印加すると、出力用のプローブ端子３からレ
ジスタ１Ｅへ試験結果パターン信号を送信し、レジスタ
１Ｅにおいて試験結果パターン信号を一時的に保持す
る。また、テスタからの基準クロック信号に基づいてレ
ジスタ１Ｅが作動して試験結果パターン信号を比較回路
１Ｆへ転送すると共にテスタからの制御信号に基づいて
テストパターン発生回路１Ｂで発生した期待値パターン
信号を比較回路１Ｆへ送信する。比較回路１Ｆでは試験
結果パターン信号と期待値パターン信号とを比較し、そ
のＩＣチップの良否を判定する。判定結果を示す信号は
比較回路１Ｆから接続体１２を介してテスタへ送信す
る。この時、ウエハチャック１１Ａ及び保持体１１Ｂの
温度調節機構を介してウエハＷを常に一定の信頼性試験
温度に保つ。また、温度センサ８によってウエハＷの試
験温度を常時測定しているため、試験温度が所定の温度
より昇降した場合には温度センサ８の検出値に基づいて
ウエハチャック１１Ａの温度調節機構を介して検査温度
を一定に保つ。また、クロックの周波数を段階的に変化
させ、その都度試験を繰り返し、クロック周波数での動
作速度の選別も行う。
【００２０】以上説明したように本実施形態によれば、
コンタクタ１に、周波数を可変できるクロック回路１Ａ
と、このクロック回路１Ａの周波数に対応してＩＣチッ
プの試験用パターン信号を発生するテストパターン発生
回路１Ｂとを設けたため、テストパターン発生回路１Ｂ
とプローブ端子３間の配線長を格段に短縮することがで
き、実動作速度が高いＩＣチップであってもテスタとコ
ンタクタ１間の配線長の電気的影響を受けることなく、
実動作速度で信頼性試験を確実に行うことができる。
コンタクタ１に、周波数を可変できるクロック回路１Ａ
と、このクロック回路１Ａの周波数に対応してＩＣチッ
プの試験用パターン信号を発生するテストパターン発生
回路１Ｂとを設けたため、テストパターン発生回路１Ｂ
とプローブ端子３間の配線長を格段に短縮することがで
き、実動作速度が高いＩＣチップであってもテスタとコ
ンタクタ１間の配線長の電気的影響を受けることなく、
実動作速度で信頼性試験を確実に行うことができる。
【００２１】尚、本発明は上記実施形態に何等制限され
るものではなく、例えばコンタクタ１はウエハ収納体１
１に対して着脱自在にしたものであっても、ウエハ収納
体１１と一体化したものであっても良い。また、シリコ
ン基板２に代えてセラミック基板やポリイミド基板等を
用いることができる。
るものではなく、例えばコンタクタ１はウエハ収納体１
１に対して着脱自在にしたものであっても、ウエハ収納
体１１と一体化したものであっても良い。また、シリコ
ン基板２に代えてセラミック基板やポリイミド基板等を
用いることができる。
【００２２】
【発明の効果】本発明の請求項１〜請求項３に記載の発
明によれば、実動作速度が高い回路素子でもテスタとコ
ンタクタ間の配線長の電気的影響を受けることなく、実
動作速度で信頼性試験を確実に行うことができるウエハ
一括試験装置を提供することができる。
明によれば、実動作速度が高い回路素子でもテスタとコ
ンタクタ間の配線長の電気的影響を受けることなく、実
動作速度で信頼性試験を確実に行うことができるウエハ
一括試験装置を提供することができる。
【図１】本発明のウエハ一括試験装置の一実施形態の要
部を示すブロック図である。
部を示すブロック図である。
【図２】本発明のウエハ一括試験装置の他の実施形態の
要部を示すブロック図である。
要部を示すブロック図である。
【図３】図１に示すウエハ一括試験装置を示す図で、主
としてコンタクタとウエハとの関係を示す断面図であ
る。
としてコンタクタとウエハとの関係を示す断面図であ
る。
【図４】図３に示すコンタクタとウエハとの関係を模式
的に示す平面図である。
的に示す平面図である。
【図５】（ａ）は図１に示すコンタクタのプローブ端子
の取付状態を拡大して示す断面図、（ｂ）は（ａ）のＢ
−Ｂ断面図である。
の取付状態を拡大して示す断面図、（ｂ）は（ａ）のＢ
−Ｂ断面図である。
１ コンタクタ １Ａ クロック回路 １Ｂ テストパターン発生回路 １Ｅ レジスタ １Ｆ 比較回路 ３ プローブ端子 １０ ウエハ一括試験装置 １１ ウエハ収納体 １２ 接続体 １２Ａ クロック回路 １２Ｂ テストパターン発生回路 １２Ｆ 比較回路 Ｗ ウエハ（被検査体）
Claims (3)
- 【請求項１】 半導体ウエハを収納するウエハ収納体
と、このウエハ収納体に配置され且つ上記半導体ウエハ
全面に複数形成された検査用電極に対応するプローブ端
子を有するコンタクタとを備え、上記プローブ端子とこ
れに対応する上記検査用電極とがそれぞれ一括して接触
し、上記半導体ウエハに形成された複数の回路素子の信
頼性試験を行うウエハ一括試験装置であって、上記コン
タクタは、周波数を可変できるクロック回路と、このク
ロック回路の周波数に対応して上記回路素子の試験用パ
ターン信号を発生するパターン発生回路とを有すること
を特徴とするウエハ一括試験装置。 - 【請求項２】 半導体ウエハを収納するウエハ収納体
と、このウエハ収納体に配置され且つ上記半導体ウエハ
全面に複数形成された検査用電極に対応するプローブ端
子を有するコンタクタと、このコンタクタとテスタとを
接続する接続体とを備え、上記プローブ端子とこれに対
応する上記検査用電極とがそれぞれ一括して接触し、上
記半導体ウエハに形成された複数の回路素子の信頼性試
験を行うウエハ一括試験装置であって、上記コンタクタ
または上記接続体は、周波数を可変できるクロック回路
と、このクロック回路の周波数に対応して上記回路素子
の試験用パターン信号を発生するパターン発生回路とを
有することを特徴とするウエハ一括試験装置。 - 【請求項３】 上記コンタクタは、上記回路素子の試験
結果パターン信号を一時的に保持するレジスタと、この
レジスタで保持した試験結果パターン信号に対応する期
待値パターン信号とを比較する比較回路とを有すること
を特徴とする請求項１または請求項２に記載のウエハ一
括試験装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10279372A JP2000091390A (ja) | 1998-09-14 | 1998-09-14 | ウエハ一括試験装置 |
| US09/393,167 US6380755B1 (en) | 1998-09-14 | 1999-09-10 | Testing apparatus for test piece testing method contactor and method of manufacturing the same |
| US10/106,349 US6573743B2 (en) | 1998-09-14 | 2002-03-27 | Testing apparatus for test piece, testing method, contactor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10279372A JP2000091390A (ja) | 1998-09-14 | 1998-09-14 | ウエハ一括試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000091390A true JP2000091390A (ja) | 2000-03-31 |
Family
ID=17610241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10279372A Pending JP2000091390A (ja) | 1998-09-14 | 1998-09-14 | ウエハ一括試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000091390A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7222273B2 (en) * | 2003-08-25 | 2007-05-22 | Samsung Electronics Co., Ltd. | Apparatus and method for testing semiconductor memory devices, capable of selectively changing frequencies of test pattern signals |
| KR100825779B1 (ko) | 2006-09-28 | 2008-04-29 | 삼성전자주식회사 | 반도체 메모리장치 및 이에 대한 웨이퍼 레벨 테스트 방법 |
| WO2010097841A1 (ja) * | 2009-02-27 | 2010-09-02 | 株式会社アドバンテスト | 試験装置および試験方法 |
| JP2011109040A (ja) * | 2009-11-20 | 2011-06-02 | Nikon Corp | 半導体基板ホルダ及び温度検出装置 |
| EP2772861A1 (en) * | 2013-02-27 | 2014-09-03 | Samsung Electro-Mechanics Co., Ltd | Semiconductor test device and semiconductor test method |
-
1998
- 1998-09-14 JP JP10279372A patent/JP2000091390A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7222273B2 (en) * | 2003-08-25 | 2007-05-22 | Samsung Electronics Co., Ltd. | Apparatus and method for testing semiconductor memory devices, capable of selectively changing frequencies of test pattern signals |
| KR100825779B1 (ko) | 2006-09-28 | 2008-04-29 | 삼성전자주식회사 | 반도체 메모리장치 및 이에 대한 웨이퍼 레벨 테스트 방법 |
| WO2010097841A1 (ja) * | 2009-02-27 | 2010-09-02 | 株式会社アドバンテスト | 試験装置および試験方法 |
| JP2011109040A (ja) * | 2009-11-20 | 2011-06-02 | Nikon Corp | 半導体基板ホルダ及び温度検出装置 |
| EP2772861A1 (en) * | 2013-02-27 | 2014-09-03 | Samsung Electro-Mechanics Co., Ltd | Semiconductor test device and semiconductor test method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380755B1 (en) | Testing apparatus for test piece testing method contactor and method of manufacturing the same | |
| US7262613B2 (en) | Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object | |
| US5246291A (en) | Bond inspection technique for a semiconductor chip | |
| US8125235B2 (en) | Apparatus for mass die testing | |
| US6545493B1 (en) | High-speed probing apparatus | |
| JP3701954B2 (ja) | 半導体集積回路、その静電気耐圧試験方法及び装置 | |
| US5936876A (en) | Semiconductor integrated circuit core probing for failure analysis | |
| EP1284499B1 (en) | Semiconductor wafer for in-process testing an integrated circuit and corresponding manufacturing method | |
| KR100948367B1 (ko) | 디바이스 실장장치, 테스트 헤드 및 전자부품 시험장치 | |
| US6724181B2 (en) | Method of calibrating a test system for semiconductor components, and test substrate | |
| JP2002176140A (ja) | 半導体集積回路ウェハ | |
| JP2000091390A (ja) | ウエハ一括試験装置 | |
| KR102047665B1 (ko) | 프로브 카드 및 이를 포함하는 테스트 장치 | |
| JP2005072375A (ja) | 半導体集積回路 | |
| JP2000150598A (ja) | コンタクタ及びその製造方法 | |
| JP3231668B2 (ja) | プローブ装置 | |
| KR100190921B1 (ko) | 다이내믹 번인 장비의 엠비티(monitoring burn-in tester) | |
| JP4137082B2 (ja) | 半導体装置の試験装置 | |
| JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
| KR100764038B1 (ko) | 잡음을 감소시킨 웨이퍼 프로버 스테이션의 핫척 | |
| US6771089B1 (en) | Test fixture having an adjustable capacitance and method for testing a semiconductor component | |
| KR100557991B1 (ko) | 프로빙장치 및 프로빙방법 | |
| JP2002071718A (ja) | 半導体検査装置および半導体装置の製造方法 | |
| JP2004095802A (ja) | 半導体試験装置 | |
| JPH09298222A (ja) | 半導体装置の測定システム及びその測定方法 |