KR100948367B1 - 디바이스 실장장치, 테스트 헤드 및 전자부품 시험장치 - Google Patents

디바이스 실장장치, 테스트 헤드 및 전자부품 시험장치 Download PDF

Info

Publication number
KR100948367B1
KR100948367B1 KR1020087014522A KR20087014522A KR100948367B1 KR 100948367 B1 KR100948367 B1 KR 100948367B1 KR 1020087014522 A KR1020087014522 A KR 1020087014522A KR 20087014522 A KR20087014522 A KR 20087014522A KR 100948367 B1 KR100948367 B1 KR 100948367B1
Authority
KR
South Korea
Prior art keywords
cover
substrate
surface side
side cover
test
Prior art date
Application number
KR1020087014522A
Other languages
English (en)
Other versions
KR20080074984A (ko
Inventor
코에이 니시우라
Original Assignee
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아드반테스트 filed Critical 가부시키가이샤 아드반테스트
Publication of KR20080074984A publication Critical patent/KR20080074984A/ko
Application granted granted Critical
Publication of KR100948367B1 publication Critical patent/KR100948367B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2877—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to cooling
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

디바이스 실장장치(4)는 복수의 디바이스(TD,PD)가 실장된 기판(5)과, 이 복수의 디바이스(TD,PD)를 덮고, 내부에 냉매가 유통 가능한 유로가 형성된 디바이스 냉각 커버(6)를 구비하고, 디바이스 냉각 커버(6)는 복수의 디바이스 중의 측정용 디바이스(TD)만을 덮는 제 1커버(61)와, 복수의 디바이스 중의 전원용 디바이스(PD)만을 덮는 커버(65)를 포함하고, 제 1커버(61)와 제 2커버(65)는 서로 전기적으로 절연되어 있다.
디바이스, 실장장치, 테스트, 헤드, 전자부품, 시험장치

Description

디바이스 실장장치, 테스트 헤드 및 전자부품 시험장치{DEVICE-MOUNTED APPARATUS, TEST HEAD, AND ELECTRONIC COMPONENT TESTING APPARATUS}
본 발명은 디바이스가 실장된 기판과, 상기 기판에 실장된 디바이스를 냉각하기 위한 디바이스 냉각커버를 구비한 디바이스 실장장치, 상기 디바이스 실장장치를 구비한 테스트 헤드 및 전자부품 시험장치에 관한 것이다.
반도체 디바이스의 제조공정에서는 최종적으로 제조된 IC칩 등의 전자부품을 시험하는 전자부품 시험장치가 필요하다. 이러한 종류의 전자부품의 시험은 시험환경을 상온, 고온 또는 저온인 온도환경으로 한 상태로, 피시험 IC칩에 테스트 패턴을 입력하여 동작시켜 그 응답패턴을 검사한다.
일반적인 전자부품 시험장치는 테스트 패턴을 송출하는 동시에 응답패턴을 검사하기 위한 프로그램이 저장된 테스터와, 상기 테스터와 피시험 IC칩을 전기적으로 접속하기 위한 접촉단자를 구비한 테스트 헤드와, 피시험 IC칩을 접촉단자로 순차 반송하여, 테스트를 종료한 피시험 IC칩을 테스트 결과에 따라 물리적으로 분류하는 핸들러로 구성되어 있다. 그리고, 피시험 IC칩을 핸들러에 세팅하여 테스트 헤드상으로 반송하고, 피시험 IC칩을 접촉단자에 눌러서 전기적으로 접속함으로써 목적으로 하는 동작시험이 수행된다.
이와 같은 전자부품 시험장치의 테스트 헤드는 피시험 IC칩의 입출력 단자에 대한 인터페이스로서 사용되는 핀 일렉트로닉스 카드(디바이스 실장장치)를 다수 구비하고 있다. 각 핀 일렉트로닉스 카드는 측정용의 고주파 회로나 전원 회로 등의 각종 디바이스가 기판에 다수 실장되어 구성되어 있다. 핀 일렉트로닉스 카드에 실장되어 있는 고주파 회로로서는 피시험 IC칩으로부터 출력되는 아날로그의 응답신호를 받아서 소망의 역치전압에서 논리신호로 변환하는 아날로그 콤퍼레이터 회로나 고정밀의 타이밍 판정회로를 들 수 있고, 이들 회로는 피시험 IC칩에 대응되어 있다.
핀 일렉트로닉스 카드가 갖는 각종 디바이스는 피시험 IC칩의 시험시에 자기발열에 의해 고온이 된다. 여기에서, 자기발열하고 있는 디바이스를 냉각하는 것이 가능한 핀 일렉트로닉스 카드로서 기판의 표리 양면을 커버로 덮고, 이 커버내에 냉매를 유통시켜, 발열하고 있는 디바이스에 냉매를 직접 접촉시키는 것이 종래부터 알려져 있다(예컨대, 특허문헌 1 참조).
그렇지만, 이와 같은 핀 일렉트로닉스 카드에서는 한장의 기판에 대하여 표리에 한장씩 커버가 설치되어 있어, 동일한 기판상에 실장된 모든 디바이스가 동일한 커버로 덮어져 있다. 이 때문에, 전원 회로로부터 방사된 전자파 등에 의해 커버에 발생된 전류가 노이즈로서 고주파 회로에 전파되어, 고주파 회로의 S/N비 저하 등을 초래하여, 피시험 IC칩의 고정밀도의 시험을 확보하기 어려운 경우가 있다. 또한, 노이즈원의 발생 타이밍이나 주파수 성분에 따라서는 피시험 IC칩에 대한 시험품질에 불량이 발생되는 경우가 있다.
또한, 고주파 회로에 의해 피시험 IC칩에 대하여 아날로그 신호나 고주파 신호를 인가·수신하면서 소망하는 고정밀도로 시험을 실시하는 경우에 있어서도, 강레벨 또는 미약레벨의 해당 신호를 인가·수신하는 고주파 회로와 다른 회로가 동일한 커버로 덥어져 있는 것에 따라, 간섭 노이즈가 발생되는 요인이 되는 경우가 있어, 이 결과 고정밀도의 시험을 확보하기 어려운 경우가 있었다.
특허문헌 1 : 국제공개 제2005/004571호 팸플릿
본 발명은 기판에 탑재된 디바이스 사이의 노이즈의 전파를 억제하여 피시험 전자부품의 고정밀도의 시험을 확보하는 것이 가능한 디바이스 실장장치, 테스트 헤드 및 전자부품 시험장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따르면, 복수의 디바이스가 실장된 기판과, 상기 복수의 디바이스를 덮고, 내부에 냉매가 유통 가능한 유로가 형성된 디바이스 냉각 커버를 구비한 디바이스 실장장치로서, 상기 디바이스 냉각 커버는, 상기 복수의 디바이스 중의 일부의 디바이스를 덮는 제 1커버와, 상기 복수의 디바이스 중의 적어도 다른 일부의 디바이스를 덮는 제 2커버를 포함하고, 상기 제 1커버와 제 2커버는 서로 전기적으로 절연되어 있는 디바이스 실장장치가 제공된다(청구항 1 참조).
본 발명에서는 디바이스 냉각 커버를 제 1커버와 제 2커버로 분할하여, 이들을 서로 전기적으로 절연하고, 기판에 실장된 복수의 디바이스 중의 일부의 디바이스를 제 1커버로 덮고, 적어도 다른 일부의 디바이스를 제 2커버로 덮는다. 이에 따라, 예컨대 전자파 등이 발생되기 쉬운 디바이스를 제 1커버로 덮고, 노이즈에 민감한 디바이스를 제 2커버로 덮음으로써 한쪽의 디바이스로부터 다른쪽의 디바이스로 노이즈가 전파되는 것을 방지할 수 있어, 고정밀도의 시험을 확보하는 것이 가능하게 된다.
상기 발명에서는 특별히 한정되지 않지만, 상기 제 1커버의 주연의 일부와, 상기 제 2커버의 주연의 일부가 겹쳐서 중복 부분을 구성하고 있고, 상기 중복 부분에서 상기 제 1커버와 상기 제 2커버의 사이에 절연체가 설치되어 있는 것이 바람직하다(청구항 2 참조).
상기 발명에서는 특별히 한정되지 않지만, 상기 제 1커버 및 상기 제 2커버를 상기 기판에 고정하는 고정수단을 더 구비하고, 상기 중복 부분에서 상기 제 2커버 위에 겹쳐 있는 상기 제 1커버만이 상기 고정수단에 의해 상기 기판에 직접 고정되고, 상기 제 2커버는 상기 제 1커버를 통하여 상기 기판에 고정되어 있는 것이 바람직하다(청구항 3 참조).
이에 따라, 예컨대 볼트 등의 고정수단의 수를 감소시킬 수 있는 동시에, 기판 상의 스페이스를 유효하게 활용할 수 있다.
상기 발명에서는 특별히 한정되지 않지만, 상기 디바이스 냉각 커버는 상기 기판의 양 주면(主面)에 설치되어 있고, 상기 디바이스 실장장치는 상기 제 1커버와 상기 제 2커버의 사이에서 냉매를 유통시키는 동시에, 상기 기판의 양 주면에 각각 설치된 상기 디바이스 냉각 커버 사이에서 냉매를 유통시키는 연통수단을 더 구비하고 있는 것이 바람직하다(청구항 4 참조).
상기 발명에서는 특별히 한정되지 않지만, 상기 제 1커버는, 상기 기판의 표면측에 설치된 제 1표면측 커버와, 상기 기판의 이면측에 설치된 제 1이면측 커버를 갖고, 상기 제 2커버는, 상기 기판의 표면측에 설치된 제 2표면측 커버와, 상기 기판의 이면측에 설치된 제 2이면측 커버를 갖고, 상기 제 1표면측 커버에 대하여 상기 제 2이면측 커버가 부분적으로 대향하고 있고, 및/또는 상기 제 2표면측 커버에 대하여 상기 제 1이면측 커버가 부분적으로 대향하고 있고, 상기 연통수단은, 상기 제 1표면측 커버에 대하여 상기 제 2이면측 커버가 대향하고 있는 부분에서 상기 기판에 형성된 관통공, 및/또는, 상기 제 2표면측 커버에 대하여 상기 제 1이면측 커버가 대향하고 있는 부분에서 상기 기판에 형성된 관통공을 포함하는 것이 바람직하다(청구항 5 참조).
기판을 사이에 끼워서 제 1커버와 제 2커버가 대향하고 있는 부분에 형성된 관통공을 통하여 제 1커버와 제 2커버를 연통시킨다. 이에 따라, 제 1커버와 제 2커버의 유로의 연결구조를 간소화할 수 있다.
상기 발명에서는 특별히 한정되지 않지만, 상기 연통수단은, 상기 제 1표면측 커버에 대하여 상기 제 1이면측 커버가 대향하고 있는 부분에서 상기 기판에 형성된 관통공 및/또는, 상기 제 2표면측 커버에 대하여 상기 제 2이면측 커버가 대향하고 있는 부분에서 상기 기판에 형성된 관통공을 포함하는 것이 바람직하다(청구항 6 참조).
상기 목적을 달성하기 위하여 본 발명에 따르면, 복수의 디바이스가 실장된 기판과, 상기 복수의 디바이스를 덮고, 내부에 냉매가 유통 가능한 유로가 형성된 디바이스 냉각 커버를 구비한 디바이스 실장장치로서, 상기 디바이스 냉각 커버는, 적어도 2개로 분할된 제 1커버 및 제 2커버를 갖고, 상기 디바이스 냉각 커버는 상기 제 1커버와 상기 제 2커버가 전기적으로 절연된 상태로 상기 기판에 장착되어 있는 디바이스 실장장치가 제공된다(청구항 7 참조).
상기 발명에서는 특별히 한정되지 않지만, 상기 디바이스 냉각 커버는, 상기 기판의 양 주면에 설치되고, 상기 기판에는 이 표리에서 냉매를 유통시키기 위하여 관통공이 형성되어 있고, 상기 기판의 표리에서 상기 제 1커버와 상기 제 2커버가 상기 관통공을 통하여 대향하고 있는 것이 바람직하다(청구항 8 참조).
상기 발명에서는 특별히 한정되지 않지만, 피시험 전자부품이 전기적으로 접촉하는 콘택트부와, 상기 콘택트부에 전기적으로 접속된 상기의 어느 하나의 디바이스 실장장치를 구비한 테스트 헤드가 제공된다(청구항 9 참조).
상기 목적을 달성하기 위하여 본 발명에 따르면, 상기의 테스트 헤드와, 상기 테스트 헤드의 콘택트부에 피시험 전자부품을 전기적으로 접촉시키기 위한 핸들러와, 상기 피시험 전자부품에 시험신호를 입력하여 동작시키고, 이 응답신호를 검사하는 테스터를 구비한 전자부품 시험장치가 제공된다(청구항 10 참조).
도 1은 본 발명의 실시 형태에 따른 전자부품 시험장치의 전체를 도시한 측면도.
도 2는 본 발명의 실시 형태에 따른 테스트 헤드를 도시한 개략 정면 단면도.
도 3은 본 발명의 실시 형태에 따른 테스트 헤드를 도시한 개략 측면 단면도.
도 4A는 본 발명의 실시 형태에 따른 핀 일렉트로닉스 카드를 도시한 정면 측단면도로서, 도 3의 ⅣA-ⅣA선에 따른 단면도.
도 4B는 본 발명의 실시 형태에 따른 핀 일렉트로닉스 카드를 도시한 이면 측단면도로서, 도 3의 ⅣB-ⅣB선에 따른 단면도.
도 5는 본 발명의 실시 형태에 따른 핀 일렉트로닉스 카드의 구성을 도시한 단면도로서, 도 4A 및 도 4B의 V-V선에 따른 단면도.
도 6은 도 5의 VI부의 확대도.
도 7은 본 발명의 실시 형태에 따른 핀 일렉트로닉스 카드의 표면측에서의 냉매의 흐름을 도시한 단면도.
도 8은 도 7의 VIII부의 확대도.
도 9는 본 발명의 실시 형태에 따른 핀 일렉트로닉스 카드의 이면측에서의 냉매의 흐름을 도시한 단면도.
도 10은 도 9의 X부의 확대도.
도 11은 도 8 및 도 10에서의 XI-XI선에 따른 단면도.
도 12는 도 8 및 도 10에서의 XII-XII선에 따른 단면도.
부호의 설명
1…테스트 헤드
2…핸들러
3…테스터
4…핀 일렉트로닉스 카드
5…기판
5a~5j…관통공
6…디바이스 냉각 커버
61…제 1커버
62…제 1표면측 커버
62a…돌출부
63…제 1이면측 커버
63a…돌출부
65…제 2커버
66…제 2표면측 커버
66a…단차부
66c~66f…제 1~제 4격벽
66g…입구
67…제 2이면측 커버
67a…단차부
67c~67f…제 1~제 4격벽
67g…출구
7…절연체
8…볼트
TD…측정용 디바이스
PD…전원용 디바이스
이하, 본 발명의 실시 형태를 도면에 기초하여 설명한다.
도 1은 본 발명의 실시 형태에 따른 전자부품 시험장치의 전체를 도시한 측면도, 도 2는 본 발명의 실시 형태에 따른 테스트 헤드를 도시한 개략 정면 단면도, 도 3은 본 발명의 실시 형태에 따른 테스트 헤드를 도시한 개략 측면 단면도이다.
도 1에 도시한 바와 같이, 본 발명의 실시 형태에 따른 테스트 헤드(1)는 핸들러(2)의 하부에 설치된 공간부분(20)에 교환 가능하게 배치되고, 케이블(30)을 통하여 테스터(3)에 전기적으로 접속되어 있다.
도 2 및 도 3에 도시한 바와 같이, 테스트 헤드(1)의 상부에는 콘택트부(10)가 설치되어 있고, 피시험 IC칩은 핸들러(2)에 형성된 구멍부를 통하여 콘택트부(10)의 소켓(101)에 전기적으로 접촉됨으로써 시험에 제공된다.
핸들러(2)는 시험 전의 IC칩을 테스트 헤드(1)의 콘택트부(10)로 순차 반송하고, 반송한 피시험 IC칩을 콘택트부(10)의 소켓(101)에 눌러, 테스트 헤드(1) 및 케이블(30)을 통하여 테스터 본체(3)로부터의 신호에 의해 피시험 IC칩의 시험을 실행한 후, 시험 종료된 IC칩을 시험결과에 따라 분류·저장하는 것으로, 이 구성은 특별히 한정되는 것은 아니다.
핸들로(2)로서는 예컨대 히트 플레이트 타입이나 챔버 타입의 공지의 핸들러를 사용할 수 있다.
여기에서, 히트 플레이트 타입의 핸들러는 피시험 IC칩을 반송하는 반송장치와, 피시험 IC칩에 고온의 열스트레스를 부가하는 히트 플레이트와, 공급 트레이나 분류 트레이 등의 소정의 트레이를 구비한 타입의 핸들러이다.
또한, 챔버 타입의 핸들러는 시험 전 및 시험 후의 IC칩이 탑재되어 있는 커스터머 트레이를 저장하는 저장부와, 커스터머 트레이로부터 테스트 트레이로 피시험 IC칩을 이체하고, 이 테스트 트레이에 탑재된 피시험 IC칩을 챔버부로 이송하는 로더부와, 피시험 IC칩에 소정의 열스트레스를 인가하여 시험을 수행하는 챔버부와, 시험 종료된 IC칩을 챔버부로부터 꺼내서 커스터머 트레이에 분류하여 수납하는 언로더부를 구비한 타입의 핸들러이다.
테스트 헤드(1)의 콘택트부(10)는 도 2 및 도 3에 도시한 바와 같이, 소켓(101)과, 소켓(101)이 윗면에 장착된 소켓 보드(102)와, 소켓 보드(102)의 하측에서 케이블(103)을 통하여 소켓 보드(102)와 전기적으로 접속되어 있는 퍼포먼스 보드(104)로 구성되어 있다.
소켓(101)은 피시험 IC칩이 전기적으로 접촉 가능하게 되어 있다. 그리고, 피시험 IC칩에는 소켓(101)을 통하여 테스터 본체(3)로부터 시험용 전기신호가 인가되고, 이에 따라 피시험 IC칩으로부터 판독된 응답신호가 테스터 본체(3)로 송신됨으로써 피시험 IC칩의 성능이나 기능 등이 시험된다.
테스트 헤드(1) 내에는 복수의 핀 일렉트로닉스 카드(4)(디바이스 실장장치) 가 설치되어 있고, 퍼포먼스 보드(104)는 각 핀 일렉트로닉스 카드(4)에 대하여 전기적으로 접속되어 있다.
본 실시 형태에서, 핀 일렉트로닉스 카드(4)의 상단부에는 도 2 및 도 3에 도시한 바와 같이, 복수의 스프링 프로브핀(11)이 홀드된 핀 홀드부(12)가 설치되어 있고, 스프링 프로브핀(11)과 퍼포먼스 보드(104)의 아랫면에 설치된 패드의 접촉에 의해 핀 일렉트로닉스 카드(4)와 퍼포먼스 보드(104)가 전기적으로 접속되어 있다. 한편, 본 발명에서는 핀 일렉트로닉스 카드(4)와 퍼포먼스 보드(104)의 접속방식은 상기의 것에 한정되는 것은 아니고, 예컨대 케이블이나 커넥터 등을 통한 임의의 접속방식으로 할 수 있다.
한편, 핀 일렉트로닉스 카드(4)의 하단부에는 커넥터(13)가 설치되어 있다. 상기 커넥터(13)는 테스트 헤드(1)의 저부에 위치하고 있는 백보드(105)에 설치되어 있다. 핀 일렉트로닉스 카드(4)는 커넥터(13), 백보드(105) 및 케이블(30)을 통하여 테스터(3)에 전기적으로 접속되어 있다. 이와 같이 하여, 테스트 헤드(1)의 커넥터부(10)는 핀 일렉트로닉스 카드(4)를 개재시켜 테스터(3)에 전기적으로 접속되어 있다.
한편, 본 발명에서는 테스트 헤드(1)의 구조는 도 2 및 도 3에 도시한 예에 한정되는 것은 아니고, 소켓(101)에 전기적으로 접촉된 피시험 IC칩에 대하여 시험신호를 입력할 수 있는 범위로 적절히 변경이 가능하다. 예컨대, 본 실시 형태에서는 핀 일렉트로닉스 카드(4)가 백보드(105)에 대하여 수직으로 설치되어 있지만, 백보드(105)에 대하여 수평으로 설치되어도 좋다. 또한, 본 실시 형태에서는 2×5 개의 소켓에 대응하여 2×5개의 핀 일렉트로닉스 카드(4)가 테스트 헤드(1) 내에 수납되어 있지만, 핀 일렉트로닉스 카드(4)의 갯수는 특별히 한정되는 것은 아니고 소켓(101)의 갯수 등에 따라 적절히 결정할 수 있다.
도 4A 및 도 4B는 본 발명의 실시 형태에 따른 핀 일렉트로닉스 카드의 단면도, 도 5는 도 4A 및 도 4B의 V-V선에 따른 단면도, 도 6은 도 5의 VI부의 확대도, 도 7은 본 발명의 실시 형태에 따른 핀 일렉트로닉스 카드의 표면측에서의 냉매의 흐름을 도시한 단면도, 도 8은 도 7의 VIII부의 확대도, 도 9는 본 발명의 실시 형태에 따른 핀 일렉트로닉스 카드의 이면측에서의 냉매의 흐름을 도시한 단면도, 도 10은 도 9의 X부의 확대도, 도 11은 도 8 및 도 10에서의 XI-XI선에 따른 단면도, 도 12는 도 8 및 도 10에서의 XII-XII선에 따른 단면도이다.
핀 일렉트로닉스 카드(4)는 도 4A, 도 4B 및 도 5에 도시한 바와 같이, 복수의 디바이스(TD),(PD)가 실장된 기판(5)과, 디바이스(TD),(PD)를 덮고, 내부에 냉매가 유통 가능한 유로가 형성된 디바이스 냉각 커버(6)를 구비하고 있다. 한편, 도 4A는 핀 일렉트로닉스 카드(4)의 표면측을 도시하고 있는 것에 대하여, 도 4B는 핀 일렉트로닉스 카드(4)의 이면측을 도시하고 있다.
기판(5)의 표면에 실장된 디바이스 중, 도 4A에서 상측의 부분에 위치하는 4개의 디바이스가 피시험 IC칩의 전기적 특성을 시험할 때에 시험신호를 취급하기 위하여 사용되는 측정용 디바이스(TD)이다. 상기 측정용 디바이스(TD)에는 예컨대 측정용의 LSI 등이 조립된 고주파 회로를 구비하고 있다.
이에 대하여, 기판(5)의 표면에 실장된 디바이스 중, 도 4A에 도시한 바와 같이, 기판(5)의 표면에서 측정용 디바이스(TD)보다 하측의 부분에 실장되어 있는 복수의 디바이스가 시험시에 피시험 IC칩에 시험용 전력을 공급하기 위하여 사용되는 전원용 디바이스(PD)이다. 상기 전원용 디바이스(PD)는 예컨대 스위칭 레귤레이터 등이 조립된 전원 회로를 구비하고 있다.
기판(5)의 이면에 있어서도 마찬가지로, 도 4B에 도시한 바와 같이 기판(5)의 상측의 부분에 4개의 측정용 디바이스(TD)가 실장되어 있고, 이보다도 하측의 부분에 복수의 전원용 디바이스(PD)가 실장되어 있다.
이상과 같이 기판(5)의 표리 양면에 실장되어 있는 측정용 디바이스(TD) 및 전원용 디바이스(PD)는 피시험 IC칩의 시험시의 구동에 따라 발열하기 때문에 냉각이 필요하게 되는 디바이스이다.
디바이스 냉각 커버(6)는 도 4A, 도 4B 및 도 5에 도시한 바와 같이, 기판(5)에 실장된 디바이스(TD),(PD)를 덮고 있다. 디바이스 냉각 커버(6)와 기판(5)의 접합부에는 ○링(62b),(63b),(66b),(67b)이 설치되어 있고(도 6 참조), 디바이스 냉각 커버(6)가 기판(5)과 밀착함으로써 냉매가 유통 가능한 유로를 형성하고 있다. 그리고, 냉각장치(미도시)로부터 도관(91) 및 입구(66g)를 통하여 공급된 냉매가 디바이스 냉각 커버(6)에 의해 형성된 유로를 유통하고, 상기 냉매가 디바이스(TD),(PD)에 직접 접촉함으로써 발열하고 있는 디바이스(TD),(PD)를 냉각하도록 되어 있고, 디바이스(TD),(PD)를 냉각한 후의 냉매는 출구(67g) 및 도관(92)을 통하여 냉각장치로 돌아가도록 되어 있다. 상기 디바이스 냉각 커버(6) 내를 유통하는 냉매로서는 불소계 불활성 액체(예컨대 쓰리엠사제 플루어리너트 (Fluorinert)(등록상표)) 등의 전기적 절연성이 우수한 액체를 들 수 있다.
본 실시 형태에서는 디바이스 냉각 커버(6)는 도 4A 및 도 4B 중에서 기판(5)의 상측의 부분에 설치된 제 1커버(61)와, 동 도면 중에서 기판(5)의 하측의 부분에 설치된 제 2커버(65)로 분할되어 있다.
제 1커버(61)는 기판(5)의 표리 양면에 설치되어 있고, 기판(5)의 표면측에 설치된 제 1표면측 커버(62)(도 4A 참조)와, 기판(5)의 이면측에 설치된 제 1이면측 커버(63)(도 4B 참조)로 구성되어 있다.
제 1표면측 커버(62)는 도 4A 및 도 5에 도시한 바와 같이, 기판(5)의 표면측에 실장된 4개의 측정용 디바이스(TD)만을 덮고 있고, 이들 측정용 디바이스(TD)를 냉각하는 것이 가능하게 되어 있다.
제 1이면측 커버(63)도 마찬가지로, 도 4B 및 도 5에 도시한 바와 같이, 기판(5)의 이면측에 실장된 4개의 측정용 디바이스(TD)만을 덮고 있고, 이들 측정용 디바이스(TD)를 냉각하는 것이 가능하게 되어 있다.
제 1표면측 커버(61)는 도 6에 도시한 바와 같이, 이 주연 모든 둘레에 ○링(62b)을 개재시킨 상태로, 볼트(8)에 의해 기판(5)에 직접 고정되어 있다. 제 2이면측 커버(63)도 마찬가지로, 이 주연 모든 둘레에 ○링(63b)을 개재시킨 상태로 볼트(8)에 의해 기판(5)에 직접 고정되어 있다. 부연하자면, 본 실시 형태에서는 제 1표면측 커버(62) 및 제 1이면측 커버(63)를 동일한 볼트(8)로 기판(5)에 고정함으로써 기판(5) 상의 스페이스를 유효하게 활용하고 있다.
도 7 및 도 9에 도시한 바와 같이, 기판(5)에서 제 1표면측 커버(62)에 대하 여 제 1이면측 커버(63)가 대향하고 있는 부분에, 기판(5)을 표면으로부터 이면으로 관통하는 제 2관통공(5b)이 형성되어 있다. 상기 제 2관통공(5b)을 통하여, 제 1표면측 커버(62)에 의해 형성되는 유로와, 제 1이면측 커버(63)에 의해 형성되는 유로가 연통되어 있다.
제 2커버(65)도 기판(5)의 표리 양면에 설치되어 있고, 기판(5)의 표면측에 설치된 제 2표면측 커버(66)(도 4A 참조)와, 기판(5)의 이면측에 설치된 제 2이면측 커버(67)(도 4B 참조)로 구성되어 있다.
제 2표면측 커버(66)는 도 4A 및 도 5에 도시한 바와 같이, 기판(5)의 표면측에 실장된 전원용 디바이스(PD)만을 덮고 있어, 상기 전원용 디바이스(PD)를 냉각하는 것이 가능하게 되어 있다.
제 2이면측 커버(67)도 마찬가지로, 도 4B 및 도 5에 도시한 바와 같이, 기판(5)의 이면측에 실장된 전원용 디바이스(PD)만을 덮고 있어, 상기 전원용 디바이스(PD)를 냉각하는 것이 가능하게 되어 있다.
제 2표면측 커버(66)는 기본적으로 이 주연 모든 둘레에 ○링(66b)(도 6 참조)을 개재시킨 상태로, 볼트(8)에 의해 기판(5)에 고정되어 있다. 그렇지만, 제 2표면측 커버(66)의 주연에서 제 1표면측 커버(62)에 인접되어 있는 부분에 관해서는 제 1표면측 커버(62)를 통하여 기판(5)에 고정되어 있다.
즉, 도 6에 도시한 바와 같이, 제 1표면측 커버(62)의 주연에서 제 2표면측 커버(66)와 인접하는 부분에는 제 2표면측 커버(66)측을 향하여 돌출되어 있는 돌출부(62a)가 설치되어 있다. 또한, 상기 돌출부(62a)에 대응하도록, 제 2표면측 커 버(66)의 주연에서 제 1표면측 커버(62)와 인접하는 부분에는 오목 모양의 단차부(66a)가 설치되어 있다. 그리고, 제 1표면측 커버(62)의 돌출부(62a)가 제 2표면측 커버(66)의 단차부(66a)에 결합된 상태로 제 1표면측 커버(62)가 볼트(8)에 의해 기판(5)에 고정됨으로써 제 2표면측 커버(66)가 제 1표면측 커버(62)를 통하여 기판(5)에 고정되어 있다. 이와 같이, 제 1표면측 커버(62)와 제 2표면측 커버(66)가 볼트(8)를 겸용함으로써 부품 갯수를 감소시킬 수 있는 동시에 기판(5) 상의 스페이스를 유효하게 활용할 수 있다.
이때, 제 1표면측 커버(62)의 돌출부(62a)와, 제 2표면측 커버(66)의 단차부(66a)의 사이에는 절연체(7)가 설치되어 있어, 제 1표면측 커버(62)와 제 2표면측 커버(66)가 서로 전기적으로 절연되어 있다. 상기 절연체(7)를 구성하는 재료로서는 예컨대 폴리페닐렌 설파이드(PPS:Poly Phenylene Sulfide) 수지 등의 경질의 난연성 재료를 들 수 있다.
이와 같이, 제 1표면측 커버(62)와 제 2표면측 커버(66)를 서로 전기적으로 절연시킴으로써 제 2표면측 커버(66)로 덮은 전원용 디바이스(PD)로부터 제 1표면측 커버(62)로 덮은 측정용 디바이스(TD)로 노이즈가 전파되는 것을 방지할 수 있어, 고정밀도의 시험을 확보할 수 있다.
한편, 제 1커버(61)는 정전기를 제거 가능한 정도의 높은 저항치를 갖는 저항을 통하여 아날로그 그라운드에 접지하는 것이 바람직하고, 제 2커버(65)는 디지털 그라운드에 접지하는 것이 바람직하다.
제 2이면측 커버(67)도 마찬가지로, 기본적으로 이 주연 모든 둘레에 ○ 링(67b)(도 6 참조)을 개재시킨 상태로 볼트(8)에 의해 기판(5)에 고정되어 있다. 그렇지만, 제 2이면측 커버(67)의 주연에서 제 1이면측 커버(63)에 인접되어 있는 부분에 관해서는 도 6에 도시한 바와 같이, 제 1이면측 커버(63)에 설치된 돌출부(63a)가, 제 2이면측 커버(66)의 단차부(67a)에 결합된 상태로, 제 1이면측 커버(63)가 볼트(8)에 의해 기판(5)에 고정됨으로써, 제 2이면측 커버(67)가 제 1이면측 커버(63)를 통하여 기판(5)에 고정되어 있다. 이와 같이, 제 1이면측 커버(63)와 제 2이면측 커버(67)가 볼트(8)를 겸용함으로써 부품 갯수를 감소시킬 수 있는 동시에, 기판(5) 상의 스페이스를 유효하게 활용할 수 있다.
이때, 제 1이면측 커버(63)의 돌출부(63a)와, 제 2이면측 커버(67)의 단차부(67a)의 사이에는 절연체(7)가 설치되어 있고, 제 1이면측 커버(63)와 제 2이면측 커버(67)는 서로 전기적으로 절연되어 있다. 상기 절연체(7)를 구성하는 재료로서는 상기와 마찬가지로 예컨대 PPS 수지 등을 들 수 있다.
이와 같이, 제 1이면측 커버(63)와 제 2이면측 커버(67)를 서로 전기적으로 절연시킴으로써 제 2이면측 커버(67)로 덮은 전원용 디바이스(PD)로부터 제 1이면측 커버(63)로 덮은 측정용 디바이스(PD)로 노이즈가 전파되는 것을 방지할 수 있어, 고정밀도의 시험을 확보할 수 있다.
도 7 및 도 9에 도시한 바와 같이, 기판(5)에서 제 2표면측 커버(66)에 대하여 제 2이면측 커버(67)가 대향하고 있는 부분에, 기판(5)을 표면으로부터 이면으로 관통하는 7개의 관통공(5d~5j)이 형성되어 있다. 이들 관통공(5d~5j)을 통하여, 제 2표면측 커버(66)에 의해 형성되는 유로와, 제 2이면측 커버(67)에 의해 형성되 는 유로가 연통되어 있다.
또한, 본 실시 형태에서는 도 8, 도 10 및 도 11에 도시한 바와 같이, 제 1표면측 커버(62)와 제 2이면측 커버(67)가 부분적으로 대향하고 있다. 그리고, 기판(5)에서 제 1표면측 커버(62)와 제 2이면측 커버(67)가 대향하고 있는 부분에, 기판(5)을 표면으로부터 이면으로 관통한 제 3관통공(5c)이 형성되어 있다.
마찬가지로, 도 8, 도 10 및 도 12에 도시한 바와 같이, 제 2표면측 커버(66)와 제 1이면측 커버(63)가 부분적으로 대향하고 있다. 그리고, 기판(5)에서 제 2표면측 커버(66)와 제 1이면측 커버(63)가 대향하고 있는 부분에도, 기판(5)을 이면으로부터 이면으로 관통한 제 1관통공(5a)이 형성되어 있다.
도 7에 도시한 바와 같이, 제 2표면측 커버(66)에는 유로를 구획하고 있는 4개의 격벽(66c~66f)이 설치되어 있다. 그리고, 도 7에 도시한 바와 같이, 제 1~제 3격벽(66c~66e)에 의해, 제 4관통공(5d)으로부터 제 5관통공(5e)에 이르는 유로가 구획되어 있다. 또한, 제 2~제 4격벽(66d~66f)에 의해 제 6관통공(5f)으로부터 제 7 및 제 8관통공(5g,5h)에 이르는 유로가 구획되어 있다. 또한, 제 4격벽(66f)에 의해 입구(66g)로부터 제 1관통공(5e)에 이르는 유로가 구획되어 있다.
마찬가지로, 도 9에 도시한 바와 같이, 제 2이면측 커버(67)에도 유로를 구획하고 있는 4개의 격벽(67c~67f)이 설치되어 있다. 그리고, 도 9에 도시한 바와 같이, 제 1 및 제 3격벽(67c,67e)에 의해, 제 3관통공(5c)으로부터 제 4관통공(5d)에 이르는 유로가 구획되어 있다. 또한, 제 1~제 3격벽(67c~67e)에 의해 제 5관통공(5e)으로부터 제 6관통공(5f)에 이르는 유로가 구획되어 있다. 또한, 제 3 및 제 4격벽(67e,67f)에 의해 제 7 및 제 8관통공(5g,5h)로부터 출구(67g)에 이르는 유로가 구획되어 있다. 또한, 제 4격벽(67f)에 의해 제 9관통공(5i)과 제 10관통공(5j)의 사이의 유로가 구획되어 있다.
따라서, 이상에 설명한 제 1커버(61) 및 제 2커버(65)로 이루어지는 디바이스 냉각 커버(6)에는 도 7 및 도 9에 도시한 바와 같이, 제 1표면측 커버(62)의 입구(66g)→제 1표면측 커버(62) 중의 화살표(X1)→제 1관통공(5g)→제 1이면측 커버(63) 중의 화살표(X2)→제 2관통공(5b)→제1표면측 커버(62) 중의 화살표(X3)→제 3관통공(5c)→제 2이면측 커버(67) 중의 화살표(X4)→제 4관통공(5d)→제 2표면측 커버(66) 중의 화살표(X5)→제 5관통공(5e)→제 2이면측 커버(67) 중의 화살표(X6)→제 6관통공(5f)→제 2표면측 커버(66) 중의 화살표(X7)→제 7 및 제 8관통공(5g,5h)→제 2이면측 커버(67) 중의 화살표(X8)→제 2이면측 커버(67)의 출구(67g)에 이르는 유로와, 입구(66g)→제 1표면측 커버(62)→제 9관통공(5i)→제 1이면측 커버(63) 중의 화살표(X9)→제 10관통공(5j)→제 1표면측 커버(62)에 이르는 유로가 형성되어 있다. 그리고, 냉각장치(미도시)로부터 공급된 냉매가 이들 유로를 순환함으로써 기판(5)의 표리 양면에 실장된 발열 디바이스(TD,PD)가 냉각되도록 되어 있다.
상기 냉매에 의한 디바이스(TD,PD)의 냉각시에, 디바이스 냉각 커버(6)가 전기적으로 절연된 상태로 분할되어 있기 때문에, 전원용 디바이스(PD)에서 발생된 스위칭 노이즈 등의 노이즈가 측정용 디바이스(TD)에 전파되는 것을 방지할 수 있어, 피시험 IC칩의 전기적 특성의 시험시에서 고정밀도의 시험을 확보할 수 있다.
또한, 디바이스 냉각 커버(6)를 분할하여도 제 1커버(61)에 의해 형성되는 유로와, 제 2커버(65)에 의해 형성되는 유로를, 제 3관통공(5c)이나 제 1관통공(5a)을 통하여 연통시키기 때문에 분할된 제 1커버(61)와 제 2커버(65)의 유로의 연결구조를 간소하게 할 수 있다.
한편, 이상 설명한 실시 형태는 본 발명의 이해를 용이하게 하기 위해 기재된 것으로서, 본 발명을 한정하기 위해 기재된 것은 아니다. 따라서, 상기의 실시 형태에 개시된 각 요소는 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물을 포함하는 취지이다.
상술한 실시 형태에서는 디바이스 냉각 커버(6)를 제 1커버(61)와 제 2커버(65)의 2개로 분할하였지만, 본 발명에서는 특별히 한정되는 것은 아니고 디바이스 냉각 커버(6)를 3개 이상으로 분할하여도 좋다.
또한, 상술한 실시 형태에서는 제 1커버(61)와 제 2커버(65)가 볼트(8)를 겸용하고 있지만, 본 발명에서는 특별히 이에 한정되는 것은 아니다. 분할된 제 1커버(61)와 제 2커버(65)의 사이의 배치 조건에 따라서는 돌출부(62a)나 단차부(66a)를 형성하지 않고, 제 1커버(61)와 제 2커버(65)를 각각 개별 볼트(8)로 기판(5)에 설치하여도 좋다.
상술한 실시 형태에서는, 디바이스 실장장치로서 핀 일렉트로닉스 카드를 예를 들어 설명하였지만, 본 발명에서의 디바이스 실장장치는 특별히 이에 한정되는 것은 아니고, 기판에 실장된 디바이스를 냉각 커버에 의해 덮는 것이라면 핀 일렉트로닉스 카드 이외의 것으로도 적용할 수 있다.
또한, 핀 일렉트로닉스 카드에 실장하는 회로조건이나 피시험 IC칩의 종류에 따라서는 제 1커버(61) 또는 제 2커버(65) 중 어느 한쪽 또는 양쪽의 커버를 직접 접지하여도 좋다. 또한, 커버가 기판에 맞닿은 부위에 접지용의 도전 패턴을 형성하여 직접 접지하여도 좋다.

Claims (10)

  1. 복수의 디바이스를 실장된 기판과,
    상기 복수의 디바이스를 덮고, 냉매가 유통 가능한 유로가 형성된 디바이스 냉각 커버를 구비한 디바이스 실장장치로서,
    상기 디바이스 냉각 커버는,
    상기 복수의 디바이스 중의 측정용 디바이스를 덮는 제 1커버와,
    상기 복수의 디바이스 중의 전원용 디바이스를 덮는 제 2커버를 포함하고,
    상기 제 1커버와 상기 제 2커버는 서로 전기적으로 절연되어 있는 것을 특징으로 하는 디바이스 실장장치.
  2. 청구항 1에 있어서,
    상기 제 1커버의 주연의 일부와, 상기 제 2커버의 주연의 일부가 겹쳐서 중복 부분을 구성하고 있고,
    상기 중복 부분에서 상기 제 1커버와 상기 제 2커버의 사이에 절연체가 설치되어 있는 것을 특징으로 하는 디바이스 실장장치.
  3. 청구항 1에 있어서,
    상기 제 1커버 및 상기 제 2커버를 상기 기판에 고정하는 고정수단을 더 구비하고,
    상기 중복 부분에서 상기 제 2커버 위에 겹쳐 있는 상기 제 1커버만이 상기 고정수단에 의해 상기 기판에 직접 고정되고, 상기 제 2커버는 상기 제 1커버를 통하여 상기 기판에 고정되어 있는 것을 특징으로 하는 디바이스 실장장치.
  4. 청구항 1에 있어서,
    상기 디바이스 냉각 커버는 상기 기판의 양 주면에 설치되어 있고,
    상기 디바이스 실장장치는 상기 제 1커버와 상기 제 2커버의 사이에서 냉매를 유통시키는 동시에, 상기 기판의 양 주면에 각각 설치된 상기 디바이스 냉각 커버 사이에서 냉매를 유통시키는 연통수단을 더 구비한 것을 특징으로 하는 디바이스 실장장치.
  5. 청구항 4에 있어서,
    상기 제 1커버는,
    상기 기판의 표면측에 설치된 제 1표면측 커버와,
    상기 기판의 이면측에 설치된 제 1이면측 커버를 갖고,
    상기 제 2커버는,
    상기 기판의 표면측에 설치된 제 2표면측 커버와,
    상기 기판의 이면측에 설치된 제 2이면측 커버를 갖고,
    상기 제 1표면측 커버에 대하여 상기 제 2이면측 커버가 부분적으로 대향하 고 있고, 및/또는 상기 제 2표면측 커버에 대하여 상기 제 1이면측 커버가 부분적으로 대향하고 있고,
    상기 연통수단은,
    상기 제 1표면측 커버에 대하여 상기 제 2이면측 커버가 대향하고 있는 부분에서 상기 기판에 형성된 관통공, 및/또는,
    상기 제 2표면측 커버에 대하여 상기 제 1이면측 커버가 대향하고 있는 부분에서 상기 기판에 형성된 관통공을 포함하고 있는 것을 특징으로 하는 디바이스 실장장치.
  6. 청구항 4에 있어서,
    상기 연통수단은,
    상기 제 1표면측 커버에 대하여 상기 제 1이면측 커버가 대향하고 있는 부분에서 상기 기판에 형성된 관통공 및/또는,
    상기 제 2표면측 커버에 대하여 상기 제 2이면측 커버가 대향하고 있는 부분에서 상기 기판에 형성된 관통공을 포함하고 있는 것을 특징으로 하는 디바이스 실장장치.
  7. 삭제
  8. 청구항 1항에 있어서,
    상기 디바이스 냉각 커버는 상기 기판의 양 주면에 설치되고,
    상기 기판에는 그의 표리에서 냉매를 유통시키기 위하여 관통공이 형성되어 있고,
    상기 기판의 표리에서 상기 제 1커버와 상기 제 2커버가 상기 관통공을 통하여 대향하고 있는 것을 특징으로 하는 디바이스 실장장치.
  9. 피시험 전자부품이 전기적으로 접촉하는 콘택트부와,
    상기 콘택트부에 전기적으로 접속된 청구항 제 1항 내지 제 6항 및 청구항 제 8항 중 어느 한 항에 기재된 디바이스 실장장치를 구비한 것을 특징으로 하는 테스트 헤드.
  10. 청구항 9에 기재된 테스트 헤드와,
    상기 테스트 헤드의 콘택트부에 피시험 전자부품을 전기적으로 접촉시키기 위한 핸들러와,
    상기 피시험 전자부품에 시험신호를 입력하여 동작시키고, 이 응답신호를 검 사하는 테스터를 구비한 것을 특징으로 하는 전자부품 시험장치.
KR1020087014522A 2005-11-17 2005-11-17 디바이스 실장장치, 테스트 헤드 및 전자부품 시험장치 KR100948367B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/021137 WO2007057959A1 (ja) 2005-11-17 2005-11-17 デバイス実装装置、テストヘッド及び電子部品試験装置

Publications (2)

Publication Number Publication Date
KR20080074984A KR20080074984A (ko) 2008-08-13
KR100948367B1 true KR100948367B1 (ko) 2010-03-17

Family

ID=38048351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087014522A KR100948367B1 (ko) 2005-11-17 2005-11-17 디바이스 실장장치, 테스트 헤드 및 전자부품 시험장치

Country Status (5)

Country Link
US (1) US7863916B2 (ko)
JP (1) JP4889653B2 (ko)
KR (1) KR100948367B1 (ko)
TW (1) TW200732680A (ko)
WO (1) WO2007057959A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010050132A1 (ja) * 2008-10-28 2010-05-06 株式会社アドバンテスト 試験装置および回路モジュール
US7990716B2 (en) * 2008-12-12 2011-08-02 Advantest Corporation Heat sink structure and test head with same
JP2011086880A (ja) * 2009-10-19 2011-04-28 Advantest Corp 電子部品実装装置および電子部品の実装方法
RU2507525C2 (ru) * 2010-10-15 2014-02-20 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Способ разделения транзисторов по надежности
CN103135017B (zh) * 2013-01-25 2015-04-29 辽宁工程技术大学 一种受载煤岩电荷感应的试验装置
JP6392010B2 (ja) * 2014-07-03 2018-09-19 株式会社アドバンテスト 試験用キャリア

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003028920A (ja) 2001-07-13 2003-01-29 Advantest Corp 電子部品コンタクト装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02110386A (ja) * 1988-10-20 1990-04-23 Sumitomo Electric Ind Ltd バーンイン試験基板
JPH03196656A (ja) 1989-12-26 1991-08-28 Ando Electric Co Ltd Ｉｃテスタ用テストヘッドの冷却構造
JP3194483B2 (ja) * 1991-11-08 2001-07-30 富士通株式会社 バーンイン試験方法及びバーンイン試験装置
JP3174432B2 (ja) * 1993-05-20 2001-06-11 ティーディーケイ株式会社 恒温式測定装置
JPH0854441A (ja) 1994-08-17 1996-02-27 Yokogawa Electric Corp Ｉｃテスタのテストヘッド
US6052284A (en) * 1996-08-06 2000-04-18 Advantest Corporation Printed circuit board with electronic devices mounted thereon
JP3196656B2 (ja) 1996-09-12 2001-08-06 トヨタ自動車株式会社 内燃機関の燃料供給制御装置
US6625557B1 (en) * 1998-07-10 2003-09-23 Ltx Corporation Mixed signal device under test board interface
US6243268B1 (en) * 1999-10-12 2001-06-05 International Business Machines Corporation Cooled IC chip modules with an insulated circuit board
JP2003337156A (ja) * 2002-05-20 2003-11-28 Nec Tokin Corp 温度試験装置
WO2005004571A1 (ja) 2003-06-30 2005-01-13 Advantest Corporation 発熱素子冷却用カバー、発熱素子実装装置およびテストヘッド
US7183785B2 (en) * 2004-01-29 2007-02-27 Howard Roberts Test system and method for reduced index time
DE112005001501T5 (de) 2004-06-28 2007-05-16 Advantest Corp Messgerät, Verfahren, Programm, Speichermedium,Netzwerkanalysator und Halbleitertestgerät zum Messen von Charakteristiken eines Verbindungselements
WO2007094034A1 (ja) 2006-02-13 2007-08-23 Advantest Corporation コンタクトプッシャ、コンタクトアーム及び電子部品試験装置
US7405582B2 (en) 2006-06-01 2008-07-29 Advantest Corporation Measurement board for electronic device test apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003028920A (ja) 2001-07-13 2003-01-29 Advantest Corp 電子部品コンタクト装置

Also Published As

Publication number Publication date
US7863916B2 (en) 2011-01-04
JPWO2007057959A1 (ja) 2009-04-30
KR20080074984A (ko) 2008-08-13
US20090027073A1 (en) 2009-01-29
TW200732680A (en) 2007-09-01
JP4889653B2 (ja) 2012-03-07
TWI309721B (ko) 2009-05-11
WO2007057959A1 (ja) 2007-05-24

Similar Documents

Publication Publication Date Title
KR100295595B1 (ko) 다중칩모듈및그와함께사용하는설비
US20150168450A1 (en) Coaxial Impedance-Matched Test Socket
US6535006B2 (en) Test socket and system
US6559668B1 (en) Low-current pogo probe card
KR100948367B1 (ko) 디바이스 실장장치, 테스트 헤드 및 전자부품 시험장치
KR101479357B1 (ko) 보호된 신호 트레이스를 갖춘 프로빙 장치
US6562636B1 (en) Wafer level burn-in and electrical test system and method
US6822469B1 (en) Method for testing multiple semiconductor wafers
KR101808665B1 (ko) 초단파 응용을 위한 공동 배면을 갖는 장치 인터페이스 기판
TWI499782B (zh) 用於高速功能性測試的獨立多晶片單元探測卡
US6717426B2 (en) Blade-like connecting needle
CN104465436B (zh) 衬底检查装置
US8098076B2 (en) Method and apparatus for terminating a test signal applied to multiple semiconductor loads under test
US7859277B2 (en) Apparatus, systems and methods for processing signals between a tester and a plurality of devices under test at high temperatures and with single touchdown of a probe array
KR102441689B1 (ko) 커넥팅 프로브 카드
US7271581B2 (en) Integrated circuit characterization printed circuit board, test equipment including same, method of fabrication thereof and method of characterizing an integrated circuit device
US3496464A (en) Automatic circuit testing apparatus including impedance matched coaxial signal transmission systems
JP2002280507A (ja) 発熱素子冷却装置および発熱素子実装装置
KR102520860B1 (ko) 열변형 개선 스티프너 프로브 카드
JP2000091390A (ja) ウエハ一括試験装置
KR20240013658A (ko) 자동 시험 장치 및 그 인터페이스 장치
TW202411656A (zh) 自動試驗裝置及其介面裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150225

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee