JP2011086880A - 電子部品実装装置および電子部品の実装方法 - Google Patents

電子部品実装装置および電子部品の実装方法 Download PDF

Info

Publication number
JP2011086880A
JP2011086880A JP2009240654A JP2009240654A JP2011086880A JP 2011086880 A JP2011086880 A JP 2011086880A JP 2009240654 A JP2009240654 A JP 2009240654A JP 2009240654 A JP2009240654 A JP 2009240654A JP 2011086880 A JP2011086880 A JP 2011086880A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
position
component mounting
imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009240654A
Other languages
English (en)
Inventor
Yoshinari Kogure
Yasuhide Takeda
吉成 小暮
泰英 武田
Original Assignee
Advantest Corp
株式会社アドバンテスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, 株式会社アドバンテスト filed Critical Advantest Corp
Priority to JP2009240654A priority Critical patent/JP2011086880A/ja
Publication of JP2011086880A publication Critical patent/JP2011086880A/ja
Application status is Withdrawn legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183Multilead component

Abstract

【課題】試験用キャリアに配線パターンを正確に形成することが可能な電子部品実装装置を提供する。
【解決手段】電子部品実装装置1は、試験用キャリアのベース部材のフレキシブル基板を撮像して第1の画像情報を生成する第1のカメラ123と、第1の画像情報からフレキシブル基板のアライメントマークの位置を検出し、アライメントマークの位置に基づいて、フレキシブル基板における第1の配線パターンの印刷開始位置を算出する画像処理装置と、フレキシブル基板上に印刷開始位置から第1の配線パターンを形成する印刷ヘッド122と、第1の配線パターンが形成されたフレキシブル基板にダイを実装する第2の搬送アーム21と、を備えている。
【選択図】図7

Description

本発明は、ダイに造り込まれた集積回路素子等の電子回路素子を試験するために、当該ダイを試験用キャリアに一時的に実装する電子部品実装装置及び電子部品の実装方法に関する。

半導体ウェハからダイシングされたダイが一時的に実装される試験用キャリアとして、2枚のフィルムでダイを挟み込むものが知られている(例えば特許文献1参照)。

特開2003−344484号公報

こうした試験用キャリアでは、フィルムの外周部にリジッドな基板を追加することでハンドリング性が向上する。また、ダイを実装する直前にフィルム上に配線パターンを印刷することで狭ピッチなバンプを有するダイにも対応することができる。

しかしながら、フィルムがリジッド基板に対して相対的にずれている場合には、フィルム上に配線パターンを正確に形成できないという問題がある。

本発明が解決しようとする課題は、試験用キャリアに配線パターンを正確に形成することが可能な電子部品実装装置及び電子部品の実装方法を提供することである。

[1]本発明に係る電子部品実装装置は、第1の基板と、前記第1の基板の上に積層された第2の基板と、を有する試験用キャリアに、電子部品を試験のために一時的に実装する電子部品実装装置であって、前記第2の基板を撮像して第1の画像情報を生成する第1の撮像手段と、前記第1の画像情報から前記第2の基板の所定部分の位置を検出し、前記所定部分の位置に基づいて、前記第2の基板における第1の配線パターンの形成開始位置を認識する第1の認識手段と、前記第2の基板上に前記形成開始位置から前記第1の配線パターンを形成する配線形成手段と、前記第1の配線パターンが形成された前記第2の基板に前記電子部品を実装する実装手段と、を備えたことを特徴とする。

[2]上記発明において、前記第2の基板における前記所定部分は、前記第2の基板の表面に形成されたマークであってもよい。

[3]上記発明において、前記電子部品を撮像して第2の画像情報を生成する第2の撮像手段と、前記第2の画像情報から前記電子部品の入出力端子の位置を検出し、前記入出力端子の位置に基づいて、前記第2の基板におけるパッドの形成位置を認識する第2の認識手段と、を備えており、前記配線形成手段は、前記形成開始位置と前記パッド形成位置との間に前記配線パターンを形成してもよい。

[4]上記発明において、前記第2の基板と、前記第2の基板に実装された前記電子部品とを撮像して第3の画像情報を生成する第3の撮像手段と、前記第3の画像情報から、前記電子部品の入出力端子の位置と、前記第2の基板のパッドの位置と、を検出し、前記入出力端子の位置と前記パッドの位置とに基づいて、前記パッドに対する前記入出力端子の第1のオフセット量を認識する第3の認識手段と、を備えていてもよい。

[5]上記発明において、前記実装手段は、前記第1のオフセット量を相殺するように、前記電子部品を前記第2の基板に実装してもよい。

[6]上記発明において、前記第3の撮像手段が撮像する前記第2の基板は、薄膜で構成される較正用基板であってもよい。

[7]上記発明において、前記第1の撮像手段が前記第2の基板を撮像して生成した第4の画像情報から、前記第2の基板の前記所定部分の位置を検出すると共に、前記配線形成手段によって較正用パターンが形成された前記第2の基板を前記第1の撮像手段が撮像して生成した第5の画像情報から、前記較正用パターンの位置を検出し、前記所定部分の位置と前記較正用パターンの位置とに基づいて、前記配線形成手段に対する前記第1の撮像手段の第2のオフセット量を認識する第4の認識手段を備えていてもよい。

[8]上記発明において、前記配線形成手段は、前記第2のオフセット量を相殺するように、前記第2の基板上に前記配線パターンを形成してもよい。

[9]上記発明において、前記配線形成手段は、前記第2の基板上に前記第1の配線パターンをインクジェット印刷してもよい。

[10]上記発明において、前記試験用キャリアは、前記第1の配線パターンが前記配線形成手段によって印刷される第1の領域と、第2の配線パターンが予め形成されている第2の領域と、を有してもよい。

[11]上記発明において、前記電子部品は、半導体ウェハからダイシングされたダイであってもよい。

[12]本発明に係る電子部品の実装方法は、第1の基板と、前記第1の基板の上に積層された第2の基板と、を有する試験用キャリアに、電子部品を試験のために一時的に実装する電子部品の実装方法であって、前記第2の基板を撮像して第1の画像情報を生成する第1の撮像ステップと、前記第1の画像情報から前記第2の基板の所定部分の位置を検出し、前記所定部分の位置に基づいて、前記第2の基板における第1の配線パターンの形成開始位置を認識する第1の認識ステップと、前記第2の基板上に前記形成開始位置から前記第1の配線パターンを形成する配線形成ステップと、前記第1の配線パターンが形成された前記第2の基板に前記電子部品を実装する実装ステップと、を備えたことを特徴とする。

[13]上記発明において、前記第2の基板における前記所定部分は、前記第2の基板の表面に形成されたマークであってもよい。

[14]上記発明において、前記電子部品を撮像して第2の画像情報を生成する第2の撮像ステップと、前記第2の画像情報から前記電子部品の入出力端子の位置を検出し、前記入出力端子の位置に基づいて、前記第2の基板におけるパッドの形成位置を認識する第2の認識ステップと、を備えており、前記配線形成ステップにおいて、前記形成開始位置と前記パッド形成位置との間に前記配線パターンを形成してもよい。

[15]上記発明において、前記第2の基板と、前記第2の基板に実装された前記電子部品とを撮像して第3の画像情報を生成する第3の撮像ステップと、前記第3の画像情報から、前記電子部品の入出力端子の位置と、前記第2の基板のパッドの位置と、を検出し、前記入出力端子の位置と前記パッドの位置とに基づいて、前記パッドに対する前記入出力端子の第1のオフセット量を認識する第3の認識ステップと、を備えていてもよい。

[16]上記発明において、前記実装ステップにおいて、前記第1のオフセット量を相殺するように、前記電子部品を前記第2の基板に実装してもよい。

[17]上記発明において、前記第3の撮像ステップにおいて撮像する前記第2の基板は、薄膜で構成される較正用基板であってもよい。

[18]上記発明において、第1の撮像手段によって、前記第2の基板を撮像して第4の画像情報を生成する第4の撮像ステップと、前記第4の画像情報から前記第2の基板の前記所定部分の位置を検出する第1の位置検出ステップと、配線形成手段によって前記第2の基板上に較正用パターンを形成する較正用パターン形成ステップと、前記第1の撮像手段によって、前記較正用パターンが形成された前記第2の基板を撮像して第5の画像情報を生成する第5の撮像ステップと、前記第5の画像情報から前記較正用パターンの位置を検出する第2の位置検出ステップと、前記所定部分の位置と前記較正用パターンの位置とに基づいて、前記配線形成手段に対する前記第1の撮像手段の第2のオフセット量を認識する第4の認識ステップと、を備えていてもよい。

[19]上記発明において、前記配線形成ステップにおいて、前記第2のオフセット量を相殺するように、前記第2の基板上に前記第1の配線パターンを形成してもよい。

[20]上記発明において、前記配線形成ステップにおいて、前記第2の基板上に前記第1の配線パターンをインクジェット印刷してもよい。

[21]上記発明において、前記試験用キャリアは、前記配線形成ステップにおいて前記第1の配線パターンが印刷される第1の領域と、第2の配線パターンが予め形成されている第2の領域と、を有してもよい。

[22]上記発明において、前記電子部品は、半導体ウェハからダイシングされたダイであってもよい。

本発明では、第2の基板の所定部分の位置に基づいて、第2の基板における配線パターンの形成開始位置を認識するので、第2の基板上に配線パターンを正確に形成することができる。

図1は、本発明の実施形態におけるデバイス製造工程の一部を示すフローチャートである。 図2は、本発明の実施形態における試験用キャリアの分解斜視図である。 図3は、本発明の実施形態における試験用キャリアの断面図である。 図4は、本発明の実施形態における試験用キャリアの分解断面図である。 図5は、図4のV部の拡大図である。 図6は、本発明の実施形態における試験用キャリアのベース部材を示す平面図である。 図7は、本発明の実施形態におけるダイ実装装置の全体構成を示す平面図である。 図8は、図7のダイ実装装置のベース供給部を示す側面図である。 図9は、図7のダイ実装装置のダイ供給部を示す側面図である。 図10は、図7のダイ実装装置のアッセンブリ部を示す側面図である。 図11は、図7のダイ実装装置のアッセンブリ部を示す側面図である。 図12は、本発明の実施形態における試験用キャリアへのダイの実装方法を示すフローチャートである。 図13は、図12のステップS23を説明するベース部材の平面図である。 図14は、図12のステップS24を説明するダイの底面図である。 図15は、本発明の実施形態においてダイ実装装置の第1及び第2の搬送アームによって生じる移動誤差の較正方法を示すフローチャートである。 図16は、図15のステップS106を説明するベース部材及びダイの底面図である。 図17は、本発明の実施形態において電子部品実装装置の配線形成モジュールの較正方法を示すフローチャートである。 図18は、図17のステップS203を説明するベース部材の平面図である。

以下、本発明の実施形態を図面に基づいて説明する。

図1は本実施形態におけるデバイス製造工程の一部を示すフローチャートである。

本実施形態では、円板状の半導体ウェハからダイをダイシングした後(図1のステップS10の後)であって最終パッケージングを行う前(ステップS50の前)に、ダイに造り込まれた電子回路素子の試験を行う(ステップS20〜S40)。この際、本実施形態では、まずダイ90を試験用キャリア60に一時的に実装する(ステップS20)。次いで、この試験用キャリア60を介してダイ90と試験装置(不図示)とを電気的に接続することで、ダイ90に造り込まれた電子回路素子の試験を実施する(ステップS30)。そして、この試験が終了したら、試験用キャリア60からダイ90を取り出した後(ステップS40)に、このダイ90を本パッケージングすることでデバイスが最終品として完成する(ステップS50)。

先ず、本実施形態において試験のためにダイ90が一時的に実装(仮パッケージング)される試験用キャリア60の構成について説明する。

図2〜図5は本実施形態における試験用キャリアを示す図であり、図6はその試験用キャリアのベース部材を示す平面図である。

本実施形態における試験用キャリア60は、図2〜図4に示すように、配線パターン76,78(図5及び図6参照)が形成され、ダイ90が実装されるベース部材70と、このベース部材70に被せられるカバー部材80と、を備えている。この試験用キャリア60は、ベース部材70とカバー部材80との間にダイ90を挟み込むことで、ダイ90を保持する。

ベース部材70は、中央に開口71aが形成されたリジッド基板71と、中央開口71aを含めたリジッド基板71の全面に積層されたフレキシブル基板74と、を備えている。従って、フレキシブル基板74は、その中央部において変形可能となっているのに対し、その外周部においてリジッド基板71によって変形不能となっており、試験用キャリア60のハンドリング性の向上が図られている。

リジッド基板71の具体例としては、例えば、ポリアミドイミド樹脂やセラミックス、ガラス等から構成される単層基板又は多層の積層基板等を例示することができる。一方、フレキシブル基板74の具体例としては、例えば、ポリイミド樹脂から構成される単層基板又は多層の積層基板等を例示することができる。

フレキシブル基板74は、図5及び図6に示すように、第2の配線パターン76が形成されたベースフィルム75と、このベースフィルム75を被覆するカバーレイ77と、を有している。

第2の配線パターン76は、例えば、ベースフィルム75上に積層された銅箔をエッチングすることで予め形成されている。一方、カバーレイ77の表面には、インクジェット印刷によって第1の配線パターン78が形成されている。この第1の配線パターン78は、ダイ90をベース部材70に実装する直前に、後述するダイ実装装置1の配線形成モジュール12によってリアルタイムに印刷される。

この第1の配線パターン78の一端は、カバーレイ77に形成された貫通孔77aを介して、第2の配線パターン76の一端に接続されている。一方、第1の配線パターン78の他端には、ダイ90の入出力端子91が接続されるパッド781が形成されている。なお、第1の配線パターン78の一端は、後述する配線形成モジュール12による印刷の開始位置782(印刷開始位置)に相当する。

リジッド基板71において第2の配線パターン76の他端に対応する位置には、スルーホール72が貫通している。第2の配線パターン76は、ベースフィルム75に形成された貫通孔75aを介してスルーホール72に接続されており、このスルーホール72は、リジッド基板71の下面に形成された接続端子73に接続されている。この接続端子73には、ダイ80に造り込まれた電子回路素子の試験の際に、試験装置の接触子が電気的に接触する。なお、第2の配線パターン76の他端をリジッド基板71の中央開口71aの内側に位置させて、接続端子73をフレキシブル基板74の裏面に形成してもよい。

以上のように、本実施形態では、図5及び6に示すように、ベース部材70が、インクジェット印刷によって第1の配線パターン78がリアルタイムに形成される第1の領域701と、第2の配線パターン76が予め形成された第2の領域702と、を有している。このような構成を採用することにより、インクジェット印刷の印刷範囲が小さくなるので、第1の配線パターン78の印刷時間の短縮化を図ることができる。なお、第2の領域702において、第2の配線パターン76をリジッド基板71に形成してもよい。

また、図6に示すように、カバーレイ77の表面において対角線上に位置する2箇所の隅部には、第1の配線パターン78の印刷開始位置782の認識等に用いられるアライメントマーク79が形成されている。なお、カバーレイの表面において2箇所以上にアライメントマークが形成されていれば、アライメントマークの数や形成位置は特に限定されない。また、本実施形態では、アライメントマーク79が十字形状を有しているが、特にこの形状に限定されない。

図2〜図4に戻り、カバー部材80も、中央に開口81aが形成されたリジッド基板81と、そのリジッド基板81に積層されたフレキシブル基板82と、を備えている。従って、ベース部材70と同様に、フレキシブル基板82は、その中央部において変形可能になっているのに対し、その外周部においてリジッド基板81によって変形不能となっている。

リジッド基板81の具体例としては、上述のリジッド基板71と同様に、例えば、ポリアミドイミド樹脂、セラミックス、ガラス等から構成される単層基板又は多層の積層基板等を例示することができる。一方、フレキシブル基板82の具体例としては、上述のフレキシブル基板74と同様に、例えば、ポリイミド樹脂から構成される単層基板又は多層の積層基板等を挙げることができる。

なお、カバー部材80をフレキシブル基板82のみで構成してもよいし、開口81aが形成されていないリジッド基板81のみで構成してもよい。また、本実施形態では、カバー部材80には配線パターンが形成されていないが、特にこれに限定されず、ベース部材70に代えて又はベース部材70に加えて、カバー部材80に配線パターンを形成してもよい。また、カバー部材80がフレキシブル基板82を有する場合には、ベース部材70のフレキシブル基板74をリジッド基板に代えてもよい。

以上に説明した試験用キャリア60には次のようにダイ90を実装する。すなわち、入出力端子91をパッド781に合わせた状態でダイ90をベース部材70上に実装した後に、減圧下においてベース部材70の上にカバー部材80を重ね合わせる。次いで、ベース部材70とカバー部材80との間にダイ90を挟み込んだ状態で大気圧に戻すことで、ベース部材70とカバー部材80との間にダイ90が保持される。なお、ダイ90が比較的厚い場合には、図3に示す構成とは逆に、リジッド基板71,81同士が直接接触するようにベース部材70とカバー部材80とを積層してもよい。

次に、仮パッケージング工程(図1のステップS20)で用いられるダイ実装装置1について説明する。

図7は本実施形態におけるダイ実装装置の全体構成を示す平面図、図8はそのダイ実装装置のベース供給部を示す側面図、図9はダイ実装装置のダイ供給部を示す側面図、図10及び図11はダイ実装装置のアッセンブリ部を示す側面図である。

本実施形態におけるダイ実装装置1は、ダイ90に造り込まれた電子回路素子を試験するために、試験用キャリア60にダイ90を一時的に実装するための装置である。

このダイ実装装置1は、図7に示すように、ベース部材70上に第1の配線パターン78を形成した後にそのベース部材70をアッセンブリ部30に供給するベース供給部10と、ダイ90の入出力端子91の位置を検出した後にそのダイ90をアッセンブリ部30に供給するダイ供給部20と、ベース部材70、ダイ90及びカバー部材80を組み合わせるアッセンブリ部30と、を備えている。

ベース供給部10は、図7及び図8に示すように、ベース部材70を搬送する第1の搬送アーム11と、ベース部材70の表面に第1の配線パターン78を印刷する配線形成モジュール12と、を備えている。

第1の搬送アーム11は、ベース部材70を吸着保持する吸着ヘッド111を有しており、この吸着ヘッド111を三次元的に移動させることが可能となっている。この第1の搬送アーム11は、ベース部材70を多数収容した第1のストッカ13から回転ステージ125にベース部材70を搬送すると共に、印刷後のベース部材70を回転ステージ125からアッセンブリ部30の組立ステージ31に搬送する。

配線形成モジュール12は、印刷ヘッド122及び第1のカメラ123を有する可動ユニット121と、可動ユニット121を移動させる移動機構124と、第1の配線パターン78が印刷されるベース部材70を保持する回転ステージ125と、を備えている。

可動ユニット121には、ベース部材70に第1の配線パターン78をインクジェット印刷によって形成する印刷ヘッド122が設けられている。なお、印刷ヘッド122が、インクジェット印刷に代えて、レーザ印刷等のその場で配線形成がなされる方法によってベース部材70上に第1の配線パターン78を形成してもよい。

また、この可動ユニット121には、ベース部材70を撮像する第1のカメラ123が固定されている。この第1のカメラ123は、ベース部材70を撮像した画像情報を画像処理装置40に送信可能となっている。画像処理装置40は、後述するように、この画像情報からアライメントマーク79の位置を検出し、その検出結果に基づいて第1の配線パターン78の印刷開始位置782を認識する(図13参照)。そして、制御装置50は、この印刷開始位置782に基づいて配線形成モジュール12を制御する。なお、この第1のカメラ123は、印刷ヘッド122と第1のカメラ123との間の距離wを較正する場合にも使用される。

移動機構124は、例えばボールネジ機構等を有しており、可動ユニット121を三次元的に移動させることが可能となっている。なお、図7及び図8には一方向のボールネジ機構しか図示していないが、実際には、X方向に沿ったボールネジ機構とY方向に沿ったボールネジ機構をそれぞれ備えていると共に、可動ユニット121を上下動させるための昇降機構も備えている。

回転ステージ125は、ベース基板70を収容可能な凹状の2つの収容部126を有しており、モータ127から伝達される駆動力によって回転可能となっている。このため、一方の収容部126に第1の搬送アーム11がベース部材70を供給しつつ、他方の収容部126では印刷ヘッド122がベース部材70に対して第1の配線パターン78を印刷することが可能となっている。

以上の配線形成モジュール12によって第1の配線パターン78が形成されたベース部材70は、第1の搬送アーム11によって、回転ステージ125からアッセンブリ部30の組立ステージ31に搬送される。

ダイ供給部20は、図7及び図9に示すように、ダイ90を搬送する第2の搬送アーム21と、ダイ90を撮像する第2のカメラ22と、を備えている。

第2の搬送アーム21は、ダイ90を吸着保持する吸着ヘッド211を有しており、この吸着ヘッド211を三次元的に移動させることが可能となっている。この第2の搬送アーム21は、ダイ90を多数収容した第2のストッカ23からアッセンブリ部30の組立ステージ31にダイ90を搬送する。

第2のカメラ22は、第2の搬送アーム21に保持されたダイ90を下方から撮像する。この第2のカメラ22は、第1のカメラ123と同様に、ダイ90を撮像した画像情報を画像処理装置40に送信可能となっている。画像処理装置40は、後述するように、この画像情報からダイ90の入出力端子91の位置を検出し、その検出結果に基づいてパッド形成位置781を認識する(図14参照)。そして、制御装置50は、このパッド形成位置781に基づいて配線形成モジュール12を制御する。

アッセンブリ部30は、図7、図10及び図11に示すように、ベース供給部10及びダイ供給部20からベース部材70とダイ90がそれぞれ供給される組立ステージ31と、組立ステージ31にカバー部材80を搬送して試験用キャリア60を組み立てる組立アーム32と、を備えている。

組立ステージ31の中央部には、ベース部材70を収容可能な第1の凹部311が形成されている。また、この第1の凹部311の周囲には、真空ポンプ45に接続された第1の吸引ライン312が開口しており、ベース部材70を吸着保持することが可能となっている。この第1の凹部311内には、第1の搬送アーム11によってベース部材70が載置され、さらにそのベース部材70の上に第2の搬送アーム21によってダイ90が実装される。

また、第1の凹部311の中央部には第2の凹部313が形成されており、この第2の凹部313内に第3のカメラ314が設置されている。この第3のカメラ314は、第1及び第2の搬送アーム11,21によって生じる移動誤差を較正するために用いられるカメラであり、第1及び第2のカメラ123,22と同様に画像処理装置40に接続されている。

組立アーム32は、真空ポンプ45に接続された第2の吸引ライン322を介してカバー部材80を吸着保持する吸着ヘッド321を有しており、吸着ヘッド321を三次元的に移動させることが可能となっている。この組立アーム32は、カバー部材80を多数収容した第3のストッカ33から組立ステージ31にカバー部材80を搬送する。

また、組立アーム32は、吸着ヘッド321を取り囲む有底筒状のチャンバヘッド323を有している。このチャンバヘッド323は、吸着ヘッド321に対して相対的に上下動可能となっている。また、このチャンバヘッド323内には、真空ポンプ45に接続された第3の吸引ライン324が開口している。そのため、チャンバヘッド323を組立ステージ31に密着させた状態で、第3の吸引ライン324を介して真空ポンプ45が吸引することで、チャンバヘッド323と組立ステージ31とによって区画される密閉空間325内を減圧することが可能となっている。

次に、本実施形態における試験用キャリア60へのダイ90の実装方法について、図12〜図14を参照しながら説明する。

図12は本実施形態におけるダイの実装方法を示すフローチャート、図13及び図14は図12のステップS23及びS24をそれぞれ説明するための図である。なお、図12は、図1におけるステップS20の詳細な手順に相当する。

図12に示すように、先ず、第1の搬送アーム11がベース部材70を第1のストッカ13から回転ステージ125に搬送し、第1のカメラ123が当該ベース部材70を撮像する(ステップS21)。

第1のカメラ123は、ベース部材70を撮像した画像情報(第1の画像情報)を画像処理装置40へ送信する。画像処理装置40は、その画像情報に対して画像処理を行って2箇所のアライメントマーク79の位置を検出する(ステップS22)。

次いで、画像処理装置40は、図13に示すように、そのアライメントマーク79の位置と、アライメントマーク79に対する第1の配線パターン78の印刷開始位置782の相対位置(Xstr,Ystr)に基づいて、印刷開始位置782を算出する(ステップS23)。なお、アライメントマーク79に対する印刷開始位置782の相対位置(Xstr,Ystr)は、画像処理装置40に予め記憶されている。

また、本実施形態では、ステップS22において2箇所のアライメントマーク79の位置を検出しているので、フレキシブル基板74がリジッド基板71に対して相対的に傾いている場合には、印刷開始位置782を算出する際にその傾きも考慮される。

次いで、第2の搬送アーム21がダイ90を第2のストッカ23から第2のカメラ22上に搬送し、第2のカメラ22がそのダイ90を撮像する(ステップS24)。

第2のカメラ22は、ダイ90を撮像した画像情報(第2の画像情報)を画像処理装置40へ送信する。画像処理装置40は、図14に示すように、その画像情報に対して画像処理を行ってダイ90の入出力端子91の位置を検出し(ステップS25)、その入出力端子91の位置に基づいて第1の配線パターン78のパッド形成位置781を認識する(ステップS26)。

次いで、画像処理装置40は、パッド形成位置781を制御装置50に送信する。そして、制御装置50は、配線形成モジュール12に対して、印刷開始位置782とパッド形成位置781との間に第1の配線パターン78を形成するように指令信号を送信する。配線形成モジュール12は、この指令信号に基づいて、ベース部材70のフレキシブル基板74の表面に第1の配線パターン78をインクジェット印刷によって形成する(ステップS27)。

次いで、第1の搬送アーム11がベース部材70を回転ステージ125から組立ステージ31に搬送し、第2の搬送アーム21がそのベース部材70上にダイ90を実装する(ステップS28)。次いで、チャンバヘッド323を組立ステージ31に密着させて、真空ポンプ45によって密閉空間325内を減圧した後に、組立アーム32がカバー部材80をベース部材70上に被せる。次いで、真空ポンプ45を停止させて密閉空間325内を大気圧に戻すことで、ベース部材70とカバー部材80との間にダイ90が保持されて、試験用キャリア60が完成する(ステップS29)。

以上のようにダイ90を実装した試験用キャリア60は、図1に示すように、試験工程S30に送り込まれる。この試験工程S30では、試験用キャリア60の接続端子73と試験装置の接触子とが電気的に接触することで、試験用キャリア60を介してダイ90が試験装置と電気的に接続され、ダイ90に造り込まれた電子回路素子の試験が実行される。

ダイ90の試験が完了すると、分解工程S40においてベース部材70とカバー部材80とが分解されて試験用キャリア60からダイ90が取り出される。次いで、そのダイ90を本パッケージングすることでデバイスが最終品として完成する(ステップS50)。

以上のように、本実施形態では、ベース部材70のフレキシブル基板74に設けられたアライメントマーク79の位置に基づいて印刷開始位置782を認識するので、フレキシブル基板74上に第1の配線パターン78を正確に形成することができる。

また、本実施形態ではダイ90の入出力端子91の位置に基づいてパッド形成位置781を認識するので、第2の搬送アーム21にダイ90が斜めに吸着保持されていたり、ダイ90において入出力端子91の位置に製造バラツキがあっても、それらを吸収することができる。

次に、本実施形態においてダイ実装装置1の搬送アーム11,21によって生じる移動誤差の較正(キャリブレーション)方法について、図15及び図16を参照しながら説明する。

図15は本実施形態においてダイ実装装置の第1及び第2の搬送アームによって生じる移動誤差の較正方法を示すフローチャート、図16は図15のステップS106を説明するための図である。

先ず、第1の搬送アーム11によって較正用ベース部材を組立ステージ31に搬送し(図15のステップS101)、その較正用ベース部材上に第2の搬送アーム21によってダイ90を実装する(ステップS102)。

なお、特に図示しないが、較正用ベース部材は、フレキシブル基板が薄膜で構成されている点で上述のベース部材80と相違する。また、較正用ベース部材の表面には、上述の図12のステップS21〜ステップS27と同様の要領で、第1の配線パターン78が形成されている。

次いで、第3のカメラ314によって較正用ベース部材とダイ90を下方から撮像し(ステップS103)、第3のカメラ314は、較正用ベース部材とダイ90を撮像した画像情報(第3の画像情報)を画像処理装置40に送信する。画像処理装置40は、その画像情報に対して画像処理を行って、較正用ベース部材に印刷された第1の配線パターン78のパッド781の位置と、ダイ90の入出力端子91の位置と、を検出する(ステップS104及びステップS105)。

次いで、画像処理装置40は、図16に示すように、パッド781に対する入出力端子91のズレ量(第1のオフセット量(Xoff1,Yoff1))を算出し、その算出結果を制御装置50に送信する。制御装置50は、例えば、図12のステップS28において、この第1のオフセット量(Xoff1,Yoff1)を相殺するように、第2の搬送アーム21を制御する。なお、制御装置50が、例えば、図12のステップS27において、この第1のオフセット量(Xoff1,Yoff1)を相殺するように、配線形成モジュール12を制御してもよい。

これにより、第1及び第2の搬送アーム11,21によって生じる移動誤差を解消することができるので、ベース部材70のフレキシブル基板74上に第1の配線パターン78を精度良く形成することができる。なお、以上に説明した移動誤差の較正は、例えば、ダイ90のロット変更時や始業時等の特定のタイミングで実施される。

次に、本実施形態においてダイ実装装置1の配線形成モジュール12の較正(キャリブレーション)方法について、図17及び図18を参照しながら説明する。

図17は本実施形態においてダイ実装装置の配線形成モジュールの較正方法を示すフローチャート、図18は図17のステップS203を説明するための図である。

先ず、第1の搬送アーム11によって回転ステージ125上にベース部材70を搬送し、第1のカメラ123によってそのベース部材70を撮像する(図17のステップS201)。第1のカメラ123は、ベース部材70を撮像した画像情報(第4の画像情報)を画像処理装置40に送信する。画像処理装置40は、その画像情報に対して画像処理を行って、アライメントマーク79の位置を検出する(ステップS202)。

次いで、配線形成モジュール12が、図18に示すように、印刷ヘッド122によって較正用の配線パターン78Bをフレキシブル基板74上に印刷する(ステップS203)。なお、較正用の配線パターン78Bの形状は特に限定されない。

次いで、第1のカメラ123によってベース部材70を再度撮像する(ステップS204)。第1のカメラ123は、印刷後のベース部材70を撮像した画像情報(第5の画像情報)を画像処理装置40に送信する。画像処理装置40は、その画像情報に対して画像処理を行って、較正用配線パターン78Bの位置を検出する(ステップS205)。

次いで、画像処理装置40は、アライメントマーク79の位置より較正用配線パターン78Bの理論上の位置を算出する。さらに、画像処理装置40は、その理論位置と、ステップS205で検出した較正用配線パターン78Bの実際の位置と比較して、理論位置に対する実際位置のズレ量(第2のオフセット量(Xoff2,Yoff2)を算出し、その算出結果を制御装置50に送信する。制御装置50は、例えば、図12のステップS27において、この第2のオフセット量(Xoff2,Yoff2)を相殺するように、配線形成モジュール12を制御する。

これにより、配線形成モジュール11において印刷ヘッド122と第1のカメラ123との間隔w(図8参照)の変動を解消することができるので、ベース部材70のフレキシブル基板74上に第1の配線パターン78を精度良く形成することができる。なお、以上に説明した配線モジュール12の較正は、例えば、ダイ90のロット変更時や始業時等の特定のタイミングで実施される。

なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。

1…ダイ実装装置
10…ベース供給部
11…第1の搬送アーム
12…配線形成モジュール
122…印刷ヘッド(配線形成手段)
123…第1のカメラ(第1の撮像手段)
20…ダイ供給部
21…第2の搬送アーム(実装手段)
22…第2のカメラ(第2の撮像手段)
30…アッセンブリ部
31…組立ステージ
314…第3のカメラ(第3の撮像手段)
32…組立アーム
40…画像処理装置(第1〜第4の認識手段)
60…試験用キャリア
70…ベース部材
701…第1の領域
702…第2の領域
71…リジッド基板(第1の基板)
74…フレキシブル基板(第2の基板)
75…ベースフィルム
76…第2の配線パターン
77…カバーレイ
78…第1の配線パターン
781…パッド
782…印刷開始位置
79…アライメントマーク
80…カバー部材
90…ダイ

Claims (22)

  1. 第1の基板と、前記第1の基板の上に積層された第2の基板と、を有する試験用キャリアに、電子部品を試験のために一時的に実装する電子部品実装装置であって、
    前記第2の基板を撮像して第1の画像情報を生成する第1の撮像手段と、
    前記第1の画像情報から前記第2の基板の所定部分の位置を検出し、前記所定部分の位置に基づいて、前記第2の基板における第1の配線パターンの形成開始位置を認識する第1の認識手段と、
    前記第2の基板上に前記形成開始位置から前記第1の配線パターンを形成する配線形成手段と、
    前記第1の配線パターンが形成された前記第2の基板に前記電子部品を実装する実装手段と、を備えたことを特徴とする電子部品実装装置。
  2. 請求項1記載の電子部品実装装置であって、
    前記第2の基板における前記所定部分は、前記第2の基板の表面に形成されたマークであることを特徴とする電子部品実装装置。
  3. 請求項1又は2記載の電子部品実装装置であって、
    前記電子部品を撮像して第2の画像情報を生成する第2の撮像手段と、
    前記第2の画像情報から前記電子部品の入出力端子の位置を検出し、前記入出力端子の位置に基づいて、前記第2の基板におけるパッドの形成位置を認識する第2の認識手段と、を備えており、
    前記配線形成手段は、前記形成開始位置と前記パッド形成位置との間に前記配線パターンを形成することを特徴とする電子部品実装装置。
  4. 請求項1〜3の何れかに記載の電子部品実装装置であって、
    前記第2の基板と、前記第2の基板に実装された前記電子部品とを撮像して第3の画像情報を生成する第3の撮像手段と、
    前記第3の画像情報から、前記電子部品の入出力端子の位置と、前記第2の基板のパッドの位置と、を検出し、前記入出力端子の位置と前記パッドの位置とに基づいて、前記パッドに対する前記入出力端子の第1のオフセット量を認識する第3の認識手段と、を備えていることを特徴とする電子部品実装装置。
  5. 請求項4記載の電子部品実装装置であって、
    前記実装手段は、前記第1のオフセット量を相殺するように、前記電子部品を前記第2の基板に実装することを特徴とする電子部品実装装置。
  6. 請求項4又は5記載の電子部品実装装置であって、
    前記第3の撮像手段が撮像する前記第2の基板は、薄膜で構成される較正用基板であることを特徴とする電子部品実装装置。
  7. 請求項1〜6の何れかに記載の電子部品実装装置であって、
    前記第1の撮像手段が前記第2の基板を撮像して生成した第4の画像情報から、前記第2の基板の前記所定部分の位置を検出すると共に、前記配線形成手段によって較正用パターンが形成された前記第2の基板を前記第1の撮像手段が撮像して生成した第5の画像情報から、前記較正用パターンの位置を検出し、前記所定部分の位置と前記較正用パターンの位置とに基づいて、前記配線形成手段に対する前記第1の撮像手段の第2のオフセット量を認識する第4の認識手段を備えていることを特徴とする電子部品実装装置。
  8. 請求項7記載の電子部品実装装置であって、
    前記配線形成手段は、前記第2のオフセット量を相殺するように、前記第2の基板上に前記配線パターンを形成することを特徴とする電子部品実装装置。
  9. 請求項1〜8の何れかに記載の電子部品実装装置であって、
    前記配線形成手段は、前記第2の基板上に前記第1の配線パターンをインクジェット印刷することを特徴とする電子部品実装装置。
  10. 請求項9記載の電子部品実装装置であって、
    前記試験用キャリアは、
    前記第1の配線パターンが前記配線形成手段によって印刷される第1の領域と、
    第2の配線パターンが予め形成されている第2の領域と、を有することを特徴とする電子部品実装装置。
  11. 請求項1〜10の何れかに記載の電子部品実装装置であって、
    前記電子部品は、半導体ウェハからダイシングされたダイであることを特徴とする電子部品実装装置。
  12. 第1の基板と、前記第1の基板の上に積層された第2の基板と、を有する試験用キャリアに、電子部品を試験のために一時的に実装する電子部品の実装方法であって、
    前記第2の基板を撮像して第1の画像情報を生成する第1の撮像ステップと、
    前記第1の画像情報から前記第2の基板の所定部分の位置を検出し、前記所定部分の位置に基づいて、前記第2の基板における第1の配線パターンの形成開始位置を認識する第1の認識ステップと、
    前記第2の基板上に前記形成開始位置から前記第1の配線パターンを形成する配線形成ステップと、
    前記第1の配線パターンが形成された前記第2の基板に前記電子部品を実装する実装ステップと、を備えたことを特徴とする電子部品の実装方法。
  13. 請求項12記載の電子部品の実装方法であって、
    前記第2の基板における前記所定部分は、前記第2の基板の表面に形成されたマークであることを特徴とする電子部品の実装方法。
  14. 請求項12又は13記載の電子部品の実装方法であって、
    前記電子部品を撮像して第2の画像情報を生成する第2の撮像ステップと、
    前記第2の画像情報から前記電子部品の入出力端子の位置を検出し、前記入出力端子の位置に基づいて、前記第2の基板におけるパッドの形成位置を認識する第2の認識ステップと、を備えており、
    前記配線形成ステップにおいて、前記形成開始位置と前記パッド形成位置との間に前記配線パターンを形成することを特徴とする電子部品の実装方法。
  15. 請求項12〜14の何れかに記載の電子部品の実装方法であって、
    前記第2の基板と、前記第2の基板に実装された前記電子部品とを撮像して第3の画像情報を生成する第3の撮像ステップと、
    前記第3の画像情報から、前記電子部品の入出力端子の位置と、前記第2の基板のパッドの位置と、を検出し、前記入出力端子の位置と前記パッドの位置とに基づいて、前記パッドに対する前記入出力端子の第1のオフセット量を認識する第3の認識ステップと、を備えていることを特徴とする電子部品の実装方法。
  16. 請求項15記載の電子部品の実装方法であって、
    前記実装ステップにおいて、前記第1のオフセット量を相殺するように、前記電子部品を前記第2の基板に実装することを特徴とする電子部品の実装方法。
  17. 請求項15又は16記載の電子部品の実装方法であって、
    前記第3の撮像ステップにおいて撮像する前記第2の基板は、薄膜で構成される較正用基板であることを特徴とする電子部品の実装方法。
  18. 請求項12〜17の何れかに記載の電子部品の実装方法であって、
    第1の撮像手段によって、前記第2の基板を撮像して第4の画像情報を生成する第4の撮像ステップと、
    前記第4の画像情報から前記第2の基板の前記所定部分の位置を検出する第1の位置検出ステップと、
    配線形成手段によって前記第2の基板上に較正用パターンを形成する較正用パターン形成ステップと、
    前記第1の撮像手段によって、前記較正用パターンが形成された前記第2の基板を撮像して第5の画像情報を生成する第5の撮像ステップと、
    前記第5の画像情報から前記較正用パターンの位置を検出する第2の位置検出ステップと、
    前記所定部分の位置と前記較正用パターンの位置とに基づいて、前記配線形成手段に対する前記第1の撮像手段の第2のオフセット量を認識する第4の認識ステップと、を備えていることを特徴とする電子部品の実装方法。
  19. 請求項18記載の電子部品の実装方法であって、
    前記配線形成ステップにおいて、前記第2のオフセット量を相殺するように、前記第2の基板上に前記第1の配線パターンを形成することを特徴とする電子部品の実装方法。
  20. 請求項12〜19の何れかに記載の電子部品の実装方法であって、
    前記配線形成ステップにおいて、前記第2の基板上に前記第1の配線パターンをインクジェット印刷することを特徴とする電子部品の実装方法。
  21. 請求項20記載の電子部品の実装方法であって、
    前記試験用キャリアは、
    前記配線形成ステップにおいて前記第1の配線パターンが印刷される第1の領域と、
    第2の配線パターンが予め形成されている第2の領域と、を有することを特徴とする電子部品の実装方法。
  22. 請求項12〜21の何れかに記載の電子部品の実装方法であって、
    前記電子部品は、半導体ウェハからダイシングされたダイであることを特徴とする電子部品の実装方法。
JP2009240654A 2009-10-19 2009-10-19 電子部品実装装置および電子部品の実装方法 Withdrawn JP2011086880A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009240654A JP2011086880A (ja) 2009-10-19 2009-10-19 電子部品実装装置および電子部品の実装方法

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2009240654A JP2011086880A (ja) 2009-10-19 2009-10-19 電子部品実装装置および電子部品の実装方法
KR20127009688A KR101364486B1 (ko) 2009-10-19 2010-05-10 시험용 캐리어
CN 201080042423 CN102576046A (zh) 2009-10-19 2010-05-10 测试用载体
JP2011537155A JP5529154B2 (ja) 2009-10-19 2010-05-10 試験用キャリア
US13/502,655 US9030223B2 (en) 2009-10-19 2010-05-10 Test carrier
PCT/JP2010/057898 WO2011048834A1 (ja) 2009-10-19 2010-05-10 試験用キャリア
TW99130473A TW201130067A (en) 2009-10-19 2010-09-09 Electronic component mounting apparatus and method of mounting electronic component
TW099130475A TWI476848B (zh) 2009-10-19 2010-09-09 Test vehicle
US12/898,010 US8653846B2 (en) 2009-10-19 2010-10-05 Electronic device mounting apparatus and method of mounting electronic device
KR20100096730A KR101186800B1 (ko) 2009-10-19 2010-10-05 전자부품 실장장치 및 전자부품의 실장방법
CN 201010515422 CN102044450B (zh) 2009-10-19 2010-10-09 电子元件封装装置及电子元件封装方法

Publications (1)

Publication Number Publication Date
JP2011086880A true JP2011086880A (ja) 2011-04-28

Family

ID=43878817

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009240654A Withdrawn JP2011086880A (ja) 2009-10-19 2009-10-19 電子部品実装装置および電子部品の実装方法
JP2011537155A Active JP5529154B2 (ja) 2009-10-19 2010-05-10 試験用キャリア

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011537155A Active JP5529154B2 (ja) 2009-10-19 2010-05-10 試験用キャリア

Country Status (6)

Country Link
US (2) US9030223B2 (ja)
JP (2) JP2011086880A (ja)
KR (2) KR101364486B1 (ja)
CN (2) CN102576046A (ja)
TW (2) TW201130067A (ja)
WO (1) WO2011048834A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482980B (zh) * 2012-06-05 2015-05-01 Advantest Corp Test vehicle
WO2015174649A1 (ko) * 2014-05-12 2015-11-19 동우화인켐 주식회사 인쇄 방법 및 인쇄 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2954551C2 (ja) 1978-03-03 1989-02-09 Canon K.K., Tokio/Tokyo, Jp
USRE37441E1 (en) 1982-08-24 2001-11-13 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US6713783B1 (en) 1991-03-15 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Compensating electro-optical device including thin film transistors
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP5616119B2 (ja) 2010-05-10 2014-10-29 株式会社アドバンテスト 試験用キャリア
JP4858657B1 (ja) * 2011-08-11 2012-01-18 富士ゼロックス株式会社 基板検査装置、及び基板検査方法
CN102508495B (zh) * 2011-09-28 2014-09-10 三一重工股份有限公司 一种控制执行臂末端运动的方法及控制系统
JP5752002B2 (ja) * 2011-10-04 2015-07-22 株式会社アドバンテスト 試験用キャリア
JP5702705B2 (ja) * 2011-11-16 2015-04-15 株式会社アドバンテスト 試験用キャリア
JP5684095B2 (ja) * 2011-11-16 2015-03-11 株式会社アドバンテスト 試験用キャリア
JP5824337B2 (ja) * 2011-11-16 2015-11-25 株式会社アドバンテスト 試験用キャリア
JP5832345B2 (ja) * 2012-03-22 2015-12-16 株式会社ニューフレアテクノロジー 検査装置および検査方法
TWI490500B (zh) * 2012-05-23 2015-07-01 Advantest Corp Test vehicle
TWI493203B (zh) * 2012-05-23 2015-07-21 Advantest Corp A test vehicle, a good judgment device, and a good judgment method
JP6159124B2 (ja) * 2013-04-04 2017-07-05 ヤマハ発動機株式会社 部品実装装置
DE102014101901B4 (de) * 2014-02-14 2015-10-15 Asm Assembly Systems Gmbh & Co. Kg Optisches Vermessen eines Bauelementes mit an gegenüberliegenden Seiten vorhandenen strukturellen Merkmalen
JP6392010B2 (ja) 2014-07-03 2018-09-19 株式会社アドバンテスト 試験用キャリア

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4411719A (en) * 1980-02-07 1983-10-25 Westinghouse Electric Corp. Apparatus and method for tape bonding and testing of integrated circuit chips
US5138368A (en) * 1988-10-25 1992-08-11 Greyhawk Systems, Inc. Fabrication of printed wiring boards by projection imaging
JP2923096B2 (ja) * 1991-09-10 1999-07-26 株式会社日立製作所 テープキャリアパッケージおよび高周波加熱はんだ接合装置
JP2541489B2 (ja) * 1993-12-06 1996-10-09 日本電気株式会社 ワイヤボンディング装置
US6064217A (en) * 1993-12-23 2000-05-16 Epi Technologies, Inc. Fine pitch contact device employing a compliant conductive polymer bump
JP2544084B2 (ja) 1993-12-28 1996-10-16 山一電機株式会社 電気部品の接続器
US5828224A (en) 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
JP3491700B2 (ja) 1994-03-18 2004-01-26 富士通株式会社 半導体集積回路装置の試験用キャリア
US5986459A (en) 1994-03-18 1999-11-16 Fujitsu Limited Semiconductor device testing carrier and method of fixing semiconductor device to testing carrier
EP0704106B1 (en) * 1994-04-18 2003-01-29 Micron Technology, Inc. Method and apparatus for automatically positioning electronic die within component packages
US5702049A (en) * 1995-06-07 1997-12-30 West Bond Inc. Angled wire bonding tool and alignment method
SG72711A1 (en) * 1995-11-15 2000-05-23 Sanko Seiki Seisakusho Kk Component mounting apparatus
JP4162058B2 (ja) 1996-06-21 2008-10-08 富士通株式会社 半導体装置の支持装置、半導体装置の固定方法及び半導体装置の支持装置からの離脱方法
JPH10213626A (ja) * 1997-01-29 1998-08-11 Hitachi Hokkai Semiconductor Ltd ベアチップ用キャリア治具
JPH10213627A (ja) * 1997-01-31 1998-08-11 Hitachi Hokkai Semiconductor Ltd チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法
KR100270888B1 (ko) * 1998-04-08 2000-12-01 윤종용 노운 굿 다이 제조장치
JP3744251B2 (ja) 1999-04-02 2006-02-08 松下電器産業株式会社 電子部品実装方法
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP2001060795A (ja) 1999-08-20 2001-03-06 Matsushita Electric Ind Co Ltd 電子部品実装装置
CN100539304C (zh) * 2002-03-07 2009-09-09 Jsr株式会社 各向异性导电连接器及生产工艺和电路器件的检验设备
JP4190269B2 (ja) * 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
CN100397711C (zh) * 2003-01-17 2008-06-25 Jsr株式会社 各向异性导电连接器及其生产方法和电路器件的检查设备
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
WO2004106953A1 (ja) * 2003-05-30 2004-12-09 Advantest Corporation 電子部品試験装置
AU2003241977A1 (en) * 2003-05-30 2005-01-21 Advantest Corporation Electronic component test instrument
JP3958252B2 (ja) * 2003-05-30 2007-08-15 富士通株式会社 半導体集積回路装置の試験用キャリア
JP3943096B2 (ja) * 2004-03-31 2007-07-11 シャープ株式会社 半導体装置、及びその電気的検査方法、並びにそれを備えた電子機器
US8334464B2 (en) * 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
JP4646661B2 (ja) * 2005-03-18 2011-03-09 株式会社リコー プリント配線基板印刷方法と実装方法ならびにプログラム
WO2007057944A1 (ja) * 2005-11-15 2007-05-24 Advantest Corporation 電子部品試験装置及び電子部品試験装置へのパフォーマンスボードの装着方法
JP4889653B2 (ja) * 2005-11-17 2012-03-07 株式会社アドバンテスト デバイス実装装置、テストヘッド及び電子部品試験装置
WO2008120575A1 (ja) * 2007-04-03 2008-10-09 Advantest Corporation コンタクタの実装方法
CN101688886A (zh) * 2007-07-24 2010-03-31 株式会社爱德万测试 接触器、探针卡及接触器的安装方法
JP5616047B2 (ja) * 2009-10-19 2014-10-29 株式会社アドバンテスト 製造装置、試験装置、製造方法および集積回路パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482980B (zh) * 2012-06-05 2015-05-01 Advantest Corp Test vehicle
US9645173B2 (en) 2012-06-05 2017-05-09 Advantest Corporation Test carrier
WO2015174649A1 (ko) * 2014-05-12 2015-11-19 동우화인켐 주식회사 인쇄 방법 및 인쇄 장치

Also Published As

Publication number Publication date
WO2011048834A1 (ja) 2011-04-28
US20120235699A1 (en) 2012-09-20
US8653846B2 (en) 2014-02-18
CN102576046A (zh) 2012-07-11
US20110089968A1 (en) 2011-04-21
US9030223B2 (en) 2015-05-12
TWI476848B (zh) 2015-03-11
CN102044450A (zh) 2011-05-04
KR20120061979A (ko) 2012-06-13
TW201126626A (en) 2011-08-01
KR101364486B1 (ko) 2014-02-20
CN102044450B (zh) 2012-12-05
JPWO2011048834A1 (ja) 2013-03-07
TW201130067A (en) 2011-09-01
JP5529154B2 (ja) 2014-06-25
KR20110043441A (ko) 2011-04-27
KR101186800B1 (ko) 2012-09-28

Similar Documents

Publication Publication Date Title
JP5795777B2 (ja) パターンアライメントを行うための方法および装置
KR100550022B1 (ko) 반도체 장치용 접촉자, 반도체 장치용 접촉자를 사용한 시험 장치 및 반도체 장치용 접촉자를 사용한 시험 방법
US7059043B2 (en) Method for mounting an electronic part by solder position detection
JP4904237B2 (ja) 基板処理装置、表面実装機、印刷機、検査機、及び塗布機
US7841079B2 (en) Electronic component mounting system and electronic component mounting method
JP4626160B2 (ja) ウェハ重ね合わせ方法及びウェハ重ね合わせ装置
US20100222226A1 (en) Biochip
TWI476848B (zh) Test vehicle
US7223636B2 (en) Manufacturing method of semiconductor device and semiconductor device
CN101379897A (zh) 电子部件安装系统、电子部件安置装置及电子部件安装方法
JP2008066626A (ja) 電子部品実装システムおよび電子部品実装方法
JP2007287779A (ja) 電子部品実装システムおよび搭載状態検査装置ならびに電子部品実装方法
JP2007220837A (ja) 電子部品実装方法及び装置
JPWO2009122529A1 (ja) 面状体のアライメント装置、製造装置、面状体のアライメント方法及び製造方法
CN100462237C (zh) 丝网印刷方法及其装置
JP4692268B2 (ja) 電子部品実装システムおよび電子部品実装方法
EP1641036A1 (en) Joining method and joining device
JP2004103923A (ja) 電子部品の実装装置および実装方法
JP4592885B2 (ja) 半導体基板試験装置
JP2007150275A (ja) 半導体内臓基板およびその製造方法
JP5375607B2 (ja) ウエハ接合方法、ウエハ接合装置およびウエハホルダ
JP2008270696A (ja) 部品搭載位置補正方法及び部品実装装置
US7267839B2 (en) Method of and apparatus for applying liquid material
US9198336B2 (en) Electric component mounting system and electric component mounting method
KR20040105625A (ko) 실장기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120705

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20131121