JP2011086880A - 電子部品実装装置および電子部品の実装方法 - Google Patents

電子部品実装装置および電子部品の実装方法 Download PDF

Info

Publication number
JP2011086880A
JP2011086880A JP2009240654A JP2009240654A JP2011086880A JP 2011086880 A JP2011086880 A JP 2011086880A JP 2009240654 A JP2009240654 A JP 2009240654A JP 2009240654 A JP2009240654 A JP 2009240654A JP 2011086880 A JP2011086880 A JP 2011086880A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
component mounting
imaging
image information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009240654A
Other languages
English (en)
Inventor
Yoshinari Kogure
吉成 小暮
Yasuhide Takeda
泰英 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2009240654A priority Critical patent/JP2011086880A/ja
Priority to CN201080042423XA priority patent/CN102576046A/zh
Priority to US13/502,655 priority patent/US9030223B2/en
Priority to KR1020127009688A priority patent/KR101364486B1/ko
Priority to JP2011537155A priority patent/JP5529154B2/ja
Priority to PCT/JP2010/057898 priority patent/WO2011048834A1/ja
Priority to TW099130475A priority patent/TWI476848B/zh
Priority to TW99130473A priority patent/TW201130067A/zh
Priority to US12/898,010 priority patent/US8653846B2/en
Priority to KR20100096730A priority patent/KR101186800B1/ko
Priority to CN2010105154224A priority patent/CN102044450B/zh
Publication of JP2011086880A publication Critical patent/JP2011086880A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183—Multilead component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】試験用キャリアに配線パターンを正確に形成することが可能な電子部品実装装置を提供する。
【解決手段】電子部品実装装置１は、試験用キャリアのベース部材のフレキシブル基板を撮像して第１の画像情報を生成する第１のカメラ１２３と、第１の画像情報からフレキシブル基板のアライメントマークの位置を検出し、アライメントマークの位置に基づいて、フレキシブル基板における第１の配線パターンの印刷開始位置を算出する画像処理装置と、フレキシブル基板上に印刷開始位置から第１の配線パターンを形成する印刷ヘッド１２２と、第１の配線パターンが形成されたフレキシブル基板にダイを実装する第２の搬送アーム２１と、を備えている。
【選択図】図７

Description

本発明は、ダイに造り込まれた集積回路素子等の電子回路素子を試験するために、当該ダイを試験用キャリアに一時的に実装する電子部品実装装置及び電子部品の実装方法に関する。
半導体ウェハからダイシングされたダイが一時的に実装される試験用キャリアとして、２枚のフィルムでダイを挟み込むものが知られている（例えば特許文献１参照）。
特開２００３−３４４４８４号公報
こうした試験用キャリアでは、フィルムの外周部にリジッドな基板を追加することでハンドリング性が向上する。また、ダイを実装する直前にフィルム上に配線パターンを印刷することで狭ピッチなバンプを有するダイにも対応することができる。
しかしながら、フィルムがリジッド基板に対して相対的にずれている場合には、フィルム上に配線パターンを正確に形成できないという問題がある。
本発明が解決しようとする課題は、試験用キャリアに配線パターンを正確に形成することが可能な電子部品実装装置及び電子部品の実装方法を提供することである。
［１］本発明に係る電子部品実装装置は、第１の基板と、前記第１の基板の上に積層された第２の基板と、を有する試験用キャリアに、電子部品を試験のために一時的に実装する電子部品実装装置であって、前記第２の基板を撮像して第１の画像情報を生成する第１の撮像手段と、前記第１の画像情報から前記第２の基板の所定部分の位置を検出し、前記所定部分の位置に基づいて、前記第２の基板における第１の配線パターンの形成開始位置を認識する第１の認識手段と、前記第２の基板上に前記形成開始位置から前記第１の配線パターンを形成する配線形成手段と、前記第１の配線パターンが形成された前記第２の基板に前記電子部品を実装する実装手段と、を備えたことを特徴とする。
［２］上記発明において、前記第２の基板における前記所定部分は、前記第２の基板の表面に形成されたマークであってもよい。
［３］上記発明において、前記電子部品を撮像して第２の画像情報を生成する第２の撮像手段と、前記第２の画像情報から前記電子部品の入出力端子の位置を検出し、前記入出力端子の位置に基づいて、前記第２の基板におけるパッドの形成位置を認識する第２の認識手段と、を備えており、前記配線形成手段は、前記形成開始位置と前記パッド形成位置との間に前記配線パターンを形成してもよい。
［４］上記発明において、前記第２の基板と、前記第２の基板に実装された前記電子部品とを撮像して第３の画像情報を生成する第３の撮像手段と、前記第３の画像情報から、前記電子部品の入出力端子の位置と、前記第２の基板のパッドの位置と、を検出し、前記入出力端子の位置と前記パッドの位置とに基づいて、前記パッドに対する前記入出力端子の第１のオフセット量を認識する第３の認識手段と、を備えていてもよい。
［５］上記発明において、前記実装手段は、前記第１のオフセット量を相殺するように、前記電子部品を前記第２の基板に実装してもよい。
［６］上記発明において、前記第３の撮像手段が撮像する前記第２の基板は、薄膜で構成される較正用基板であってもよい。
［７］上記発明において、前記第１の撮像手段が前記第２の基板を撮像して生成した第４の画像情報から、前記第２の基板の前記所定部分の位置を検出すると共に、前記配線形成手段によって較正用パターンが形成された前記第２の基板を前記第１の撮像手段が撮像して生成した第５の画像情報から、前記較正用パターンの位置を検出し、前記所定部分の位置と前記較正用パターンの位置とに基づいて、前記配線形成手段に対する前記第１の撮像手段の第２のオフセット量を認識する第４の認識手段を備えていてもよい。
［８］上記発明において、前記配線形成手段は、前記第２のオフセット量を相殺するように、前記第２の基板上に前記配線パターンを形成してもよい。
［９］上記発明において、前記配線形成手段は、前記第２の基板上に前記第１の配線パターンをインクジェット印刷してもよい。
［１０］上記発明において、前記試験用キャリアは、前記第１の配線パターンが前記配線形成手段によって印刷される第１の領域と、第２の配線パターンが予め形成されている第２の領域と、を有してもよい。
［１１］上記発明において、前記電子部品は、半導体ウェハからダイシングされたダイであってもよい。
［１２］本発明に係る電子部品の実装方法は、第１の基板と、前記第１の基板の上に積層された第２の基板と、を有する試験用キャリアに、電子部品を試験のために一時的に実装する電子部品の実装方法であって、前記第２の基板を撮像して第１の画像情報を生成する第１の撮像ステップと、前記第１の画像情報から前記第２の基板の所定部分の位置を検出し、前記所定部分の位置に基づいて、前記第２の基板における第１の配線パターンの形成開始位置を認識する第１の認識ステップと、前記第２の基板上に前記形成開始位置から前記第１の配線パターンを形成する配線形成ステップと、前記第１の配線パターンが形成された前記第２の基板に前記電子部品を実装する実装ステップと、を備えたことを特徴とする。
［１３］上記発明において、前記第２の基板における前記所定部分は、前記第２の基板の表面に形成されたマークであってもよい。
［１４］上記発明において、前記電子部品を撮像して第２の画像情報を生成する第２の撮像ステップと、前記第２の画像情報から前記電子部品の入出力端子の位置を検出し、前記入出力端子の位置に基づいて、前記第２の基板におけるパッドの形成位置を認識する第２の認識ステップと、を備えており、前記配線形成ステップにおいて、前記形成開始位置と前記パッド形成位置との間に前記配線パターンを形成してもよい。
［１５］上記発明において、前記第２の基板と、前記第２の基板に実装された前記電子部品とを撮像して第３の画像情報を生成する第３の撮像ステップと、前記第３の画像情報から、前記電子部品の入出力端子の位置と、前記第２の基板のパッドの位置と、を検出し、前記入出力端子の位置と前記パッドの位置とに基づいて、前記パッドに対する前記入出力端子の第１のオフセット量を認識する第３の認識ステップと、を備えていてもよい。
［１６］上記発明において、前記実装ステップにおいて、前記第１のオフセット量を相殺するように、前記電子部品を前記第２の基板に実装してもよい。
［１７］上記発明において、前記第３の撮像ステップにおいて撮像する前記第２の基板は、薄膜で構成される較正用基板であってもよい。
［１８］上記発明において、第１の撮像手段によって、前記第２の基板を撮像して第４の画像情報を生成する第４の撮像ステップと、前記第４の画像情報から前記第２の基板の前記所定部分の位置を検出する第１の位置検出ステップと、配線形成手段によって前記第２の基板上に較正用パターンを形成する較正用パターン形成ステップと、前記第１の撮像手段によって、前記較正用パターンが形成された前記第２の基板を撮像して第５の画像情報を生成する第５の撮像ステップと、前記第５の画像情報から前記較正用パターンの位置を検出する第２の位置検出ステップと、前記所定部分の位置と前記較正用パターンの位置とに基づいて、前記配線形成手段に対する前記第１の撮像手段の第２のオフセット量を認識する第４の認識ステップと、を備えていてもよい。
［１９］上記発明において、前記配線形成ステップにおいて、前記第２のオフセット量を相殺するように、前記第２の基板上に前記第１の配線パターンを形成してもよい。
［２０］上記発明において、前記配線形成ステップにおいて、前記第２の基板上に前記第１の配線パターンをインクジェット印刷してもよい。
［２１］上記発明において、前記試験用キャリアは、前記配線形成ステップにおいて前記第１の配線パターンが印刷される第１の領域と、第２の配線パターンが予め形成されている第２の領域と、を有してもよい。
［２２］上記発明において、前記電子部品は、半導体ウェハからダイシングされたダイであってもよい。
本発明では、第２の基板の所定部分の位置に基づいて、第２の基板における配線パターンの形成開始位置を認識するので、第２の基板上に配線パターンを正確に形成することができる。
図１は、本発明の実施形態におけるデバイス製造工程の一部を示すフローチャートである。 図２は、本発明の実施形態における試験用キャリアの分解斜視図である。 図３は、本発明の実施形態における試験用キャリアの断面図である。 図４は、本発明の実施形態における試験用キャリアの分解断面図である。 図５は、図４のV部の拡大図である。 図６は、本発明の実施形態における試験用キャリアのベース部材を示す平面図である。 図７は、本発明の実施形態におけるダイ実装装置の全体構成を示す平面図である。 図８は、図７のダイ実装装置のベース供給部を示す側面図である。 図９は、図７のダイ実装装置のダイ供給部を示す側面図である。 図１０は、図７のダイ実装装置のアッセンブリ部を示す側面図である。 図１１は、図７のダイ実装装置のアッセンブリ部を示す側面図である。 図１２は、本発明の実施形態における試験用キャリアへのダイの実装方法を示すフローチャートである。 図１３は、図１２のステップＳ２３を説明するベース部材の平面図である。 図１４は、図１２のステップＳ２４を説明するダイの底面図である。 図１５は、本発明の実施形態においてダイ実装装置の第１及び第２の搬送アームによって生じる移動誤差の較正方法を示すフローチャートである。 図１６は、図１５のステップＳ１０６を説明するベース部材及びダイの底面図である。 図１７は、本発明の実施形態において電子部品実装装置の配線形成モジュールの較正方法を示すフローチャートである。 図１８は、図１７のステップＳ２０３を説明するベース部材の平面図である。
以下、本発明の実施形態を図面に基づいて説明する。
図１は本実施形態におけるデバイス製造工程の一部を示すフローチャートである。
本実施形態では、円板状の半導体ウェハからダイをダイシングした後（図１のステップＳ１０の後）であって最終パッケージングを行う前（ステップＳ５０の前）に、ダイに造り込まれた電子回路素子の試験を行う（ステップＳ２０〜Ｓ４０）。この際、本実施形態では、まずダイ９０を試験用キャリア６０に一時的に実装する（ステップＳ２０）。次いで、この試験用キャリア６０を介してダイ９０と試験装置（不図示）とを電気的に接続することで、ダイ９０に造り込まれた電子回路素子の試験を実施する（ステップＳ３０）。そして、この試験が終了したら、試験用キャリア６０からダイ９０を取り出した後（ステップＳ４０）に、このダイ９０を本パッケージングすることでデバイスが最終品として完成する（ステップＳ５０）。
先ず、本実施形態において試験のためにダイ９０が一時的に実装（仮パッケージング）される試験用キャリア６０の構成について説明する。
図２〜図５は本実施形態における試験用キャリアを示す図であり、図６はその試験用キャリアのベース部材を示す平面図である。
本実施形態における試験用キャリア６０は、図２〜図４に示すように、配線パターン７６，７８（図５及び図６参照）が形成され、ダイ９０が実装されるベース部材７０と、このベース部材７０に被せられるカバー部材８０と、を備えている。この試験用キャリア６０は、ベース部材７０とカバー部材８０との間にダイ９０を挟み込むことで、ダイ９０を保持する。
ベース部材７０は、中央に開口７１ａが形成されたリジッド基板７１と、中央開口７１ａを含めたリジッド基板７１の全面に積層されたフレキシブル基板７４と、を備えている。従って、フレキシブル基板７４は、その中央部において変形可能となっているのに対し、その外周部においてリジッド基板７１によって変形不能となっており、試験用キャリア６０のハンドリング性の向上が図られている。
リジッド基板７１の具体例としては、例えば、ポリアミドイミド樹脂やセラミックス、ガラス等から構成される単層基板又は多層の積層基板等を例示することができる。一方、フレキシブル基板７４の具体例としては、例えば、ポリイミド樹脂から構成される単層基板又は多層の積層基板等を例示することができる。
フレキシブル基板７４は、図５及び図６に示すように、第２の配線パターン７６が形成されたベースフィルム７５と、このベースフィルム７５を被覆するカバーレイ７７と、を有している。
第２の配線パターン７６は、例えば、ベースフィルム７５上に積層された銅箔をエッチングすることで予め形成されている。一方、カバーレイ７７の表面には、インクジェット印刷によって第１の配線パターン７８が形成されている。この第１の配線パターン７８は、ダイ９０をベース部材７０に実装する直前に、後述するダイ実装装置１の配線形成モジュール１２によってリアルタイムに印刷される。
この第１の配線パターン７８の一端は、カバーレイ７７に形成された貫通孔７７ａを介して、第２の配線パターン７６の一端に接続されている。一方、第１の配線パターン７８の他端には、ダイ９０の入出力端子９１が接続されるパッド７８１が形成されている。なお、第１の配線パターン７８の一端は、後述する配線形成モジュール１２による印刷の開始位置７８２（印刷開始位置）に相当する。
リジッド基板７１において第２の配線パターン７６の他端に対応する位置には、スルーホール７２が貫通している。第２の配線パターン７６は、ベースフィルム７５に形成された貫通孔７５ａを介してスルーホール７２に接続されており、このスルーホール７２は、リジッド基板７１の下面に形成された接続端子７３に接続されている。この接続端子７３には、ダイ８０に造り込まれた電子回路素子の試験の際に、試験装置の接触子が電気的に接触する。なお、第２の配線パターン７６の他端をリジッド基板７１の中央開口７１ａの内側に位置させて、接続端子７３をフレキシブル基板７４の裏面に形成してもよい。
以上のように、本実施形態では、図５及び６に示すように、ベース部材７０が、インクジェット印刷によって第１の配線パターン７８がリアルタイムに形成される第１の領域７０１と、第２の配線パターン７６が予め形成された第２の領域７０２と、を有している。このような構成を採用することにより、インクジェット印刷の印刷範囲が小さくなるので、第１の配線パターン７８の印刷時間の短縮化を図ることができる。なお、第２の領域７０２において、第２の配線パターン７６をリジッド基板７１に形成してもよい。
また、図６に示すように、カバーレイ７７の表面において対角線上に位置する２箇所の隅部には、第１の配線パターン７８の印刷開始位置７８２の認識等に用いられるアライメントマーク７９が形成されている。なお、カバーレイの表面において２箇所以上にアライメントマークが形成されていれば、アライメントマークの数や形成位置は特に限定されない。また、本実施形態では、アライメントマーク７９が十字形状を有しているが、特にこの形状に限定されない。
図２〜図４に戻り、カバー部材８０も、中央に開口８１ａが形成されたリジッド基板８１と、そのリジッド基板８１に積層されたフレキシブル基板８２と、を備えている。従って、ベース部材７０と同様に、フレキシブル基板８２は、その中央部において変形可能になっているのに対し、その外周部においてリジッド基板８１によって変形不能となっている。
リジッド基板８１の具体例としては、上述のリジッド基板７１と同様に、例えば、ポリアミドイミド樹脂、セラミックス、ガラス等から構成される単層基板又は多層の積層基板等を例示することができる。一方、フレキシブル基板８２の具体例としては、上述のフレキシブル基板７４と同様に、例えば、ポリイミド樹脂から構成される単層基板又は多層の積層基板等を挙げることができる。
なお、カバー部材８０をフレキシブル基板８２のみで構成してもよいし、開口８１ａが形成されていないリジッド基板８１のみで構成してもよい。また、本実施形態では、カバー部材８０には配線パターンが形成されていないが、特にこれに限定されず、ベース部材７０に代えて又はベース部材７０に加えて、カバー部材８０に配線パターンを形成してもよい。また、カバー部材８０がフレキシブル基板８２を有する場合には、ベース部材７０のフレキシブル基板７４をリジッド基板に代えてもよい。
以上に説明した試験用キャリア６０には次のようにダイ９０を実装する。すなわち、入出力端子９１をパッド７８１に合わせた状態でダイ９０をベース部材７０上に実装した後に、減圧下においてベース部材７０の上にカバー部材８０を重ね合わせる。次いで、ベース部材７０とカバー部材８０との間にダイ９０を挟み込んだ状態で大気圧に戻すことで、ベース部材７０とカバー部材８０との間にダイ９０が保持される。なお、ダイ９０が比較的厚い場合には、図３に示す構成とは逆に、リジッド基板７１，８１同士が直接接触するようにベース部材７０とカバー部材８０とを積層してもよい。
次に、仮パッケージング工程（図１のステップＳ２０）で用いられるダイ実装装置１について説明する。
図７は本実施形態におけるダイ実装装置の全体構成を示す平面図、図８はそのダイ実装装置のベース供給部を示す側面図、図９はダイ実装装置のダイ供給部を示す側面図、図１０及び図１１はダイ実装装置のアッセンブリ部を示す側面図である。
本実施形態におけるダイ実装装置１は、ダイ９０に造り込まれた電子回路素子を試験するために、試験用キャリア６０にダイ９０を一時的に実装するための装置である。
このダイ実装装置１は、図７に示すように、ベース部材７０上に第１の配線パターン７８を形成した後にそのベース部材７０をアッセンブリ部３０に供給するベース供給部１０と、ダイ９０の入出力端子９１の位置を検出した後にそのダイ９０をアッセンブリ部３０に供給するダイ供給部２０と、ベース部材７０、ダイ９０及びカバー部材８０を組み合わせるアッセンブリ部３０と、を備えている。
ベース供給部１０は、図７及び図８に示すように、ベース部材７０を搬送する第１の搬送アーム１１と、ベース部材７０の表面に第１の配線パターン７８を印刷する配線形成モジュール１２と、を備えている。
第１の搬送アーム１１は、ベース部材７０を吸着保持する吸着ヘッド１１１を有しており、この吸着ヘッド１１１を三次元的に移動させることが可能となっている。この第１の搬送アーム１１は、ベース部材７０を多数収容した第１のストッカ１３から回転ステージ１２５にベース部材７０を搬送すると共に、印刷後のベース部材７０を回転ステージ１２５からアッセンブリ部３０の組立ステージ３１に搬送する。
配線形成モジュール１２は、印刷ヘッド１２２及び第１のカメラ１２３を有する可動ユニット１２１と、可動ユニット１２１を移動させる移動機構１２４と、第１の配線パターン７８が印刷されるベース部材７０を保持する回転ステージ１２５と、を備えている。
可動ユニット１２１には、ベース部材７０に第１の配線パターン７８をインクジェット印刷によって形成する印刷ヘッド１２２が設けられている。なお、印刷ヘッド１２２が、インクジェット印刷に代えて、レーザ印刷等のその場で配線形成がなされる方法によってベース部材７０上に第１の配線パターン７８を形成してもよい。
また、この可動ユニット１２１には、ベース部材７０を撮像する第１のカメラ１２３が固定されている。この第１のカメラ１２３は、ベース部材７０を撮像した画像情報を画像処理装置４０に送信可能となっている。画像処理装置４０は、後述するように、この画像情報からアライメントマーク７９の位置を検出し、その検出結果に基づいて第１の配線パターン７８の印刷開始位置７８２を認識する（図１３参照）。そして、制御装置５０は、この印刷開始位置７８２に基づいて配線形成モジュール１２を制御する。なお、この第１のカメラ１２３は、印刷ヘッド１２２と第１のカメラ１２３との間の距離ｗ０を較正する場合にも使用される。
移動機構１２４は、例えばボールネジ機構等を有しており、可動ユニット１２１を三次元的に移動させることが可能となっている。なお、図７及び図８には一方向のボールネジ機構しか図示していないが、実際には、Ｘ方向に沿ったボールネジ機構とＹ方向に沿ったボールネジ機構をそれぞれ備えていると共に、可動ユニット１２１を上下動させるための昇降機構も備えている。
回転ステージ１２５は、ベース基板７０を収容可能な凹状の２つの収容部１２６を有しており、モータ１２７から伝達される駆動力によって回転可能となっている。このため、一方の収容部１２６に第１の搬送アーム１１がベース部材７０を供給しつつ、他方の収容部１２６では印刷ヘッド１２２がベース部材７０に対して第１の配線パターン７８を印刷することが可能となっている。
以上の配線形成モジュール１２によって第１の配線パターン７８が形成されたベース部材７０は、第１の搬送アーム１１によって、回転ステージ１２５からアッセンブリ部３０の組立ステージ３１に搬送される。
ダイ供給部２０は、図７及び図９に示すように、ダイ９０を搬送する第２の搬送アーム２１と、ダイ９０を撮像する第２のカメラ２２と、を備えている。
第２の搬送アーム２１は、ダイ９０を吸着保持する吸着ヘッド２１１を有しており、この吸着ヘッド２１１を三次元的に移動させることが可能となっている。この第２の搬送アーム２１は、ダイ９０を多数収容した第２のストッカ２３からアッセンブリ部３０の組立ステージ３１にダイ９０を搬送する。
第２のカメラ２２は、第２の搬送アーム２１に保持されたダイ９０を下方から撮像する。この第２のカメラ２２は、第１のカメラ１２３と同様に、ダイ９０を撮像した画像情報を画像処理装置４０に送信可能となっている。画像処理装置４０は、後述するように、この画像情報からダイ９０の入出力端子９１の位置を検出し、その検出結果に基づいてパッド形成位置７８１を認識する（図１４参照）。そして、制御装置５０は、このパッド形成位置７８１に基づいて配線形成モジュール１２を制御する。
アッセンブリ部３０は、図７、図１０及び図１１に示すように、ベース供給部１０及びダイ供給部２０からベース部材７０とダイ９０がそれぞれ供給される組立ステージ３１と、組立ステージ３１にカバー部材８０を搬送して試験用キャリア６０を組み立てる組立アーム３２と、を備えている。
組立ステージ３１の中央部には、ベース部材７０を収容可能な第１の凹部３１１が形成されている。また、この第１の凹部３１１の周囲には、真空ポンプ４５に接続された第１の吸引ライン３１２が開口しており、ベース部材７０を吸着保持することが可能となっている。この第１の凹部３１１内には、第１の搬送アーム１１によってベース部材７０が載置され、さらにそのベース部材７０の上に第２の搬送アーム２１によってダイ９０が実装される。
また、第１の凹部３１１の中央部には第２の凹部３１３が形成されており、この第２の凹部３１３内に第３のカメラ３１４が設置されている。この第３のカメラ３１４は、第１及び第２の搬送アーム１１，２１によって生じる移動誤差を較正するために用いられるカメラであり、第１及び第２のカメラ１２３，２２と同様に画像処理装置４０に接続されている。
組立アーム３２は、真空ポンプ４５に接続された第２の吸引ライン３２２を介してカバー部材８０を吸着保持する吸着ヘッド３２１を有しており、吸着ヘッド３２１を三次元的に移動させることが可能となっている。この組立アーム３２は、カバー部材８０を多数収容した第３のストッカ３３から組立ステージ３１にカバー部材８０を搬送する。
また、組立アーム３２は、吸着ヘッド３２１を取り囲む有底筒状のチャンバヘッド３２３を有している。このチャンバヘッド３２３は、吸着ヘッド３２１に対して相対的に上下動可能となっている。また、このチャンバヘッド３２３内には、真空ポンプ４５に接続された第３の吸引ライン３２４が開口している。そのため、チャンバヘッド３２３を組立ステージ３１に密着させた状態で、第３の吸引ライン３２４を介して真空ポンプ４５が吸引することで、チャンバヘッド３２３と組立ステージ３１とによって区画される密閉空間３２５内を減圧することが可能となっている。
次に、本実施形態における試験用キャリア６０へのダイ９０の実装方法について、図１２〜図１４を参照しながら説明する。
図１２は本実施形態におけるダイの実装方法を示すフローチャート、図１３及び図１４は図１２のステップＳ２３及びＳ２４をそれぞれ説明するための図である。なお、図１２は、図１におけるステップＳ２０の詳細な手順に相当する。
図１２に示すように、先ず、第１の搬送アーム１１がベース部材７０を第１のストッカ１３から回転ステージ１２５に搬送し、第１のカメラ１２３が当該ベース部材７０を撮像する（ステップＳ２１）。
第１のカメラ１２３は、ベース部材７０を撮像した画像情報（第１の画像情報）を画像処理装置４０へ送信する。画像処理装置４０は、その画像情報に対して画像処理を行って２箇所のアライメントマーク７９の位置を検出する（ステップＳ２２）。
次いで、画像処理装置４０は、図１３に示すように、そのアライメントマーク７９の位置と、アライメントマーク７９に対する第１の配線パターン７８の印刷開始位置７８２の相対位置（Xstr，Ystr）に基づいて、印刷開始位置７８２を算出する（ステップＳ２３）。なお、アライメントマーク７９に対する印刷開始位置７８２の相対位置（Xstr，Ystr）は、画像処理装置４０に予め記憶されている。
また、本実施形態では、ステップＳ２２において２箇所のアライメントマーク７９の位置を検出しているので、フレキシブル基板７４がリジッド基板７１に対して相対的に傾いている場合には、印刷開始位置７８２を算出する際にその傾きも考慮される。
次いで、第２の搬送アーム２１がダイ９０を第２のストッカ２３から第２のカメラ２２上に搬送し、第２のカメラ２２がそのダイ９０を撮像する（ステップＳ２４）。
第２のカメラ２２は、ダイ９０を撮像した画像情報（第２の画像情報）を画像処理装置４０へ送信する。画像処理装置４０は、図１４に示すように、その画像情報に対して画像処理を行ってダイ９０の入出力端子９１の位置を検出し（ステップＳ２５）、その入出力端子９１の位置に基づいて第１の配線パターン７８のパッド形成位置７８１を認識する（ステップＳ２６）。
次いで、画像処理装置４０は、パッド形成位置７８１を制御装置５０に送信する。そして、制御装置５０は、配線形成モジュール１２に対して、印刷開始位置７８２とパッド形成位置７８１との間に第１の配線パターン７８を形成するように指令信号を送信する。配線形成モジュール１２は、この指令信号に基づいて、ベース部材７０のフレキシブル基板７４の表面に第１の配線パターン７８をインクジェット印刷によって形成する（ステップＳ２７）。
次いで、第１の搬送アーム１１がベース部材７０を回転ステージ１２５から組立ステージ３１に搬送し、第２の搬送アーム２１がそのベース部材７０上にダイ９０を実装する（ステップＳ２８）。次いで、チャンバヘッド３２３を組立ステージ３１に密着させて、真空ポンプ４５によって密閉空間３２５内を減圧した後に、組立アーム３２がカバー部材８０をベース部材７０上に被せる。次いで、真空ポンプ４５を停止させて密閉空間３２５内を大気圧に戻すことで、ベース部材７０とカバー部材８０との間にダイ９０が保持されて、試験用キャリア６０が完成する（ステップＳ２９）。
以上のようにダイ９０を実装した試験用キャリア６０は、図１に示すように、試験工程Ｓ３０に送り込まれる。この試験工程Ｓ３０では、試験用キャリア６０の接続端子７３と試験装置の接触子とが電気的に接触することで、試験用キャリア６０を介してダイ９０が試験装置と電気的に接続され、ダイ９０に造り込まれた電子回路素子の試験が実行される。
ダイ９０の試験が完了すると、分解工程Ｓ４０においてベース部材７０とカバー部材８０とが分解されて試験用キャリア６０からダイ９０が取り出される。次いで、そのダイ９０を本パッケージングすることでデバイスが最終品として完成する（ステップＳ５０）。
以上のように、本実施形態では、ベース部材７０のフレキシブル基板７４に設けられたアライメントマーク７９の位置に基づいて印刷開始位置７８２を認識するので、フレキシブル基板７４上に第１の配線パターン７８を正確に形成することができる。
また、本実施形態ではダイ９０の入出力端子９１の位置に基づいてパッド形成位置７８１を認識するので、第２の搬送アーム２１にダイ９０が斜めに吸着保持されていたり、ダイ９０において入出力端子９１の位置に製造バラツキがあっても、それらを吸収することができる。
次に、本実施形態においてダイ実装装置１の搬送アーム１１，２１によって生じる移動誤差の較正（キャリブレーション）方法について、図１５及び図１６を参照しながら説明する。
図１５は本実施形態においてダイ実装装置の第１及び第２の搬送アームによって生じる移動誤差の較正方法を示すフローチャート、図１６は図１５のステップＳ１０６を説明するための図である。
先ず、第１の搬送アーム１１によって較正用ベース部材を組立ステージ３１に搬送し（図１５のステップＳ１０１）、その較正用ベース部材上に第２の搬送アーム２１によってダイ９０を実装する（ステップＳ１０２）。
なお、特に図示しないが、較正用ベース部材は、フレキシブル基板が薄膜で構成されている点で上述のベース部材８０と相違する。また、較正用ベース部材の表面には、上述の図１２のステップＳ２１〜ステップＳ２７と同様の要領で、第１の配線パターン７８が形成されている。
次いで、第３のカメラ３１４によって較正用ベース部材とダイ９０を下方から撮像し（ステップＳ１０３）、第３のカメラ３１４は、較正用ベース部材とダイ９０を撮像した画像情報（第３の画像情報）を画像処理装置４０に送信する。画像処理装置４０は、その画像情報に対して画像処理を行って、較正用ベース部材に印刷された第１の配線パターン７８のパッド７８１の位置と、ダイ９０の入出力端子９１の位置と、を検出する（ステップＳ１０４及びステップＳ１０５）。
次いで、画像処理装置４０は、図１６に示すように、パッド７８１に対する入出力端子９１のズレ量（第１のオフセット量（Xoff1，Yoff1））を算出し、その算出結果を制御装置５０に送信する。制御装置５０は、例えば、図１２のステップＳ２８において、この第１のオフセット量（Xoff1，Yoff1）を相殺するように、第２の搬送アーム２１を制御する。なお、制御装置５０が、例えば、図１２のステップＳ２７において、この第１のオフセット量（Xoff1，Yoff1）を相殺するように、配線形成モジュール１２を制御してもよい。
これにより、第１及び第２の搬送アーム１１，２１によって生じる移動誤差を解消することができるので、ベース部材７０のフレキシブル基板７４上に第１の配線パターン７８を精度良く形成することができる。なお、以上に説明した移動誤差の較正は、例えば、ダイ９０のロット変更時や始業時等の特定のタイミングで実施される。
次に、本実施形態においてダイ実装装置１の配線形成モジュール１２の較正（キャリブレーション）方法について、図１７及び図１８を参照しながら説明する。
図１７は本実施形態においてダイ実装装置の配線形成モジュールの較正方法を示すフローチャート、図１８は図１７のステップＳ２０３を説明するための図である。
先ず、第１の搬送アーム１１によって回転ステージ１２５上にベース部材７０を搬送し、第１のカメラ１２３によってそのベース部材７０を撮像する（図１７のステップＳ２０１）。第１のカメラ１２３は、ベース部材７０を撮像した画像情報（第４の画像情報）を画像処理装置４０に送信する。画像処理装置４０は、その画像情報に対して画像処理を行って、アライメントマーク７９の位置を検出する（ステップＳ２０２）。
次いで、配線形成モジュール１２が、図１８に示すように、印刷ヘッド１２２によって較正用の配線パターン７８Ｂをフレキシブル基板７４上に印刷する（ステップＳ２０３）。なお、較正用の配線パターン７８Ｂの形状は特に限定されない。
次いで、第１のカメラ１２３によってベース部材７０を再度撮像する（ステップＳ２０４）。第１のカメラ１２３は、印刷後のベース部材７０を撮像した画像情報（第５の画像情報）を画像処理装置４０に送信する。画像処理装置４０は、その画像情報に対して画像処理を行って、較正用配線パターン７８Ｂの位置を検出する（ステップＳ２０５）。
次いで、画像処理装置４０は、アライメントマーク７９の位置より較正用配線パターン７８Ｂの理論上の位置を算出する。さらに、画像処理装置４０は、その理論位置と、ステップＳ２０５で検出した較正用配線パターン７８Ｂの実際の位置と比較して、理論位置に対する実際位置のズレ量（第２のオフセット量（Xoff2，Yoff2）を算出し、その算出結果を制御装置５０に送信する。制御装置５０は、例えば、図１２のステップＳ２７において、この第２のオフセット量（Xoff2，Yoff2）を相殺するように、配線形成モジュール１２を制御する。
これにより、配線形成モジュール１１において印刷ヘッド１２２と第１のカメラ１２３との間隔ｗ０（図８参照）の変動を解消することができるので、ベース部材７０のフレキシブル基板７４上に第１の配線パターン７８を精度良く形成することができる。なお、以上に説明した配線モジュール１２の較正は、例えば、ダイ９０のロット変更時や始業時等の特定のタイミングで実施される。
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
１…ダイ実装装置
１０…ベース供給部
１１…第１の搬送アーム
１２…配線形成モジュール
１２２…印刷ヘッド（配線形成手段）
１２３…第１のカメラ（第１の撮像手段）
２０…ダイ供給部
２１…第２の搬送アーム（実装手段）
２２…第２のカメラ（第２の撮像手段）
３０…アッセンブリ部
３１…組立ステージ
３１４…第３のカメラ（第３の撮像手段）
３２…組立アーム
４０…画像処理装置（第１〜第４の認識手段）
６０…試験用キャリア
７０…ベース部材
７０１…第１の領域
７０２…第２の領域
７１…リジッド基板（第１の基板）
７４…フレキシブル基板（第２の基板）
７５…ベースフィルム
７６…第２の配線パターン
７７…カバーレイ
７８…第１の配線パターン
７８１…パッド
７８２…印刷開始位置
７９…アライメントマーク
８０…カバー部材
９０…ダイ

Claims (22)

  1. 第１の基板と、前記第１の基板の上に積層された第２の基板と、を有する試験用キャリアに、電子部品を試験のために一時的に実装する電子部品実装装置であって、
    前記第２の基板を撮像して第１の画像情報を生成する第１の撮像手段と、
    前記第１の画像情報から前記第２の基板の所定部分の位置を検出し、前記所定部分の位置に基づいて、前記第２の基板における第１の配線パターンの形成開始位置を認識する第１の認識手段と、
    前記第２の基板上に前記形成開始位置から前記第１の配線パターンを形成する配線形成手段と、
    前記第１の配線パターンが形成された前記第２の基板に前記電子部品を実装する実装手段と、を備えたことを特徴とする電子部品実装装置。
  2. 請求項１記載の電子部品実装装置であって、
    前記第２の基板における前記所定部分は、前記第２の基板の表面に形成されたマークであることを特徴とする電子部品実装装置。
  3. 請求項１又は２記載の電子部品実装装置であって、
    前記電子部品を撮像して第２の画像情報を生成する第２の撮像手段と、
    前記第２の画像情報から前記電子部品の入出力端子の位置を検出し、前記入出力端子の位置に基づいて、前記第２の基板におけるパッドの形成位置を認識する第２の認識手段と、を備えており、
    前記配線形成手段は、前記形成開始位置と前記パッド形成位置との間に前記配線パターンを形成することを特徴とする電子部品実装装置。
  4. 請求項１〜３の何れかに記載の電子部品実装装置であって、
    前記第２の基板と、前記第２の基板に実装された前記電子部品とを撮像して第３の画像情報を生成する第３の撮像手段と、
    前記第３の画像情報から、前記電子部品の入出力端子の位置と、前記第２の基板のパッドの位置と、を検出し、前記入出力端子の位置と前記パッドの位置とに基づいて、前記パッドに対する前記入出力端子の第１のオフセット量を認識する第３の認識手段と、を備えていることを特徴とする電子部品実装装置。
  5. 請求項４記載の電子部品実装装置であって、
    前記実装手段は、前記第１のオフセット量を相殺するように、前記電子部品を前記第２の基板に実装することを特徴とする電子部品実装装置。
  6. 請求項４又は５記載の電子部品実装装置であって、
    前記第３の撮像手段が撮像する前記第２の基板は、薄膜で構成される較正用基板であることを特徴とする電子部品実装装置。
  7. 請求項１〜６の何れかに記載の電子部品実装装置であって、
    前記第１の撮像手段が前記第２の基板を撮像して生成した第４の画像情報から、前記第２の基板の前記所定部分の位置を検出すると共に、前記配線形成手段によって較正用パターンが形成された前記第２の基板を前記第１の撮像手段が撮像して生成した第５の画像情報から、前記較正用パターンの位置を検出し、前記所定部分の位置と前記較正用パターンの位置とに基づいて、前記配線形成手段に対する前記第１の撮像手段の第２のオフセット量を認識する第４の認識手段を備えていることを特徴とする電子部品実装装置。
  8. 請求項７記載の電子部品実装装置であって、
    前記配線形成手段は、前記第２のオフセット量を相殺するように、前記第２の基板上に前記配線パターンを形成することを特徴とする電子部品実装装置。
  9. 請求項１〜８の何れかに記載の電子部品実装装置であって、
    前記配線形成手段は、前記第２の基板上に前記第１の配線パターンをインクジェット印刷することを特徴とする電子部品実装装置。
  10. 請求項９記載の電子部品実装装置であって、
    前記試験用キャリアは、
    前記第１の配線パターンが前記配線形成手段によって印刷される第１の領域と、
    第２の配線パターンが予め形成されている第２の領域と、を有することを特徴とする電子部品実装装置。
  11. 請求項１〜１０の何れかに記載の電子部品実装装置であって、
    前記電子部品は、半導体ウェハからダイシングされたダイであることを特徴とする電子部品実装装置。
  12. 第１の基板と、前記第１の基板の上に積層された第２の基板と、を有する試験用キャリアに、電子部品を試験のために一時的に実装する電子部品の実装方法であって、
    前記第２の基板を撮像して第１の画像情報を生成する第１の撮像ステップと、
    前記第１の画像情報から前記第２の基板の所定部分の位置を検出し、前記所定部分の位置に基づいて、前記第２の基板における第１の配線パターンの形成開始位置を認識する第１の認識ステップと、
    前記第２の基板上に前記形成開始位置から前記第１の配線パターンを形成する配線形成ステップと、
    前記第１の配線パターンが形成された前記第２の基板に前記電子部品を実装する実装ステップと、を備えたことを特徴とする電子部品の実装方法。
  13. 請求項１２記載の電子部品の実装方法であって、
    前記第２の基板における前記所定部分は、前記第２の基板の表面に形成されたマークであることを特徴とする電子部品の実装方法。
  14. 請求項１２又は１３記載の電子部品の実装方法であって、
    前記電子部品を撮像して第２の画像情報を生成する第２の撮像ステップと、
    前記第２の画像情報から前記電子部品の入出力端子の位置を検出し、前記入出力端子の位置に基づいて、前記第２の基板におけるパッドの形成位置を認識する第２の認識ステップと、を備えており、
    前記配線形成ステップにおいて、前記形成開始位置と前記パッド形成位置との間に前記配線パターンを形成することを特徴とする電子部品の実装方法。
  15. 請求項１２〜１４の何れかに記載の電子部品の実装方法であって、
    前記第２の基板と、前記第２の基板に実装された前記電子部品とを撮像して第３の画像情報を生成する第３の撮像ステップと、
    前記第３の画像情報から、前記電子部品の入出力端子の位置と、前記第２の基板のパッドの位置と、を検出し、前記入出力端子の位置と前記パッドの位置とに基づいて、前記パッドに対する前記入出力端子の第１のオフセット量を認識する第３の認識ステップと、を備えていることを特徴とする電子部品の実装方法。
  16. 請求項１５記載の電子部品の実装方法であって、
    前記実装ステップにおいて、前記第１のオフセット量を相殺するように、前記電子部品を前記第２の基板に実装することを特徴とする電子部品の実装方法。
  17. 請求項１５又は１６記載の電子部品の実装方法であって、
    前記第３の撮像ステップにおいて撮像する前記第２の基板は、薄膜で構成される較正用基板であることを特徴とする電子部品の実装方法。
  18. 請求項１２〜１７の何れかに記載の電子部品の実装方法であって、
    第１の撮像手段によって、前記第２の基板を撮像して第４の画像情報を生成する第４の撮像ステップと、
    前記第４の画像情報から前記第２の基板の前記所定部分の位置を検出する第１の位置検出ステップと、
    配線形成手段によって前記第２の基板上に較正用パターンを形成する較正用パターン形成ステップと、
    前記第１の撮像手段によって、前記較正用パターンが形成された前記第２の基板を撮像して第５の画像情報を生成する第５の撮像ステップと、
    前記第５の画像情報から前記較正用パターンの位置を検出する第２の位置検出ステップと、
    前記所定部分の位置と前記較正用パターンの位置とに基づいて、前記配線形成手段に対する前記第１の撮像手段の第２のオフセット量を認識する第４の認識ステップと、を備えていることを特徴とする電子部品の実装方法。
  19. 請求項１８記載の電子部品の実装方法であって、
    前記配線形成ステップにおいて、前記第２のオフセット量を相殺するように、前記第２の基板上に前記第１の配線パターンを形成することを特徴とする電子部品の実装方法。
  20. 請求項１２〜１９の何れかに記載の電子部品の実装方法であって、
    前記配線形成ステップにおいて、前記第２の基板上に前記第１の配線パターンをインクジェット印刷することを特徴とする電子部品の実装方法。
  21. 請求項２０記載の電子部品の実装方法であって、
    前記試験用キャリアは、
    前記配線形成ステップにおいて前記第１の配線パターンが印刷される第１の領域と、
    第２の配線パターンが予め形成されている第２の領域と、を有することを特徴とする電子部品の実装方法。
  22. 請求項１２〜２１の何れかに記載の電子部品の実装方法であって、
    前記電子部品は、半導体ウェハからダイシングされたダイであることを特徴とする電子部品の実装方法。
JP2009240654A 2009-10-19 2009-10-19 電子部品実装装置および電子部品の実装方法 Withdrawn JP2011086880A (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2009240654A JP2011086880A (ja) 2009-10-19 2009-10-19 電子部品実装装置および電子部品の実装方法
CN201080042423XA CN102576046A (zh) 2009-10-19 2010-05-10 测试用载体
US13/502,655 US9030223B2 (en) 2009-10-19 2010-05-10 Test carrier
KR1020127009688A KR101364486B1 (ko) 2009-10-19 2010-05-10 시험용 캐리어
JP2011537155A JP5529154B2 (ja) 2009-10-19 2010-05-10 試験用キャリア
PCT/JP2010/057898 WO2011048834A1 (ja) 2009-10-19 2010-05-10 試験用キャリア
TW099130475A TWI476848B (zh) 2009-10-19 2010-09-09 Test vehicle
TW99130473A TW201130067A (en) 2009-10-19 2010-09-09 Electronic component mounting apparatus and method of mounting electronic component
US12/898,010 US8653846B2 (en) 2009-10-19 2010-10-05 Electronic device mounting apparatus and method of mounting electronic device
KR20100096730A KR101186800B1 (ko) 2009-10-19 2010-10-05 전자부품 실장장치 및 전자부품의 실장방법
CN2010105154224A CN102044450B (zh) 2009-10-19 2010-10-09 电子元件封装装置及电子元件封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009240654A JP2011086880A (ja) 2009-10-19 2009-10-19 電子部品実装装置および電子部品の実装方法

Publications (1)

Publication Number Publication Date
JP2011086880A true JP2011086880A (ja) 2011-04-28

Family

ID=43878817

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009240654A Withdrawn JP2011086880A (ja) 2009-10-19 2009-10-19 電子部品実装装置および電子部品の実装方法
JP2011537155A Active JP5529154B2 (ja) 2009-10-19 2010-05-10 試験用キャリア

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011537155A Active JP5529154B2 (ja) 2009-10-19 2010-05-10 試験用キャリア

Country Status (6)

Country Link
US (2) US9030223B2 (ja)
JP (2) JP2011086880A (ja)
KR (2) KR101364486B1 (ja)
CN (2) CN102576046A (ja)
TW (2) TW201130067A (ja)
WO (1) WO2011048834A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482980B (zh) * 2012-06-05 2015-05-01 Advantest Corp Test vehicle
WO2015174649A1 (ko) * 2014-05-12 2015-11-19 동우화인켐 주식회사 인쇄 방법 및 인쇄 장치
WO2023135946A1 (ja) * 2022-01-12 2023-07-20 富士フイルム株式会社 パターンデータ生成装置、パターンデータ生成方法、プログラム、液体吐出装置及び機能性パターン形成基板製造システム

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5616119B2 (ja) 2010-05-10 2014-10-29 株式会社アドバンテスト 試験用キャリア
JP4858657B1 (ja) * 2011-08-11 2012-01-18 富士ゼロックス株式会社 基板検査装置、及び基板検査方法
CN102508495B (zh) * 2011-09-28 2014-09-10 三一重工股份有限公司 一种控制执行臂末端运动的方法及控制系统
JP5752002B2 (ja) * 2011-10-04 2015-07-22 株式会社アドバンテスト 試験用キャリア
JP5824337B2 (ja) * 2011-11-16 2015-11-25 株式会社アドバンテスト 試験用キャリア
JP5702705B2 (ja) * 2011-11-16 2015-04-15 株式会社アドバンテスト 試験用キャリア
JP5684095B2 (ja) * 2011-11-16 2015-03-11 株式会社アドバンテスト 試験用キャリア
JP5832345B2 (ja) * 2012-03-22 2015-12-16 株式会社ニューフレアテクノロジー 検査装置および検査方法
TWI490500B (zh) * 2012-05-23 2015-07-01 Advantest Corp Test vehicle
TWI493203B (zh) * 2012-05-23 2015-07-21 Advantest Corp A test vehicle, a good judgment device, and a good judgment method
JP6159124B2 (ja) * 2013-04-04 2017-07-05 ヤマハ発動機株式会社 部品実装装置
DE102014101901B4 (de) * 2014-02-14 2015-10-15 Asm Assembly Systems Gmbh & Co. Kg Optisches Vermessen eines Bauelementes mit an gegenüberliegenden Seiten vorhandenen strukturellen Merkmalen
JP6392010B2 (ja) * 2014-07-03 2018-09-19 株式会社アドバンテスト 試験用キャリア
KR101857414B1 (ko) * 2016-02-25 2018-05-15 주식회사 이오테크닉스 마킹 위치 보정장치 및 방법
JP7281250B2 (ja) * 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア
TWI718938B (zh) * 2020-04-20 2021-02-11 中華精測科技股份有限公司 分隔式薄膜探針卡及其彈性模組

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4411719A (en) * 1980-02-07 1983-10-25 Westinghouse Electric Corp. Apparatus and method for tape bonding and testing of integrated circuit chips
US5138368A (en) * 1988-10-25 1992-08-11 Greyhawk Systems, Inc. Fabrication of printed wiring boards by projection imaging
JP2923096B2 (ja) * 1991-09-10 1999-07-26 株式会社日立製作所 テープキャリアパッケージおよび高周波加熱はんだ接合装置
JP2541489B2 (ja) * 1993-12-06 1996-10-09 日本電気株式会社 ワイヤボンディング装置
US6064217A (en) * 1993-12-23 2000-05-16 Epi Technologies, Inc. Fine pitch contact device employing a compliant conductive polymer bump
JP2544084B2 (ja) * 1993-12-28 1996-10-16 山一電機株式会社 電気部品の接続器
JP3491700B2 (ja) 1994-03-18 2004-01-26 富士通株式会社 半導体集積回路装置の試験用キャリア
JP4162058B2 (ja) 1996-06-21 2008-10-08 富士通株式会社 半導体装置の支持装置、半導体装置の固定方法及び半導体装置の支持装置からの離脱方法
US5828224A (en) 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
US5986459A (en) 1994-03-18 1999-11-16 Fujitsu Limited Semiconductor device testing carrier and method of fixing semiconductor device to testing carrier
WO1995028737A1 (en) * 1994-04-18 1995-10-26 Micron Technology, Inc. Method and apparatus for automatically positioning electronic die within component packages
US5702049A (en) * 1995-06-07 1997-12-30 West Bond Inc. Angled wire bonding tool and alignment method
KR100275829B1 (ko) * 1995-11-11 2000-12-15 고구치 유죠 부품장착장치
JPH10213626A (ja) 1997-01-29 1998-08-11 Hitachi Ltd ベアチップ用キャリア治具
JPH10213627A (ja) 1997-01-31 1998-08-11 Hitachi Ltd チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法
KR100270888B1 (ko) * 1998-04-08 2000-12-01 윤종용 노운 굿 다이 제조장치
JP3744251B2 (ja) 1999-04-02 2006-02-08 松下電器産業株式会社 電子部品実装方法
JP2001056346A (ja) 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP2001060795A (ja) 1999-08-20 2001-03-06 Matsushita Electric Ind Co Ltd 電子部品実装装置
AU2003211368A1 (en) * 2002-03-07 2003-09-16 Jsr Corporation Anisotropic conductive connector and its production method, and circuit device test instrument
JP4190269B2 (ja) * 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
EP1585197B1 (en) * 2003-01-17 2011-06-29 JSR Corporation Anisotropic conductive connector and production method therefor and inspection unit for circuit device
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
AU2003241973A1 (en) * 2003-05-30 2005-01-21 Advantest Corporation Electronic component test instrument
JP3958252B2 (ja) * 2003-05-30 2007-08-15 富士通株式会社 半導体集積回路装置の試験用キャリア
WO2004106954A1 (ja) * 2003-05-30 2004-12-09 Advantest Corporation 電子部品試験装置
JP3943096B2 (ja) * 2004-03-31 2007-07-11 シャープ株式会社 半導体装置、及びその電気的検査方法、並びにそれを備えた電子機器
WO2006076606A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
JP4646661B2 (ja) * 2005-03-18 2011-03-09 株式会社リコー プリント配線基板印刷方法と実装方法ならびにプログラム
WO2007057944A1 (ja) * 2005-11-15 2007-05-24 Advantest Corporation 電子部品試験装置及び電子部品試験装置へのパフォーマンスボードの装着方法
KR100948367B1 (ko) * 2005-11-17 2010-03-17 가부시키가이샤 아드반테스트 디바이스 실장장치, 테스트 헤드 및 전자부품 시험장치
JPWO2008120575A1 (ja) * 2007-04-03 2010-07-15 株式会社アドバンテスト コンタクタの実装方法
JP5011388B2 (ja) * 2007-07-24 2012-08-29 株式会社アドバンテスト コンタクタ、プローブカード及びコンタクタの実装方法。
JP5616047B2 (ja) * 2009-10-19 2014-10-29 株式会社アドバンテスト 製造装置、試験装置、製造方法および集積回路パッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482980B (zh) * 2012-06-05 2015-05-01 Advantest Corp Test vehicle
US9645173B2 (en) 2012-06-05 2017-05-09 Advantest Corporation Test carrier
WO2015174649A1 (ko) * 2014-05-12 2015-11-19 동우화인켐 주식회사 인쇄 방법 및 인쇄 장치
KR20150129405A (ko) * 2014-05-12 2015-11-20 동우 화인켐 주식회사 인쇄 방법 및 인쇄 장치
KR102233702B1 (ko) 2014-05-12 2021-03-29 동우 화인켐 주식회사 인쇄 방법 및 인쇄 장치
WO2023135946A1 (ja) * 2022-01-12 2023-07-20 富士フイルム株式会社 パターンデータ生成装置、パターンデータ生成方法、プログラム、液体吐出装置及び機能性パターン形成基板製造システム

Also Published As

Publication number Publication date
TW201126626A (en) 2011-08-01
WO2011048834A1 (ja) 2011-04-28
TW201130067A (en) 2011-09-01
US20120235699A1 (en) 2012-09-20
JPWO2011048834A1 (ja) 2013-03-07
CN102044450B (zh) 2012-12-05
KR20110043441A (ko) 2011-04-27
CN102576046A (zh) 2012-07-11
KR101186800B1 (ko) 2012-09-28
CN102044450A (zh) 2011-05-04
TWI476848B (zh) 2015-03-11
KR20120061979A (ko) 2012-06-13
US9030223B2 (en) 2015-05-12
JP5529154B2 (ja) 2014-06-25
US20110089968A1 (en) 2011-04-21
US8653846B2 (en) 2014-02-18
KR101364486B1 (ko) 2014-02-20

Similar Documents

Publication Publication Date Title
JP2011086880A (ja) 電子部品実装装置および電子部品の実装方法
JP5368290B2 (ja) キャリア組立装置
EP2617053B1 (en) Apparatus and method for generating patterns on workpieces
US8609539B2 (en) Embedded semiconductor device substrate and production method thereof
JP4816194B2 (ja) 電子部品実装システムおよび電子部品搭載装置ならびに電子部品実装方法
JP4840862B2 (ja) 実装装置のチップ供給方法、及びその実装装置
US20060226566A1 (en) Imprinting apparatus, system and method
KR101354066B1 (ko) 커버레이 가접방법 및 이를 이용한 커버레이 가접장치
JP2007276065A (ja) 基板吸着保持装置及び配線基板ユニットの製造装置
JP5273428B2 (ja) 導電性ボール搭載装置
JP2008251588A (ja) 部品搭載装置および部品搭載装置における搭載位置精度測定方法
JP2005026346A (ja) 半導体チップの積層方法
JP4821707B2 (ja) シート材貼り合わせ装置
JP3939617B2 (ja) 位置合わせ装置および撮像手段の位置合わせ方法
JP2000164655A (ja) アライメント装置及びアライメント方法
JP4925347B2 (ja) スクリーン印刷方法及びスクリーン印刷システム
JP2013007913A (ja) Ｆｐｄモジュール組立装置及び表示基板の搬送方法
JP2013197278A (ja) 半導体製造装置
JP2008218697A (ja) 部品実装装置
JP5702705B2 (ja) 試験用キャリア
JP2006253249A (ja) 基板マーク認識装置
JP2007111825A (ja) 貼り合わせ装置及びその装置を用いたインクジェットヘッドの製造方法
CN118248675A (zh) 具有双面对位图案的基材及其形成方法、图案制作系统
CN113630954A (zh) 线路板
JP3441939B2 (ja) アライメント方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120705

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20131121