JP4840862B2 - 実装装置のチップ供給方法、及びその実装装置 - Google Patents

実装装置のチップ供給方法、及びその実装装置 Download PDF

Info

Publication number
JP4840862B2
JP4840862B2 JP2006232109A JP2006232109A JP4840862B2 JP 4840862 B2 JP4840862 B2 JP 4840862B2 JP 2006232109 A JP2006232109 A JP 2006232109A JP 2006232109 A JP2006232109 A JP 2006232109A JP 4840862 B2 JP4840862 B2 JP 4840862B2
Authority
JP
Japan
Prior art keywords
chip
tool
mounting apparatus
mounting
recognition mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006232109A
Other languages
English (en)
Other versions
JP2008060137A (ja
Inventor
勝美 寺田
幸治 西村
健史 ▲濱▼川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2006232109A priority Critical patent/JP4840862B2/ja
Publication of JP2008060137A publication Critical patent/JP2008060137A/ja
Application granted granted Critical
Publication of JP4840862B2 publication Critical patent/JP4840862B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75733—Magnetic holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Description

本発明は、部品を回路基板に実装する実装装置のチップ供給方法及び、実装装置に関する。
チップに半田等によりバンプを形成し、チップをフェイスダウンの形で基板に近づけ、チップを基板の電極に当接させた後、チップのバンプを加熱溶融させて基板の電極と接合するようにしたチップの実装方法は知られている。このチップと基板との間には、チップと基板との間の接合強度を向上するために、非導電性接着剤が注入される。また、この接着剤がお互いに接合されたチップのバンプと基板の電極の周囲に充填されることにより、接合部間の電気的絶縁の信頼性が高められる。
この際、接着剤はチップと基板との間に広がり、さらにはチップの側面へとはみ出すことがある。はみ出した接着剤は、チップのボンディングツール（以下、ツールという。）のチップ吸着面に達し、ついにはツールのチップ吸着孔に吸い込まれる。吸い込まれた接着剤は、チップ吸着孔内において硬化してチップ吸着孔を塞ぐことになり、チップの吸着不良の原因となる。
例えば、図２６では、ツール４の中心に対して、チップ１０の中心の位置がずれた状態でチップの実装を行い、ツール４に接着剤１７が付着している状態を示している。
また、チップ吸着面への接着剤の付着により、製品となるチップ表面に汚れが発生したり、固化した接着剤がチップ押圧時にチップを破壊するなどの問題も発生していた。
このような接着剤の吸着孔への吸い込みを防止する方法として、特許文献１に示すような、チップを吸着するチップ吸着面に吸着孔を囲む溝を備え、溝に外部と繋がる通気孔を備え、通気孔を通じて溝内の空気圧を可変させ、接着剤がチップ吸着孔に流動するのを阻止する方法が開示されている。
また、特許文献２では、チップの一面側に接着剤からなる所定圧の接着層を形成して、基板上の所定位置にチップを接着層を介して熱圧着する際に、接着剤がチップ吸着面に付着することを防止する実装装置が開示されている。この実装装置では、チップを吸着保持する吸着面が、チップの吸着保持面よりも小さく形成し接着剤がチップ吸着面に付着することを防止している。
また、定期的にチップを吸着保持しているツールを取り外し、チップ吸着面への接着剤の付着を人手で確認する方法も行われている。
特開平１０−２２３６９２号公報 特開平９−２１３７４６号公報
しかしながら、従来の方法では、次のような問題がある。
特許文献１に示すような接着剤がチップ吸着孔に流動するのを阻止する方法は、チップ吸着面に溝を形成させる必要があり、装置の大幅改造となる。
また、特許文献２に示すように、チップ吸着面の外形サイズをチップの外形サイズより小さくする場合、チップ吸着面の中心に対してチップの中心が合う様に精度良くチップを供給する必要がある。しかし、チップの供給精度のばらつきにより、チップ吸着面のサイズに限界があった。
例えば、チップサイズが１０ｍｍ×１０ｍｍの場合、チップ吸着面のサイズはチップサイズよりも小さくないと接着剤が回り込んでしまう。そのため、回り込みを防止するためチップ外周よりも５００μｍずつ内側に入り込んだチップ吸着面のサイズ（９．５ｍｍ×９．５ｍｍ）となる。チップ供給精度が±７０μｍの場合は、チップ吸着面はチップ外周から４７０μｍから５７０μｍの範囲に位置決めされるが、チップ供給精度が１００μｍの場合は、チップ吸着面はチップ外周から４００μｍから６００μｍの範囲に位置決めされ接着剤の回り込みを防止する十分なスペースを確保できなくなる。このような場合、チップ吸着面のサイズをさらに小さくする必要がある。従って、チップ吸着面のサイズがチップの供給精度に依存することになっている。しかし、チップのサイズに対してチップ吸着面が小さくなりすぎると、チップ吸着面に内蔵しているヒータからの充分な熱伝導が得られず、実装不良を起こしやすい問題が発生する。さらに、チップの外周に位置するバンプに対してチップ吸着面がずれるため、所定の加圧力がバンプに与えることができず製品の歩留まりが低下していた。
また、ツールを一定の期間毎に取り外し、チップ吸着面に接着剤が付着していないか人手で確認する方法では、人手での確認の前後でボンディングヘッドに装着するツールの位置が毎回微妙に異なる。これらも、ツールに接着剤が付着する原因となっていた。
さらに、チップの基板への実装毎にツールの位置が加圧動作により変動する事も、同様にツールに接着剤が付着する原因となっていた。
この発明は、このような事情に鑑みてなされたものであって、接着剤のチップ吸着面への付着を防止できる実装装置のチップの供給方法および実装装置を提供しようとするものである。
請求項１に記載の発明は、
チップをボンディングヘッドに吸着保持されたツールに供給し、前記チップを基板に実装する実装装置において、
前記チップの認識マークと、前記ツールの認識マークを撮像する認識手段とを備え、
前記チップのツールへの供給前に、前記ツールの認識マークを撮像するステップと、
前記ツールに吸着保持された前記チップの認識マークを撮像するステップと、
前記認識手段により撮像された前記チップの認識マークと、前記ツールの認識マークの位置を演算処理するステップと、
前記ツールの中心と、前記チップの中心のズレ量を計測するステップと、
前記ツールに対する前記チップの供給位置が、所定の許容値を外れた場合、チップの実装を行わない様、エラー警報を発信するステップと、
チップの実装前後で前記ツールの位置が変動したかを確認するステップと、
からなる実装装置のチップ供給方法である。
請求項２に記載の発明は、請求項１に記載の実装装置のチップ供給方法において、
前記ツールの認識マークの撮像するステップを前記チップの実装毎に行うステップと、
前記ツールのボンディングヘッドからの位置ズレ量を計測するステップと、
前記ツールの前記位置ズレ量が、所定の許容値を超えた場合、チップの実装を行わない様、エラー警報を発信するステップとを備えるとを特徴とした実装装置のチップ供給方法である。
請求項３に記載の発明は、請求項１または請求項２に記載した実装装置のチップ供給方法において、チップを基板に実装する実装装置が、前記チップをチップトレイからチップ認識マークを認識してチップ供給ユニットにピックアップするピックアップ手段と、前記ピックアップされたチップを前記ツールに搬送するチップ搬送手段とを備え、
前記ピックアップ手段が、前記ツールの中心と前記チップの中心のズレ量に応じてピックアップするチップの位置を補正することを特徴とした実装装置のチップ供給方法である。
請求項４に記載の発明は、請求項１または請求項２に記載した実装装置のチップ供給方法において、チップを基板に実装する部品実装装置が、基板吸着ステージと基板ステージに連動するチップ供給機構を備え、
前記チップ供給機構が、前記ツールの中心と前記チップの中心のズレ量に応じてチップ供給位置を補正することを特徴とした実装装置のチップ供給方法である。
請求項５に記載の発明は、
チップをボンディングヘッドに吸着保持されたツールに供給し、前記チップを基板に実装する実装装置において、
前記チップの認識マークと、前記ツールの認識マークを撮像する認識手段と、
前記チップの供給前に前記ツールの認識マークを撮像し、前記ツールに吸着保持された前記チップの認識マークを撮像し、前記認識手段により撮像された前記チップの認識マークと前記ツールの認識マークとの位置を演算処理し、前記ツールの中心と前記チップの中心のズレ量を計測し、所定の許容値との比較を行う制御手段と、
前記ツールに対する前記チップの供給位置が、前記一定の許容値を外れた場合、チップ実装を行わない様、エラー警報を発信する警報手段と、
チップの実装前後で前記ツールの位置が変動したかを確認する手段と、
を備えたことを特徴とする実装装置である。
請求項６に記載の発明は、請求項５に記載の実装装置において、
前記チップをチップトレイからチップ認識マークを認識してチップ供給ユニットにピックアップするピックアップ手段と、
前記ピックアップされたチップを前記ツールに搬送するチップ搬送手段と、
を備えたことを特徴とする実装装置である。
請求項７に記載の発明は、請求項５に記載の実装装置において、
基板吸着ステージと基板ステージに連動するチップ供給機構と、
を備えたことを特徴とする実装装置である。
請求項１に記載の発明によれば、認識手段を用いてチップの認識マークの位置と、ツールの認識マークの位置を画像認識し演算処理することによりツールの中心と、チップの中心のズレ量を計測することができる。ツールに対するチップの供給位置が、所定の許容値を外れた場合、チップの実装を行わない様、エラー警報を発信することで、ツール中心に対して一定の許容範囲内の精度で供給されたチップのみを基板に実装することができる。これにより、常にツールの中心に対してチップの中心が一定の許容値の精度で供給するため、ツールへの接着剤の付着を防止することができる。
請求項２に記載の発明によれば、実装毎にツールの位置を計測するので、実装毎に発生するツールの位置ズレを検出することができる。そして、ツールの位置ズレによるチップの加熱の不均一の発生や、チップの加圧の平坦度の悪化を防止することができる。
請求項３に記載の発明によれば、チップトレイからチップをピックアップする際、チップ認識マークを認識してピックアップし搬送手段でツールの下部まで搬送することができる。ツールへのチップの供給位置をツールの中心に対して一定の許容範囲になるようにピックアップ手段が補正するので、ツールの中心に対してチップの中心が一定の許容値の精度で供給される。
請求項４に記載の発明によれば、基板吸着ステージと基板ステージに連動するチップ供給機構を備えているので、ツールがチップをピックアップする際、基板認識手段でチップ裏面の角部を認識してピックアップするので、基板吸着ステージのアライメント機能を用いてチップ供給機構を位置決めできる。チップ供給機構が精度良くチップをツールに供給できるので、ツールの中心に対してチップの中心が一定の許容値の範囲で供給される。
請求項５に記載の発明によれば、装置の大幅改造を行うことなく従来の認識手段と制御手段と警報手段を用いることで接着剤の付着を防止することができる。
したがって、ツールの位置とチップの位置を計測しない場合、チップの実装時に基板に塗布した接着剤がチップ側面から這い上がり、ツールに付着する問題が生じていたが、常にツールの中心に対してチップの中心が一定の許容値の精度で供給されたチップのみを実装することができるために、接着剤の付着を確認する必要がない。
また、接着剤がツールに付着することがなくなる為、予備のツールやヒータの交換がなくなるとともに、一定の期間毎に人手で接着剤が付着していないか確認する手間や時間がなくなり、保守作業を削減し生産性の向上を実現することができる。
また、接着剤を使用しないで複数のチップを実装する工法に本発明を適用すれば、チップのバンプに所定の荷重を印可することが出来、隣接したチップとの干渉防止を行うこともできる。
＜実施の形態１＞
以下に、本発明の望ましい実施の形態１を、図面を参照して説明する。
図１は、本発明の実施の形態１に係る実装装置１の概略構成図である。図２は、チップ１０をバンプ１２面から見た概略斜視図、図３の（ａ）は、ボンディングヘッド２にヒータ３を介して吸着保持されているツール４を下面側から見た概略斜視図、図３の（ｂ）は、（ａ）を矢印Ａ方向から見た平面図、図４は基板１４の概略斜視図である。図５はチットレイ２０とピックアップ手段２１を含めた実装装置１の概略正面図である。
実装装置１は、チップ１０を吸着保持するボンディングヘッド２と、基板１４を吸着保持する基板保持ステージ６と、認識手段である２視野の認識手段７と、チップ１０をボンディングヘッド２に搬送するチップ搬送手段９と、チップトレイ２０からチップ１０をピックアップするピックアップ手段２１と、制御手段１８から構成されている。実装装置１は、チップ認識マーク１３を有したチップ１０を、その下方に配され、基板認識マーク１６を有した基板１４に実装する装置に構成されている。
チップ１０は、図２に示すようにチップ実装面１０ａにバンプ１２と、チップ認識マーク１３を有し、基板１４は、図４に示すように基板実装面１４ａにパッド１５と、基板認識マーク１６を有している。
なお、本発明におけるチップ１０とは、たとえばＩＣチップ、半導体チップ、光素子、表面実装部品、ウエハなど種類や大きさに関係なく基板と接合する側全ての形態を示し、チップ１０に設けられたバンプ１２とは、たとえばハンダバンプ、スタッドバンプなど基板のパッドと接合する側全ての電極を示す。
また、基板１４とは、たとえば樹脂基板、ガラス基板、フレキシブルプリント基板（ＦＰＣ）、セラミック基板、チップ、ウエハなどチップと接合する側全ての形態を示し、基板１４に設けられたパッド１５とは、チップ１０のバンプ１２と接合する側全ての電極を示す。
ボンディングヘッド２は、加熱手段３の下部にツール４を備え、ツール４の加圧面４ａにチップ１０を空気吸着保持するための吸気孔５を備えている。なお、空気吸着による吸着手段以外に、静電気による静電保持手段、磁石や磁気などによる磁気保持手段、単数または複数のツメなどによってチップ１０を挟むまたは押さえる機械的手段など、どのような保持手段であっても良い。
そして、ツール４は、加熱手段３に空気吸着による吸着手段により保持されている。
また、ツール４は、チップ１０のサイズ変更等により交換可能となっている。交換する必要がない場合はツール４は加熱手段と一体化した構造であってもよい。ヘッド２は、昇降制御可能な形態に設けられているが、昇降制御だけでなく平行移動制御、回転制御、昇降制御および平行移動制御、昇降制御および回転制御、平行移動制御および回転制御、昇降制御および平行移動制御および回転制御などの組み合わせ態様に設けても良い。
ツール４は、図３の（ａ）に示すようにツール加圧面４ａ側（下面側）にツール認識マーク１１を備えている。ツール４の外形寸法は、接着剤１７の付着を防止するため、チップ１０の外形サイズに比べて、ツール加圧面（チップ吸着面）４ａのサイズが３０μｍ以上、小さいサイズであることが望ましい。
ツール認識マーク１１の形成が困難な場合は、ツール加圧面のツール角部２６や吸着溝２５の形状の一部を認識マークとしてもよい。また、吸着孔５に設けられた吸着溝２５（図３の（ｂ）では十字に形成されている）などを認識マークとしてもよい（図３の（ｂ）の一点鎖線の領域を画像認識してもよい）。
基板保持ステージ６は、基板搬送手段（図示略）によって搬送された基板１４を吸着保持する。さらに、基板保持ステージ６には、たとえばヒータなどの加熱手段（図示略）を備えているが、場合によっては備えていない形態であっても良い。基板保持ステージ６は、水平２軸（Ｘ，Ｙ）方向および回転軸（θ）方向に移動自在に構成されている。
２視野の認識手段７は、上下方向に２つの視野を有する手段であり、実施の形態１では、上光軸７ａでチップ１０のチップ認識マーク１３を、下光軸７ｂで基板１４の基板認識マーク１６を読み取る。なお、２視野の認識手段７は、内部にＣＣＤカメラ８を内蔵しているが、ＣＣＤカメラ８以外に、たとえば、赤外線カメラ、Ｘ線カメラ、センサーなど種類に関係なく認識マークを認識できれば、どのような認識手段であっても良い。
また、２視野の認識手段７は、平行移動制御可能な態様に設けられているが、昇降制御、回転制御、平行移動制御および昇降制御、平行移動制御および回転制御、昇降制御および回転制御、平行移動制御および昇降制御および回転制御などの組み合わせる態様に設けても良い。
図５に示すように、ピックアップ手段２１は、反転手段２２でピックアップされたチップ１０を実装面１０ａが下向きの状態で受け取り、チップ搬送手段９の受け渡し位置Ａまで搬送する。受け渡し位置Ａに移動する途中、認識手段２３上を通過しチップ１０のチップ認識マーク１３が認識される。この認識データに基づき、チップ搬送手段９に受け渡す際、チップ１０の位置決めが行われる。
チップ搬送手段９は、ピックアップ手段２１から位置決めされたチップ１０を受け取り、ツール４のツール加圧面４ａ下方に平行移動制御する態様に設けられている。
制御手段１８は、２視野の認識手段７と、ボンディングヘッド２と、基板保持ステージ６と、チップ搬送手段９とに接続されている。制御手段１８は、２視野の認識手段７で画像認識された、チップ１０の供給前のツール認識マーク１１の画像と、ツールに吸着保持されたチップ認識マーク１３の画像から、ツール認識マーク１１の中心位置とチップ認識マーク１３の中心位置を演算処理し、中心位置のズレ量を計測し、所定の許容値との比較を行う。
警報手段１９は、制御手段１８に接続されている。警報手段１９は、ツールに対するチップの供給位置が、一定の許容値を外れた場合、チップ実装を行わない様、エラー警報を発信する。
図６〜１３は、実施の形態１に係る実装装置１の動作形態を示しており、順に説明する。
図６は、待避位置から２視野の認識手段７が挿入された状態を示す。上光軸７ａでツール４のツール認識マーク１１を読み取る。ツール認識マーク１１は、少なくとも２個以上設けられた態様であることが好ましい。読み取ったマークの画像は制御手段１８に入力され、ツール４の位置や向き（角度）が演算処理される。
なお、ツール認識マーク１１はツール４の外形輪郭や吸着孔５でも良い。
また、ツール４はチップ１０を毎回実装するたびに０．１〜５μｍのずれが生じるため、実装毎にツール４の位置を確認することが望ましい。
さらに、ツール４に接着剤１７が付着していないか人手で確認をする場合、ツール４をヘッド３に再装着を行う。ツール４の装着精度は０．５〜１０μｍのばらつきがある為、再装着毎にもツール４の位置を確認することが望ましい。
図７は、チップ１０がチップトレイやウエハー（いずれも図示略）などからチップ裏面１０ｂを上面にした後、チップ搬送手段９に移載された状態を示している。チップ１０がチップ搬送手段９に移載されると、チップ搬送手段９は、待避位置からツール４の加圧面直下付近へ平行移動する。
図８は、チップ１０がツール４の加圧面直下に到達した状態を示している。チップ１０がツール４の加圧面直下に到達するとチップ搬送手段９は停止し、図９に示すように、ツール４の加圧面に開口した吸気孔５を通して空気吸引によってチップ１０を吸着保持する。その後、ヘッド２はチップ１０とチップ搬送手段９が接触しない高さ位置まで上昇した後、チップ搬送手段９は元の待避位置へ戻る。
図１０は、ツール４にチップ１０が吸着保持された状態において、待避位置から２視野の認識手段７が挿入された状態を示す。上光軸７ａでチップ１０のチップ認識マーク１３を読み取る。チップ認識マーク１３は、少なくとも２個以上設けられた態様であることが好ましい。読み取ったマークの画像は、制御手段１８に入力され、チップ１０の位置や向き（角度）が演算処理される。
図１０で演算したチップ１０の位置と、図６で演算したツール４の位置から、ツール４の中心に対してチップ１０が中心に吸着保持されているか判別する。ツール４の中心に対してチップ１０が許容範囲の精度内に吸着されていない場合は、警報手段１９よりエラー警報を発信しチップ１０を基板１４に実装しない処理を行う。
このように、２視野の認識手段７を用いてチップ１０のチップ認識マーク１３の位置と、ツール４のツール認識マーク１１の位置を画像認識し演算処理することによりツール４の中心と、チップ１０の中心のズレ量を計測することができる。ツール４に対するチップ１０の供給位置が、所定の許容値を外れた場合、チップの実装を行わない様、エラー警報を発信することで、ツール４中心に対して一定の許容範囲内の精度で供給されたチップ１０のみを基板に実装することができる。ツール４の中心に対してチップ１０の中心が一定の許容値の精度で供給するため、ツール４のチップ吸着面の端面とチップ外形端面との距離が一定値以上離れているので、ツール４への接着剤の付着を防止することができる。
さらに、ツール４の中心に対してチップ１０の中心の位置偏差を記憶し、次のチップがツール４の中心に対して中心に吸着保持される様に、ピックアップ手段２１がチップ１０をチップ搬送手段９に移載する際にチップ１０の位置決め補正を行う。
チップ１０の供給位置をツール４の中心に対して一定の許容範囲になるようにチップ搬送手段９の補正をするので、ツール４の中心に対してチップ１０の中心が一定の許容値の精度で供給される。
なお、チップ１０を供給する許容精度はツール４とチップ１０の外形サイズによるが、±４０μｍ〜１００μｍ以下で設定している。
図１１は、ツール４に保持されたチップ１０と、その下方に基板保持ステージ６に保持された基板１４が配せられた状態において、両者間に、待避位置から２視野の認識手段７が挿入された状態を示す。上光軸７ａでチップ１０の第１認識マーク１３を、下光軸７ｂで基板１４の第２認識１６を読み取る。第１認識マーク１３および第２認識マーク１６は、少なくとも２個以上設けられた態様であることが好ましい。読み取ったマークを、制御手段１８に入力し、基板１４の位置や向き（角度）が演算される。
なお、基板実装面１４ａ側を上面にし、その下面１４ｂ側から基板保持ステージ６上面に開口した吸引孔（図示略）を通して空気吸引によって吸着保持された基板１４は、予め実装箇所に、たとえばＡＣＦ、ＮＣＦ、ＡＣＰ、ＮＣＰなどの接着材１７が貼り付けまたは塗布されているが、塗布されていない場合であっても良い。また、チップ１０の実装面１０ａに前記接着剤１７が貼付または塗布されていても良い。
その後、図１２に示すように、認識されたチップ１０と基板１４の相対位置および向き（相対角度）に基づいて、チップ１０が、基板１４の所定実装位置に位置するように、基板保持ステージ６が平行移動制御および回転制御することにより、アライメント（位置調整）され、２視野の認識手段７が退避位置へ退いた後、ヘッド２が降下して、加圧、加熱、たとえば超音波などによる微振動によって実装される。なお、実装手段としては、微振動、微振動および加圧、微振動および加熱など、どのような組み合わせの実装様態であっても良い。
なお、アライメント（位置調整）態様においても、ヘッド２側にて回転制御や平行移動制御するなど、チップ１０と基板１４がアライメント（位置調整）できれば、ヘッド２と基板保持ステージ６は、どのような動作様態あっても良く、どのような動作の組み合わせであっても良い。
いずれのアライメント（位置調整）態様であっても、２視野の認識手段７、制御手段１８によって、チップ１０と基板１４の位置と向き（角度）は、各々、認識されているので、これらの位置と向き(角度)を基準に、ヘッド２および／または基板保持ステージ６を制御することによって、基板１４の任意な所定位置にチップ１０を位置合わせすることができ、チップ１０を基板１４の所定実装位置に、位置ズレのない高精度な実装を行うことができる。
図１３は、チップ１０を実装した後に、待避位置から２視野の認識手段７が挿入された状態を示す。図６同様の処理を行い、チップ１０の実装前後でのツール４の位置が変動しているかを確認する。
＜実施の形態２＞
次に、実施の形態２について説明する。実施の形態２は、基板保持ステージ６の形態が上記実施の形態１と異なるので、同じ構成部分は同一の符号を付すに留め異なる部分について具体的に説明する。
図１４は、実施の形態２に係る実装装置１の概略斜視図である。この実装装置１においては、基板保持ステージ６とチップ供給機構２４が一体に構成されている。チップ供給機構２４上にはチップトレイ２０が置かれ、チップトレイ２０にチップ１０が実装面１０ａを下向きにした状態で収納されている。チップ供給機構２４と、基板保持ステージ６は同時に水平２軸（Ｘ，Ｙ）方向および回転軸（θ）方向へ移動自在に構成されている。
チップトレイ２０は、チップ１０を一つづつ収納するための凹部２７が設けられており、チップ１０は凹部２７内で、側壁２８に囲まれた状態で収納されている。
図１５〜図２２は実施の形態２に係る実装装置１の動作形態を示しており、順に説明する。
図１５は、２視野の認識手段７の待機位置からツール４の下側に２視野の認識手段７が挿入された状態を示す。基板保持ステージ６とチップ供給機構２４は、チップ１０をツール４の下側に配置するために水平方向（Ｘ，Ｙ）に移動する。上光軸７ａでツール４のツール認識マーク１１を読み取る。読み取ったマークの画像は制御手段１８に入力され、ツール４の位置や向き（角度）が演算処理される。
次に、図１６に示すように、ツール４の下側にチップ１０を位置決し、２視野の認識手段７が待機位置に退避し、ツール４の下降が開始する。
次に、図１７に示すように、ツール４がチップ１０の直近に接近しする。そして、図１８に示すように、ツール４の加圧面の吸気孔５を通して空気吸引によってチップ１０を吸着保持する。
次に、図１９に示すように、ツール４にチップ１０が吸着保持されツール４が上昇し、チップトレイの側壁２８にチップ端面をＸＹ方向に押し当ててチップ１０の吸着保持位置の修正を行う。
次に、図２０に示すように、ツール４にチップ１０が吸着保持されツール４が上昇する。同時に、基板保持ステージ６がツール４の下側に位置決めされ、２視野の認識手段７が待機位置からチップ１０と基板１４の間に挿入される。
次に、図２１に示すように、ツール４に保持されたチップ１０のチップ認識マーク１３を上光軸７ａで読み取る。読み取ったマークの画像は制御手段１８に入力され、チップ１０の位置や向き（角度）が演算処理される。
そして、図１５で演算したツール４の位置と図２１で演算したチップ１０の位置から、ツール４の中心に対してチップ１０が中心に吸着保持されているかを判断する。ツール４の中心に対してチップ１０が許容範囲の精度内に吸着されていない場合は、警報手段１９より警報を発信しチップ１０を基板１０に実装しない処理を行う。
さらに、ツール４の中心に対してチップ１０の中心の位置偏差を記憶し、次のチップ１０がツール４の中心に対して中心に吸着保持されるようにチップ供給機構２４の補正（チップトレイでの外形位置決め時の補正）を行う。
次に、図２２に示すように、２視野の認識手段７の上光軸７ａがチップ１０のチップ認識マーク１３を認識し、下光軸７ｂが基板１４の基板認識マーク１６を認識する。読み取ったマークを制御手段１８に入力し、チップ１０と基板１４のアライメントが行われ、２視野の認識手段７が退避位置に退いた後、ヘッド２が下降して加圧、加熱たとえば超音波などのよる微振動によってチップ１０と基板１４の実装が行われる。
このように、ツール４の中心に対してチップ１０の供給位置が一定の許容値の精度で供給されるので、ツールへの接着剤の付着を防止することができる。
＜実施の形態３＞
次に、実施の形態３について説明する。実施の形態３は、チップ１０の厚みが実施の形態２に比べて薄く、チップトレイ２０の側壁に押し当てることができないチップ１０を用いた場合を説明する。実施の形態２と、同じ構成部分は同一の符号を付すに留め異なる部分について具体的に説明する。
図２３は、２視野の認識手段７がツール４の下側に待機基地から移動し挿入された状態を示している。基板保持ステージ６とチップ供給機構２４は、チップ１０をツール４の下側に配するために水平方向（Ｘ，Ｙ）に移動する。上光軸７ａでツール４のツール認識マーク１１を読み取り、続いて、下光軸７ｂでチップ１０の裏面１０ｂを読み取る。図２５は、チップトレイ２０に収納されたチップ１０を上部から見た状態を示している。このように、チップ１０の裏面１０ｂには認識マークが形成されていないため、図２５に示すように、チップ角部２９を認識マークとして読み取る（図２５の一点鎖線で囲まれた領域を画像認識する）。
上光軸７ａ、下光軸７ｂで読み取ったマーク画像は、制御手段１８に入力され、ツール４とチップ１０の位置や向き（角度）が演算処理される。
次に、基板保持ステージ６とチップ供給機構２４が水平方向（Ｘ，Ｙ）に移動し、チップ１０の位置をツール４が下降した際、ツール４の中心になるように位置合わせがおこなわれる。位置合わせが完了すると、図２４に示すように、ツール４が下降する。そして、ツール４の加圧面の吸着孔５を通して空気吸引によってチップ１０を吸着保持する。
次に、実施の形態２の図２０以降の動作を行う。
＜実施の形態４＞
次に実施の形態４について説明する。実施の形態４は、ツール４の位置ズレを検出して警報手段１９により警報を発信する実装方法である。
ツール４は、加熱手段３に吸着保持されている。チップ１０の基板１４への実装作業を繰り返すごとに、図２８に示すように、加熱手段３とツール４の位置ズレが発生する。このようなツール４の位置ズレが発生した状態でチップ１０と基板１４の実装作業が行われると、チップ１０がツール４の中心に対して中心に吸着保持されていても、図２９に示すように、加熱手段３からの熱が均一に付与されなくなったり、ボンディングヘッド２からの加圧が均一に付与されない。
実施の形態４では、実装作業開始時ｔ０（ツール４が加熱手段３に装着された初期状態）に、ツール４のツール認識マーク１１の位置を２視野の認識手段７の上光軸７ａで読み取る。読み取ったマークの画像は制御手段１８に入力され、ツール４の位置や向き（角度）が演算処理し内部に記憶される。
１回のチップ１０の基板１４への実装作業毎に、ツール４のツール認識マーク１１の位置を２視野の認識手段７の上光軸７ａで読み取り、実装作業開始時ｔ０のツール４の位置や向き（角度）との差を制御手段１８で演算処理する。図２８に示すようにツール４の位置ズレが許容範囲を超えた場合、警報手段１９より警報を発信しツール４の吸着位置の修正・再吸着を行う。
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限定されるものではなく、様々な変更が可能である。
例えば、図２７は、接着剤１７を用いず基板１４に複数のチップ１０を実装する工法を示している。図２７の（ａ）は、チップ１０とツール４の中心位置が所定の許容値の範囲で実装した場合を示し、図２７の（ｂ）は、所定の許容値を外れた場合を示している。図２７の（ｂ）のように、チップ１０とツール４の中心位置がずれた状態で実装を行おうとすると、隣接する実装済みのチップ１０と、ツール４が干渉することがあり、実装中のチップ１０に所定の荷重を印可することができなる。図２７の（ａ）に示すように、チップ１０とツール４の中止位置が所定の許容値の範囲で実装を行うと、チップ１０のバンプ１２に所定の荷重を印可することが出来、隣接したチップとの干渉防止を行うこともできる。このように、接着剤１７を使用しない工法でも、実装品質を向上させる効果がある。
本発明の実施の形態１に係る実装装置の概略斜視図である。 チップの概略斜視図である。 ツールの概略斜視図である。 基板の概略斜視図である。 チップトレイとピックアップ手段を含めた実装装置の概略正面図である。 ツールの認識マークを認識手段で認識している状態を示した概略図である。 チップ搬送手段がツール加圧面下方へ移動している状態を示した概略図である。 チップ搬送手段が停止した状態の概略図である。 チップ搬送手段が元の退避位置方向へ移動している状態を示した概略図である。 チップの認識マークを認識手段で認識している状態を示した概略図である。 チップと基板の各認識マークを認識手段で認識している状態を示した概略図である。 チップと基板を実装している状態を示した概略図である。 接合後のツールの認識マークを認識手段で認識している状態を示した概略図である。 本発明の実施の形態２に係る実装装置の概略斜視図である。 ツールの認識マークを認識手段で認識している状態を示した概略図である。 チップ供給機構がツール加圧面下方へ移動している状態を示した概略図である。 ツールがチップ供給機構に接近し停止した状態の概略図である。 ツールがチップを吸着保持した状態の概略図である。 ツールがチップをチップトレイの側壁に押し当てている状態の概略図である。 ツールが上昇し認識手段がツール加圧面下方へ移動している状態を示した概略図である。 チップの認識マークを認識手段で認識している状態を示した概略図である。 チップと基板の各認識マークを認識手段で認識している状態を示した概略図である。 本発明の実施の形態３に係る実装装置でツールとチップを認識手段で認識している状態を示した概略図である。 ツールがチップを吸着保持した状態の概略図である。 チップトレイに収納されたチップを上方より見た状態の概略図である。 ツールに接着剤が付着している状態を示した概略図である。 接着剤を使用しない工法に於けるチップとツールの状態を示した概略図である。 ツールが位置ズレした状態を示した概略図である。 ツールが位置ズレした状態でチップと基板を実装した状態の概略図である。
符号の説明
１ 実装装置
２ ボンディングヘッド
３ 加熱手段
４ ツール
４ａ ツール加圧面
５ 吸引孔
６ 基板保持ステージ
７ ２視野の認識手段
７ａ ２視野の認識手段１１の上光軸
７ｂ ２視野の認識手段１１の下光軸
８ ＣＣＤカメラ
９ チップ搬送手段
１０ チップ
１０ａ チップ１０の実装面
１０ｂ チップ１０の裏面
１１ ツール認識マーク
１２ バンプ
１３ チップ認識マーク
１４ 基板
１４ａ 基板１４の実装面
１４ｂ 基板１４の実装面下面
１５ パッド
１６ 基板認識マーク
１７ 接着剤
１８ 制御手段
１９ 警報手段
２０ チップトレイ
２１ ピックアップ手段
２２ 反転手段
２３ 認識手段
２４ チップ供給機構
２５ 吸着溝
２６ ツール角部
２７ 凹部
２８ 側壁
２９ チップ角部

Claims (7)

  1. チップをボンディングヘッドに吸着保持されたツールに供給し、前記チップを基板に実装する実装装置において、
    前記チップの認識マークと、前記ツールの認識マークを撮像する認識手段とを備え、
    前記チップのツールへの供給前に、前記ツールの認識マークを撮像するステップと、
    前記ツールに吸着保持された前記チップの認識マークを撮像するステップと、
    前記認識手段により撮像された前記チップの認識マークと、前記ツールの認識マークの位置を演算処理するステップと、
    前記ツールの中心と、前記チップの中心のズレ量を計測するステップと、
    前記ツールに対する前記チップの供給位置が、所定の許容値を外れた場合、チップの実装を行わない様、エラー警報を発信するステップと、
    チップの実装前後で前記ツールの位置が変動したかを確認するステップと、
    からなる実装装置のチップ供給方法。
  2. 請求項１に記載の実装装置のチップ供給方法において、
    前記ツールの認識マークの撮像するステップを前記チップの実装毎に行うステップと、
    前記ツールのボンディングヘッドからの位置ズレ量を計測するステップと、
    前記ツールの前記位置ズレ量が、所定の許容値を超えた場合、チップの実装を行わない様、エラー警報を発信するステップとを備えるとを特徴とした実装装置のチップ供給方法。
  3. 請求項１または請求項２に記載した実装装置のチップ供給方法において、チップを基板に実装する実装装置が、前記チップをチップトレイからチップ認識マークを認識してチップ供給ユニットにピックアップするピックアップ手段と、前記ピックアップされたチップを前記ツールに搬送するチップ搬送手段とを備え、
    前記ピックアップ手段が、前記ツールの中心と前記チップの中心のズレ量に応じてピックアップするチップの位置を補正することを特徴とした実装装置のチップ供給方法。
  4. 請求項１または請求項２に記載した実装装置のチップ供給方法において、チップを基板に実装する部品実装装置が、基板吸着ステージと基板ステージに連動するチップ供給機構を備え、
    前記チップ供給機構が、前記ツールの中心と前記チップの中心のズレ量に応じてチップ供給位置を補正することを特徴とした実装装置のチップ供給方法。
  5. チップをボンディングヘッドに吸着保持されたツールに供給し、前記チップを基板に実装する実装装置において、
    前記チップの認識マークと、前記ツールの認識マークを撮像する認識手段と、
    前記チップの供給前に前記ツールの認識マークを撮像し、前記ツールに吸着保持された前記チップの認識マークを撮像し、前記認識手段により撮像された前記チップの認識マークと前記ツールの認識マークとの位置を演算処理し、前記ツールの中心と前記チップの中心のズレ量を計測し、所定の許容値との比較を行う制御手段と、
    前記ツールに対する前記チップの供給位置が、前記一定の許容値を外れた場合、チップ実装を行わない様、エラー警報を発信する警報手段と、
    チップの実装前後で前記ツールの位置が変動したかを確認する手段と、
    を備えたことを特徴とする実装装置。
  6. 請求項５に記載の実装装置において、
    前記チップをチップトレイからチップ認識マークを認識してチップ供給ユニットにピックアップするピックアップ手段と、
    前記ピックアップされたチップを前記ツールに搬送するチップ搬送手段と、
    を備えたことを特徴とする実装装置。
  7. 請求項５に記載の実装装置において、
    基板吸着ステージと基板ステージに連動するチップ供給機構と、
    を備えたことを特徴とする実装装置。
JP2006232109A 2006-08-29 2006-08-29 実装装置のチップ供給方法、及びその実装装置 Active JP4840862B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006232109A JP4840862B2 (ja) 2006-08-29 2006-08-29 実装装置のチップ供給方法、及びその実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006232109A JP4840862B2 (ja) 2006-08-29 2006-08-29 実装装置のチップ供給方法、及びその実装装置

Publications (2)

Publication Number Publication Date
JP2008060137A JP2008060137A (ja) 2008-03-13
JP4840862B2 true JP4840862B2 (ja) 2011-12-21

Family

ID=39242570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006232109A Active JP4840862B2 (ja) 2006-08-29 2006-08-29 実装装置のチップ供給方法、及びその実装装置

Country Status (1)

Country Link
JP (1) JP4840862B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497590B2 (en) 2016-01-06 2019-12-03 Shinkawa Ltd. Electronic component handling unit
US10910248B2 (en) 2016-01-06 2021-02-02 Shinkawa Ltd. Electronic component mounting apparatus

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246273A (ja) * 2008-03-31 2009-10-22 Tdk Corp グリーンシート積層装置および積層型電子部品の製造装置
JP6009743B2 (ja) * 2011-08-09 2016-10-19 積水化学工業株式会社 半導体パッケージの製造方法
JP5627057B1 (ja) * 2014-03-31 2014-11-19 アルファーデザイン株式会社 部品実装装置
JP7164314B2 (ja) 2017-04-28 2022-11-01 ベシ スウィッツァーランド エージー 部品を基板上に搭載する装置及び方法
CN108253921B (zh) * 2018-03-26 2023-09-19 东莞高伟光学电子有限公司 一种在线检测芯片与陶瓷基板焊接水平度的系统和方法
JP2020064976A (ja) * 2018-10-17 2020-04-23 大日本印刷株式会社 保持体、保持部材及び発光基板の製造方法
JP7112341B2 (ja) * 2019-01-23 2022-08-03 東レエンジニアリング株式会社 実装装置および実装方法
JP7291577B2 (ja) 2019-08-28 2023-06-15 芝浦メカトロニクス株式会社 移送装置および実装装置
CN110993490A (zh) * 2019-12-30 2020-04-10 长春长光圆辰微电子技术有限公司 一种不同尺寸芯片实现异质键合的方法
CN114210576B (zh) * 2021-11-08 2023-06-20 广东科学技术职业学院 一种齿轮智能分拣系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725702B2 (ja) * 1988-08-22 1998-03-11 松下電器産業株式会社 電子部品実装方法
JPH0831715B2 (ja) * 1990-02-20 1996-03-27 松下電工株式会社 リード付き部品の位置補正方法
JP3656589B2 (ja) * 2001-10-16 2005-06-08 松下電器産業株式会社 フリップチップの実装装置およびフリップチップの実装方法
JP3818930B2 (ja) * 2002-02-25 2006-09-06 松下電器産業株式会社 部品実装方法
JP4571460B2 (ja) * 2004-08-31 2010-10-27 芝浦メカトロニクス株式会社 電子部品の実装方法及び実装装置
JP2006120975A (ja) * 2004-10-25 2006-05-11 Matsushita Electric Ind Co Ltd 電子部品装着装置および保持ツール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497590B2 (en) 2016-01-06 2019-12-03 Shinkawa Ltd. Electronic component handling unit
US10910248B2 (en) 2016-01-06 2021-02-02 Shinkawa Ltd. Electronic component mounting apparatus

Also Published As

Publication number Publication date
JP2008060137A (ja) 2008-03-13

Similar Documents

Publication Publication Date Title
JP4840862B2 (ja) 実装装置のチップ供給方法、及びその実装装置
JP4816194B2 (ja) 電子部品実装システムおよび電子部品搭載装置ならびに電子部品実装方法
TWI442491B (zh) Grain bonding machine and semiconductor manufacturing method
JP2007276065A (ja) 基板吸着保持装置及び配線基板ユニットの製造装置
JP2009212254A (ja) チップ搭載方法およびチップ搭載装置
TWI648811B (zh) 定位半導體晶片及接合頭之系統與方法、熱接合系統與方法
JP5309503B2 (ja) 位置決め装置と、位置決め方法と、これらを有する半導体製造装置
JP4482598B2 (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
TWI741256B (zh) 黏晶裝置及半導體裝置的製造方法
JP5104127B2 (ja) ウェハ移載装置と、これを有する半導体製造装置
JP4343989B1 (ja) ボンディング装置およびボンディング装置に用いられるボンディング領域の位置認識方法及びプログラム
JP5690535B2 (ja) ダイボンダ及び半導体製造方法
JP5017041B2 (ja) 部品実装方法及び装置
JP4702237B2 (ja) 電子部品搭載装置および電子部品実装方法
JP2011096956A (ja) 部品実装装置および部品実装方法
CN112017992A (zh) 接合装置
JP5372366B2 (ja) 実装方法および実装装置
JP4595857B2 (ja) 電子部品実装システムおよび電子部品実装方法
JP4743059B2 (ja) 電子部品実装システムおよび電子部品実装方法
JP2013021362A (ja) ウェハ貼り合わせ方法、位置決め方法と、これを有する半導体製造装置
JP5576219B2 (ja) ダイボンダおよびダイボンディング方法
JP6259616B2 (ja) ダイボンダ及び半導体製造方法
JP2009010124A (ja) 電子部品の実装装置及び電子部品の製造方法
WO2022158122A1 (ja) ボンディング方法およびボンディング装置使用方法
KR100552884B1 (ko) 전자 부품을 장착하기 위한 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110929

R150 Certificate of patent or registration of utility model

Ref document number: 4840862

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250