TWI648811B - 定位半導體晶片及接合頭之系統與方法、熱接合系統與方法 - Google Patents

定位半導體晶片及接合頭之系統與方法、熱接合系統與方法 Download PDF

Info

Publication number
TWI648811B
TWI648811B TW103131727A TW103131727A TWI648811B TW I648811 B TWI648811 B TW I648811B TW 103131727 A TW103131727 A TW 103131727A TW 103131727 A TW103131727 A TW 103131727A TW I648811 B TWI648811 B TW I648811B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
wafer
bonding head
alignment
bonding
Prior art date
Application number
TW103131727A
Other languages
English (en)
Other versions
TW201521142A (zh
Inventor
阿穆蘭 森
輝星 周
少雄 林
Original Assignee
豪銳恩科技私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 豪銳恩科技私人有限公司 filed Critical 豪銳恩科技私人有限公司
Publication of TW201521142A publication Critical patent/TW201521142A/zh
Application granted granted Critical
Publication of TWI648811B publication Critical patent/TWI648811B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

用於定位半導體晶片與接合頭的系統包含控制器、耦接至控制器且配置以固定及移動半導體晶片至第一位置的第一傳輸工具以及耦接至控制器且配置以在第一位置接收半導體晶片及移動半導體晶片至第二位置以被接合頭拾取的第二傳輸工具。第一傳輸工具可控制地校正半導體晶片位置，使半導體晶片在第一位置相對於接合頭為第一對準。第二傳輸工具進一步可控制地校正半導體晶片位置，使半導體晶片在第二位置相對於接合頭為第二對準。也揭露一種用於定位半導體晶片與接合頭的方法、熱接合系統及方法。

Description

定位半導體晶片及接合頭之系統與方法、熱接合系統與方法
本發明大致係關於半導體的製造，且更具體地但僅僅係關於一種用於定位半導體晶片與接合頭的系統及方法及熱接合系統及方法。
覆晶接合被廣泛使用在半導的製造。在覆晶接合中，積體電路(IC)晶片首先需要從已切割的晶圓或晶盤(chip tray)拾取出且然後利用熱及壓力安裝在基板上。安裝通常利用接合工具實現(在下文中可互換地稱為接合頭(bond head))。熱及壓力分佈的均勻性通常經由如接合工具的尺寸、在接合工具上的晶片的定位等因素決定。在這種情況下如果底部填充劑(underfill)在安裝之前被預先分配到基板上，其對於精確地相對於接合工具定位晶片亦為重要的以在熱壓接合製程中減少或消除底部填充劑沿著晶片邊緣滲出(creeping up)至接合頭的風險。如果接合頭的部分被暴露，例如，如果晶片與接合頭錯位或如果接合頭的尺寸大於晶片尺寸，則此可能發生。
在覆晶接合中，助熔劑(flux)通常被用以增加濕潤性(wettability)及經由與任何存在的氧化層反應以清洗接合表面。在覆晶接合製程中，助熔/底 部填充在基板上進行且晶片被對準至基板。接著使晶片接觸基板且提高晶片的溫度直到溫度達到於其上發生接合之焊料的熔點。然而，由於步驟為依序實現，此製程為比較慢的且因為其需要使用昂貴的需要間歇性地開啟及關閉供電的加熱系統所以為昂貴的。
在修改的版本(也被稱為熔融及按壓(touch-down)的「MTD」接合)，助熔/底部填充仍然在基板上進行，但焊料在接觸基板之前被熔融。例如，接合頭可在拾取晶片之前或之後加熱，且傳輸熱能至焊料。晶片為首先對準至基板且然後使晶片接觸其上發生接合之基板。然而，在此修改的版本中，在熔融的焊料上形成的氧化物可能不足以經由在基板上助熔劑的清洗，導致可能弱化接合或形成裂縫的薄氧化物積留(entrapment)。
第1圖示出繪示涉及以控制之深度將晶片浸入儲存槽中並收回晶片之另一傳統覆晶助熔及接合製程的示意圖。首先，使用接合頭108將晶片102浸入助熔劑板106的助熔劑儲存槽104。然後在放置於基板110上之前，使用接合頭108收回晶片102並對準基板110。然而，在此製程，如果焊料在助熔之前熔融，焊料可能塗抹(smear)在助熔點且來自晶片102的直接熱能可能改變在儲存槽104的助熔劑性質。另一方面，如果焊料在助熔後熔融，接合製程可能更慢。此外，這種傳統的助熔製程通常由於浸入速度、浸入時間、助熔劑黏度或晶片102及助熔劑儲存槽104之間的平行性等而具有對助熔劑不適當的限制。
因此存在有提供尋求解決至少一些上述問題的系統及方法之需求。
根據本發明的第一態樣，提供了一種用於定位半導體晶片與接合頭的系統，系統包含：控制器；耦接至控制器且配置以固定及移動半導體晶片至第一位置的第一傳輸工具；以及耦接至控制器且配置以在第一位置接收半導體晶片及移動半導體晶片至第二位置以經由接合頭拾取的第二傳輸工具，其中第一傳輸工具可控制地校正半導體晶片位置以使半導體晶片在第一位置相對於接合頭為第一對準；以及其中第二傳輸工具進一步可控制地校正半導體晶片位置以使半導體晶片在第二位置相對於接合頭為第二對準。
第一對準可包含角度對準及沿著至少一水平參考軸的線性對準。
第二對準可包含角度對準及沿著兩個水平參考軸的線性對準。
第二傳輸工具可為晶片饋送器，晶片饋送器包含：在第一位置與第二位置之間為可移動的晶片接收部分；配置以牢固地固定晶片就定位在晶片接收部分的固定工具；以及配置以從第一位置移動晶片接收部分至第二位置的驅動機構。
固定工具可包含黏性助熔劑，且晶片接收部分可包含用於以預定深度容納所述黏性助熔劑的助熔劑儲存槽。
半導體晶片可設置在助熔劑儲存槽一預定助熔時間。
助熔劑材料可在接合頭的溫度範圍具有穩定的量。
系統可進一步包含耦接至控制器以判定經由第一傳輸工具固定的半導體晶片的相對線性及角度偏移值的第一光學成像器。
第一光學成像器可包含配置以擷取半導體晶片的第一圖像的攝影機，且控制器可配置以根據經由攝影機擷取的第一圖像，計算及比較相對於的參考位置，半導體晶片位置的線性及角度偏移值。
第一傳輸工具可包含耦接至控制器且配置以根據相對角度偏移值校正半導體晶片的角度位置的旋轉致動器。
第一傳輸工具可進一步包含耦接至控制器以水平地移動半導體晶片至第一位置的線性致動器，且線性致動器可配置以根據相對線性偏移值校正半導體晶片的線性位置。
系統可進一步包含耦接至控制器且配置以在第二位置擷取半導體晶片與接合頭的第二圖像的第二光學成像器，且控制器可配置以根據第二圖像判定半導體晶片與接合頭的對準。
第二光學成像器可配置以擷取半導體晶片及基板的第三圖像以判定半導體晶片及基板之間的對準。
根據本發明的第二態樣，提供了一種熱接合系統，其包含：如同在第一態樣中所定義的定位系統；用於在第二位置拾取半導體晶片的接合頭；以及耦接至接合頭且配置以加熱接合頭至高於貼附至半導體晶片的焊料熔點之溫度的加熱工具，接合頭從而熔融焊料。
接合頭可配置以根據半導體晶片及接合頭之間的對準而設置半導體晶片在基板上。
根據本發明的第三態樣，提供了一種用於定位半導體晶片與接合頭的方法，方法包含以下步驟：移動半導體晶片至第一位置； 在移動半導體晶片至第一位置的同時，校正半導體晶片位置以使半導體晶片在第一位置相對於接合頭為第一對準；從第一位置移動半導體晶片至鄰近接合頭的第二位置；在移動半導體晶片至第二位置的同時，進一步校正半導體晶片位置以使半導體晶片在第二位置相對於接合頭為第二對準。
第一對準可包含角度對準及沿著至少一水平參考軸之線性對準。
第二對準可包含角度對準及沿著兩個水平參考軸之線性對準。
從第一位置移動半導體晶片至第二位置的步驟可包含牢固地固定半導體晶片就定位在黏性助熔劑的預定深度。
方法可進一步包含牢固地固定半導體晶片就定位在黏性助熔劑的預定深度一預定助熔時間。
在移動半導體晶片至第一位置的同時，校正半導體晶片位置的步驟可包含判定半導體晶片的相對線性及角度偏移值。
判定半導體晶片的線性及角度偏移值可包含：擷取半導體晶片的第一圖像，以及根據第一圖像，計算及比較相對於參考位置，半導體晶片位置的線性及角度偏移值。
在移動半導體晶片至第一位置的同時，校正半導體晶片位置的步驟可進一步包含根據相對角度偏移值校正半導體晶片的角度位置。
在移動半導體晶片至第一位置的同時，校正半導體晶片位置的步驟可進一步包含根據相對線性偏移值校正半導體晶片的線性位置。
方法可進一步包含：在第二位置擷取半導體晶片與接合頭的第二圖像；以及根據第二圖像判定半導體晶片與接合頭的對準。
根據本發明的第四態樣，提供了一種熱接合方法，包含以下步驟：使用如同在第三態樣中定義的方法定位半導體晶片與接合頭；加熱接合頭至高於貼附至半導體晶片的焊料熔點之溫度；使用加熱的接合頭在第二位置拾取半導體晶片，從而熔融焊料；以及根據半導體晶片及接合頭之間的對準，設置半導體晶片在基板上。
使用加熱的接合頭在第二位置拾取半導體晶片的步驟可包含在接合頭接觸半導體晶片之前從黏性助熔劑分離半導體晶片。
102、303、702、1106‧‧‧晶片
104、1108、1200‧‧‧儲存槽
106‧‧‧助熔劑板
108、310、1002、1116‧‧‧接合頭
110、1122‧‧‧基板
200‧‧‧接合器
202、204、300‧‧‧系統
302‧‧‧第一傳輸工具
304、704‧‧‧翻轉器
306‧‧‧第一光學成像器
308‧‧‧第二傳輸工具
312‧‧‧第二光學成像器
314‧‧‧X軸
316‧‧‧Y軸
400、1112‧‧‧拾取及放置機構
402‧‧‧拾取頭
404‧‧‧旋轉致動器
406、408、606‧‧‧線性致動器
500‧‧‧查找攝影機
502‧‧‧攝影機單元
504‧‧‧半鏡半玻璃體
600‧‧‧晶片饋送器
602‧‧‧晶片接收部分
604‧‧‧接合工具
1000‧‧‧視覺攝影機
1102、1104、1114、1118、1120、1502、1504、1506、1508、1602、1604、1606、1608‧‧‧步驟
1108、1200‧‧‧助熔劑儲存槽
1110‧‧‧助熔劑
1202‧‧‧助熔劑杯
1204‧‧‧導桿
1500、1600‧‧‧流程圖
本發明的實施例對於所屬技術領域中的通常知識者而言將從下列經由僅為例示的方式所寫的描述，並結合圖式更好的理解且容易地顯而易見，其中：第1圖示出繪示傳統助熔製程的示意圖。
第2圖示出根據例示性實施例的熱接合器的透視圖。
第3a圖示出根據例示性實施例用於定位半導體晶片與接合頭的系統的透視圖。
第3b圖示出第3a圖的系統的示意圖。
第4圖示出根據例示性實施例在第3a圖的系統中所使用的第一傳輸工具的放大透視圖。
第5圖示出根據例示性實施例在第3a圖的系統中所使用的第一光學成像器的放大透視圖。
第6圖示出根據例示性實施例在第3a圖的系統中所使用的第二傳輸工具的放大透視圖。
第7a圖示出繪示拾取半導體晶片的第3a圖的系統的放大透視圖。
第7b圖示出對應至第7a圖的示意圖。
第8a圖示出繪示判定在第7a圖中拾取的半導體晶片的偏移值的第3a圖的系統的放大透視圖。
第8b圖示出對應至第8a圖的示意圖。
第9a圖示出繪示進行第一定位校正的第3a圖的系統的放大透視圖。
第9b圖示出對應至第9a圖的示意圖。
第10a圖示出繪示進行第二定位校正的第3a圖的系統的放大透視圖。
第10b圖示出對應至第10a圖的示意圖。
第11圖示出繪示根據例示性實施例的助熔方法的示意圖。
第12a圖至第12c圖示出根據例示性實施例的晶片饋送器的晶片接收部分的放大圖。
第13a圖至第13b圖示出根據不同助熔時間比較助熔劑尺寸的結果。
第14a圖至第14b圖示出比較第11圖的方法與傳統方法之間的助熔劑尺寸均勻性的結果。
第15圖示出繪示根據例示性實施例用於定位半導體晶片與接合頭的方法的流程圖。
第16圖示出繪示根據例示性實施例的熱接合方法的流程圖。
例示性實施例提供用於熱接合半導體晶片至基板的系統及方法，包含在接合之前用於定位半導體晶片與接合頭的系統及方法。特別是，例示性實施例有關於用於半導體晶片對基板的高速及精確覆晶接合的系統及方法。為了清楚起見，在隨後描述中的半導體晶片指具有設置於其上的複數個接線(interconnection)的端子晶片(bumped chip)。複數個接線較佳地為包含可熔的或焊接材料，如能夠電性及/或物理連接基板的錫(tin)的焊接凸塊(solder bump)或柱凸塊(pillar bump)。基板指能夠接收及支撐半導體晶片的裝置載體，如印刷電路板(printed circuit board)、層壓基板(laminate substrate)、可撓性基板(flexible substrate)、矽基板(silicon substrate)、導線架(lead fram)或另一半導體晶片。
第2圖示出繪示根據例示性實施例的熱接合器200的示意圖。熱接合器200係由兩個可執行相同或不同接合功能的接合站(bonding station)或系統202、204組成。各接合系統202、204包含用於定位半導體晶片與接合頭的各系統，如同對於第3a圖至第3b圖之更加詳細地描述。接合器200也可包含容納控制設備的控制箱(未示出)。
第3a圖至第3b圖示出根據例示性實施例用於定位半導體晶片與接合頭的系統300。定位系統300包含用於在拾取位置，例如從翻轉器(flipper)304拾取半導體晶片303(第3b圖)且移動半導體晶片303至第一位置的第一傳輸工具302、用於判定經由第一傳輸工具302拾取的半導體晶片303的偏移量的第一光學成像器306、以及用於在第一位置接收半導體晶片303且移動半導體晶片303至半導體晶片303被接合頭310拾取的第二位置的第二傳輸工具308。第一傳輸工具302、第一光學成像器306、第二傳輸工具308以及接合頭310為連接至根據第一光學成像器306提供的數據計算半導體晶片303的相對角度及線性偏移值且指示第一及第二傳輸工具302、308進行需要的校正或補償的控制器(未示出)。定位系 統300進一步包含耦接至控制器以用於判定半導體晶片303與接合頭310的對準及在第二位置，半導體晶片303與對應基板之間的對準以反饋至第一光學成像器306且如果需要，用於最終定位校正的第二光學成像器312。
對於半導體晶片303的有效定位校正的精確移動可在相同位置一起實現或可在不同位置獨立實現。在較佳實現方式中，當移動半導體晶片303至第一位置時，第一傳輸工具302包含旋轉致動器以校正半導體晶片303的角度偏移以及線性致動器以沿著第一水平參考軸(例如，在第3b圖的X軸314)校正半導體晶片303的線性偏移。第二傳輸工具308包含另一線性致動器以沿著第二水平參考軸(例如，在第3b圖的Y軸316)校正半導體晶片303的線性偏移。
在另一實例中，第一傳輸工具302可實現粗略的定位校正，且第二傳輸工具308可實現精細的定位校正。在又一實施例，為了與半導體晶片的最後對準，接合頭310可為水平地可移動，例如根據經由第二光學成像器312提供之數據。在各上述實例中，半導體晶片303在經由接合頭310拾取之前，與接合頭310既角度對準亦沿著兩個水平參考軸線性對準。
第4圖示出根據例示性實施例在第3a圖的系統300中所使用的第一傳輸工具302的放大透視圖。在本文中，第一傳輸工具302為拾取及放置機構400形式，其通常包含配置以使用真空或其他適合的工具拾取半導體晶片的拾取頭402、如配置以圍繞其自身的軸旋轉晶片的旋轉致動器404的第一機動機構、如為了拾取及放置動作而配置以在垂直方向移動晶片的線性致動器406的第二機動機構、以及如線性致動器408，以沿著X軸、Y軸或X及Y軸的結合水平地移動晶片之第三機動機構。
第5圖示出根據例示性實施例在第3a圖的系統300中所使用的第一光學成像器306的放大透視圖。在此實施例中，第一光學成像器306為查找攝影機(look-up camera)500或配置以擷取半導體晶片圖像、處理半導體晶片之定位點(fiducial point)或邊緣圖像以及傳送資料至控制器以計算相對X-Y偏移(即相對線性偏移值)以及相對θ偏移(即相對角度偏移值)的等效圖像擷取系統的形式。查找攝影機500通常包含具有圖像處理器及光源的視覺攝影機單元502(涵蓋在第5圖)。在一些例示性配置中，查找攝影機500也包含如果攝影機單元502對將被攝影的半導體晶片表面以一角度放置時，通常會被使用的半鏡半玻璃體504。
第6圖示出根據例示性實施例在第3a圖的系統300中所使用的第二傳輸工具308的放大透視圖。在本文中，第二傳輸工具為包含用以接收半導體晶片之晶片接收部分602，即限定的位置的晶片饋送器600的形式。晶片饋送器600也包含配置以牢固地固定半導體晶片就定位直到半導體晶片被遞交至接合工具604的固定工具。在較佳實施例中，固定工具包含黏性表面或貼片(patch)，如以下對於第11圖至第12圖更詳細描述的黏性助熔劑。例如，黏性助熔劑被容納在形成晶片接收部分602的助熔劑儲存槽。其他配置為可能的。擇一地，固定工具可經由真空吸附或允許半導體晶片在其被接合工具604拾取之前放開的其他工具而牢牢地固定半導體晶片。晶片饋送器600進一步包含配置以攜帶晶片至接合頭604的驅動機構，如線性致動器606。
參照第7a圖至第7b圖、第8a圖至第8b圖、第9a圖至第9b及第10a圖至第10b圖，現在描述用於使用第3a圖的系統定位半導體晶片與接合頭的例示性製程順序。
在第7a圖至第7b圖中，例如，半導體晶片702從晶片翻 轉器704被提供在拾取位置。第一傳輸工具經由使用真空或其他工具以拾取及放置機構400的形式(第4圖)從拾取位置拾取晶片702。在此階段的半導體晶片702可不具有理想的定位且可因為如在從晶圓頂出晶片的變量、在經由晶片翻轉器704工具拾取的變量、在交接至拾取工具的變量等因素發生移動。在例示性實施例，在與基板接合之前，作為預備步驟校正移動或錯位。
在第8a圖至第8b圖，拾取及放置機構400為了圖像處理，攜帶晶片702至預定的檢查位置。通常，為查找攝影機500(第5圖)形式的第一光學成像器擷取晶片702的第一圖像，並處理第一圖像且送至控制器。控制器接著計算且比較相對於參考位置的晶片702位置的偏移值，且為了在水平參考軸及圍繞其自身的軸(也就是說，通過晶片702平面的垂直軸)的晶片702的定位校正，送出偏移值至拾取及放置機構400的各機動機構(例如，旋轉及線性致動器)。
在第9a圖及第9b圖，拾取及放置機構400使用各致動器，經由旋轉晶片702至所期望的角度且以所需的線性補償沿著第一水平參考軸(即X軸)移動晶片702而進行第一校正。拾取及放置機構400然後在確定晶片702為大致上平行於晶片接收部分的平面的同時放置晶片在第二傳輸工具的指定位置上(例如，晶片接收部分)。
在第10a圖至第10b圖，第二傳輸工具以晶片饋送器600(第6圖)的形式在晶片接收部分接收晶片702，固定晶片702就定位，且以在此方向所需的校正沿著第二水平參考軸(即Y軸)移動晶片702直到晶片702位在第二位置。第二光學成像器以視覺攝影機1000的形式在接合頭1002上擷取晶片702的第二圖像且傳送圖像至控制器，控制器計算及比較晶片位置相對於接合工具1002或上述晶片先前擷取的圖像。使用此比較 資訊以在放置晶片702在基板上之前判定晶片702與接合工具1002的對準。如果晶片不正確地對準至接合工具1002，偏移值被傳送回控制器以指示第一光學成像器306(第3a圖)，第一傳輸工具及第二傳輸工具對後續的晶片做出必要的調節。此外，視覺攝影機1000也可擷取晶片702及基板的圖像以判定晶片與基板之間的對準。如果晶片702相對於基板為僅角度地偏移，接合工具1002可做出必要的角度校正以定位晶片702與基板對準。另一方面，如果晶片702與接合工具1002或基板的偏移值在可接受的範圍外，則晶片702被移除且不發生與基板的接合。
如同以下更詳細地討論，從第一位置傳輸晶片702至第二位置時，固定晶片702就定位的較佳方法包含使用黏性材料，如助熔劑；然而，也可使用其他方法，如使用真空吸附。
在本熱接合方法中，當第二傳輸工具，例如晶片饋送器600(第6圖)，從第一位置移動晶片至第二位置時，進行半導體晶片的助熔。第11圖示出繪示根據例示性實施例的助熔方法的示意圖。在步驟1102及1104，半導體晶片1106被帶至含有助熔劑1110，如黏性助熔劑的助熔劑儲存槽1108，且放置入助熔劑儲存槽1108至一預定深度以使助熔劑大致上覆蓋在晶片1106之下的焊料。如同上述，晶片1106在這些步驟中通常使用類似於第4圖的拾取及放置機構400之拾取及放置機構1112來處理，且助熔劑儲存槽1108較佳地形成晶片饋送器600的晶片接收部分602(第6圖)。
其次，在步驟1114，在晶片1106經由助熔劑1110固定就定位的同時，晶片1106被移動至接合頭1116。擇一地，如同第6圖所討論的，黏性助熔劑1110可為黏性表面或貼片以固定晶片1106於定位。晶片1106被設置在助熔劑1110中的總時間可根據晶片1106在第一位置的 時間、移動的時間以及在被接合頭1116拾取之前，在第二位置的晶片的時間而計算出。可使用為視覺攝影機1000(第10a圖)形式的第二光學成像器進行晶片1106及接合頭1116之間的對準的核對。
在步驟1118的一實施方式中，使用耦接至其的加熱裝置(未示出)維持在高於焊料熔點之溫度的接合頭1116拾取晶片1106。例如，接合頭1116包含在接合頭1116接觸晶片1106之前，導致晶片1106從遠離助熔劑儲存槽1108的黏性助熔劑1110分離的吸附工具。具體地，接合頭1116與晶片1106維持一間隙且通過吸附工具，導致晶片1106跨越間隙以接觸接合頭1116。因此，來自接合頭的熱能不會傳輸至黏性助熔劑1110，且黏性助熔劑1110的性質在此製程期間不會改變。在另一實施方式，接合頭1116不會維持在提高的溫度，而是僅在拾取晶片1106之前加熱。在又一實施方式中，接合頭1116僅在拾取晶片1106之後或放置晶片1106至基板上之後加熱。在這樣的例子中，接合頭1116不處於提高的溫度且在晶片1106仍然在助熔劑儲存槽1108中時可直接接觸晶片1106以拾取晶片1106。
一旦加熱的接合頭1116拾取晶片1106，熱能從接合頭1116傳輸至晶片1106且然後傳輸至焊料，從而在焊料被助熔劑覆蓋的同時熔融焊料。最後，在步驟1120，在如同上述參照第10a圖至第10b圖確認晶片1106與基板1122之間的再對準之後，接合頭1116放置晶片1106在基板1122上，同時助熔劑儲存槽1108移回至第一位置以接收下一個晶片。
如所述，焊料僅在助熔之後熔融，從而避免在助熔點塗抹且改變在儲存槽的助熔劑性質。半導體晶片的助熔可合併至定位半導體晶片與接合頭的製程中，允許同時操作。相對地龐大的接合頭僅需要小的移 動以拾取半導體晶片，對準且放置晶片在基板上以影響接合，從而改善生產量(throughput)。此外，接合頭保持在大致上相同的提高溫度而不需要間歇性的接通和斷開。有利地，在例示性實施例的熱接合方法可更有效率地且更準確地實行。
第12a圖至第12c圖示出根據例示性實施例形成晶片饋送器的晶片接收部分的助熔劑儲存槽1200的放大圖。在第12a圖，助熔劑儲存槽1200使用助熔劑杯(flux cup)1202以助熔劑斟滿(topped up)。此可能發生在各晶片被傳送至接合頭之後，或在預定數量的傳送之後。在第12b圖，晶片設置在助熔劑儲存槽1200，且準備被傳送。在第12c圖，晶片饋送器的驅動機構沿著平行於導桿1204的方向移動助熔劑儲存槽1200與固定在其上的晶片。如同上述，沿著平行至導桿的參考軸的定位校正可根據晶片的起始偏移而實現。
在例示性實施例的助熔製程期間拾取的助熔劑的量可根據助熔時間決定。第13a圖至第13b圖示出根據不同助熔時間比較助熔劑的尺寸的結果。在第13a圖，助熔時間為200毫秒(ms)，而在第13b圖，助熔時間為1000毫秒。如同可從第13a圖至第13b圖看到的，當助熔時間越長，助熔劑尺寸越大，表示越大量的助熔劑體積被焊接凸塊拾取。
此外，在例示性實施例的助熔方法可經由焊接凸塊拾取提供一致的助熔劑體積。第14a圖至第14b圖示出比較第11圖的方法與傳統方法之間的助熔劑尺寸一致性的結果。如同可從繪示本助熔方法的第14a圖看到的，焊接凸塊的尺寸在晶片的所有不同部分為相對均勻的。另一方面，在繪示傳統衝壓助熔法(punch fluxing method)的第14b圖，焊接凸塊的尺寸有所不同，特別是接近晶片的角落。
第15圖示出繪示根據例示性實施例用於定位半導體晶片與 接合頭的方法的流程圖1500。在步驟1502，半導體晶片移動至第一位置。在步驟1504，移動半導體晶片至第一位置的同時校正半導體晶片的位置以使半導體晶片在第一位置相對於接合頭為第一對準。在步驟1506，半導體晶片從第一位置移動至鄰近接合頭的第二位置。在步驟1508，在移動半導體晶片至第二位置的同時進一步校正半導體晶片的位置以使半導體晶片在第二位置相對於接合頭為第二對準。
第16圖示出繪示根據例示性實施例的熱接合方法的流程圖1600。在步驟1602，使用如上對於第15圖的描述之方法定位半導體晶片與接合頭。在步驟1604，接合頭加熱至高於貼附至半導體晶片的焊料熔點的溫度。在步驟1606，使用加熱的接合頭在第二位置拾取半導體晶片，從而熔融焊料。在步驟1608，半導體晶片根據半導體晶片及接合頭之間的對準設置在基板上。
所屬技術領域中的通常知識者將理解的是，可對如在特定實施例所示的本發明進行許多變化及/或修改，而不脫離為廣泛描述的本發明的精神及範疇。本實施例為因此在所有態樣中被認為係例示性而非限制性。

Claims (27)

  1. 一種用於定位一半導體晶片與一接合頭之系統，該系統包含：一控制器；一第一傳輸工具，耦接至該控制器且配置以固定及移動該半導體晶片至一第一位置；以及一第二傳輸工具，耦接至該控制器且配置以在該第一位置接收該半導體晶片並移動該半導體晶片至一第二位置以經由該接合頭拾取，其中該第一傳輸工具可控制地校正該半導體晶片的位置以使該半導體晶片在該第一位置相對於該接合頭為一第一對準；以及其中該第二傳輸工具進一步可控制地校正該半導體晶片的位置以使該半導體晶片在該第二位置相對於該接合頭為一第二對準。
  2. 如申請專利範圍第1項所述之系統，其中該第一對準包含角度對準及沿著至少一水平參考軸之線性對準。
  3. 如申請專利範圍第1項所述之系統，其中該第二對準包含角度對準及沿著二水平參考軸之線性對準。
  4. 如申請專利範圍第1項所述之系統，其中該第二傳輸工具為一晶片饋送器，該晶片饋送器包含：一晶片接收部分，在該第一位置及該第二位置之間為可移動的；一固定工具，配置以在該晶片接收部分牢固地固定晶片就定位；以及一驅動機構，配置以從該第一位置移動該晶片接收部分至該第二位置。
  5. 如申請專利範圍第4項所述之系統，其中該固定工具包含一黏性助熔劑，且該晶片接收部分包含用於以一預定深度容納該黏性助熔劑的一助熔劑儲存槽。
  6. 如申請專利範圍第5項所述之系統，其中該半導體晶片設置在該助熔劑儲存槽一預定助熔時間。
  7. 如申請專利範圍第5項所述之系統，其中該黏性助熔劑的材料在該接合頭的溫度範圍具有穩定的量。
  8. 如申請專利範圍第1項所述之系統，進一步包含耦接至該控制器以判定經由該第一傳輸工具固定的該半導體晶片的相對線性偏移值及角度偏移值的一第一光學成像器。
  9. 如申請專利範圍第8項所述之系統，其中該第一光學成像器包含配置以擷取該半導體晶片的一第一圖像的一攝影機；以及其中該控制器配置以根據經由該攝影機擷取的該第一圖像，計算及比較相對於一參考位置，該半導體晶片位置的線性偏移值及角度偏移值。
  10. 如申請專利範圍第8項所述之系統，其中該第一傳輸工具包含耦接至該控制器且配置以根據相對角度偏移值校正該半導體晶片的角度位置的一旋轉致動器。
  11. 如申請專利範圍第8項所述之系統，其中該第一傳輸工具進一步包含耦接至該控制器以水平移動該半導體晶片至該第一位置的一線性致動器，以及其中該線性致動器係配置以根據相對線性偏移值校正該半導體晶片的線性位置。
  12. 如申請專利範圍第1項所述之系統，進一步包含耦接至該控制器且配置以在該第二位置擷取該半導體晶片與該接合頭的一第二圖像的一第二光學成像器，其中該控制器配置以根據該第二圖像判定該半導體晶片與該接合頭的對準。
  13. 如申請專利範圍第12項所述之系統，其中該第二光學成像器配置以擷取該半導體晶片及一基板的一第三圖像以判定該半導體晶片及該基板之間的對準。
  14. 一種熱接合系統，該系統包含：該定位系統，係如前述申請專利範圍中的任一項所述；一接合頭，用於在該第二位置擷取該半導體晶片；以及一加熱工具，耦接至該接合頭且配置以加熱該接合頭至高於貼附至該半導體晶片的一焊料的熔點之溫度，該接合頭因此熔融該焊料。
  15. 如申請專利範圍第14項所述之系統，其中該接合頭配置以根據該半導體晶片及該接合頭之間的對準設置該半導體晶片在該基板上。
  16. 一種用於定位一半導體晶片與一接合頭之方法，該方法包含以下步驟：移動該半導體晶片至一第一位置；在移動該半導體晶片至該第一位置的同時，校正該半導體晶片的位置，使該半導體晶片在該第一位置相對於該接合頭為一第一對準；從該第一位置移動該半導體晶片至鄰近該接合頭的一第二位置；在移動該半導體晶片至該第二位置的同時，進一步校正該半導體晶片的位置，使該半導體晶片在該第二位置相對於該接合頭為一第二對準。
  17. 如申請專利範圍第16項所述之方法，其中該第一對準包含角度對準及沿著至少一水平參考軸之線性對準。
  18. 如申請專利範圍第16項所述之方法，其中該第二對準包含角度對準及沿著二水平參考軸之線性對準。
  19. 如申請專利範圍第16項所述之方法，其中從該第一位置移動該半導體晶片至該第二位置的步驟包含牢固地固定該半導體晶片就定位在一黏性助熔劑的一預定深度。
  20. 如申請專利範圍第19項所述之方法，進一步包含牢固地固定該半導體晶片就定位在該黏性助熔劑的該預定深度一預定助熔時間。
  21. 如申請專利範圍第16項所述之方法，其中在移動該半導體晶片至該第一位置的同時，校正該半導體晶片的位置的步驟包含判定該半導體晶片的相對線性偏移值及角度偏移值。
  22. 如申請專利範圍第21項所述之方法，其中判定該半導體晶片的相對線性偏移值及角度偏移值包含：擷取該半導體晶片的一第一圖像，以及根據該第一圖像，計算及比較相對於一參考位置，該半導體晶片的位置的線性偏移值及角度偏移值。
  23. 如申請專利範圍第21項所述之方法，其中在移動該半導體晶片至該第一位置的同時，校正該半導體晶片的位置的步驟進一步包含根據相對角度偏移值校正該半導體晶片的角度位置。
  24. 如申請專利範圍第21項所述之方法，其中在移動該半導體晶片至該第一位置的同時，校正該半導體晶片的位置的步驟進一步包含根據相對線性偏移值校正該半導體晶片的線性位置。
  25. 如申請專利範圍第16項所述之方法，進一步包含：在該第二位置擷取該半導體晶片與該接合頭的一第二圖像；以及根據該第二圖像判定該半導體晶片與該接合頭的對準。
  26. 一種熱接合方法，該方法包含以下步驟：使用如申請專利範圍第16項所述之方法定位一半導體晶片與一接合頭；加熱該接合頭至高於貼附至該半導體晶片的一焊料的熔點之溫度；使用加熱的該接合頭在該第二位置擷取該半導體晶片，從而熔融該焊料；以及根據該半導體晶片及該接合頭之間的對準設置該半導體晶片在一基板上。
  27. 如申請專利範圍第26項所述之方法，其中使用加熱的該接合頭在該第二位置擷取該半導體晶片的步驟包含在該接合頭接觸該半導體晶片之前從一黏性助熔劑分離該半導體晶片。
TW103131727A 2013-09-13 2014-09-15 定位半導體晶片及接合頭之系統與方法、熱接合系統與方法 TWI648811B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361877306P 2013-09-13 2013-09-13
US61/877,306 2013-09-13
US201462012427P 2014-06-16 2014-06-16
US62/012,427 2014-06-16

Publications (2)

Publication Number Publication Date
TW201521142A TW201521142A (zh) 2015-06-01
TWI648811B true TWI648811B (zh) 2019-01-21

Family

ID=52666047

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103131727A TWI648811B (zh) 2013-09-13 2014-09-15 定位半導體晶片及接合頭之系統與方法、熱接合系統與方法

Country Status (3)

Country Link
CN (1) CN105531809B (zh)
TW (1) TWI648811B (zh)
WO (1) WO2015038074A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015013494B3 (de) * 2015-10-16 2017-04-06 Mühlbauer Gmbh & Co. Kg Bauteilhandhabungsvorrichtung und Verfahren zum Entnehmen von Bauteilen von einem strukturierten Bauteilvorrat und zum Ablegen an einer Empfangseinrichtung
TWI632626B (zh) * 2016-01-06 2018-08-11 日商新川股份有限公司 Electronic parts processing unit
CN107546137B (zh) * 2016-06-23 2019-11-26 上海微电子装备（集团）股份有限公司 芯片键合装置及其键合方法
CN108565241B (zh) * 2018-05-22 2020-03-24 苏州艾科瑞思智能装备股份有限公司 一种芯片倒装式微组装机
CN113050702B (zh) * 2021-06-02 2021-08-31 中科长光精拓智能装备(苏州)有限公司 柔性载体位置校正装置及方法
US11605610B2 (en) * 2021-09-28 2023-03-14 Google Llc Depth-adaptive mechanism for ball grid array dipping

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100040449A1 (en) * 2007-01-31 2010-02-18 Esec Ag Apparatus For Mounting A Flip Chip On A Substrate
US20130133188A1 (en) * 2011-11-25 2013-05-30 Esec Ag Apparatus For Mounting Semiconductor Chips

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2770817B2 (ja) * 1996-06-19 1998-07-02 日本電気株式会社 チップマウント装置及び方法
JP2010287816A (ja) * 2009-06-15 2010-12-24 Canon Inc 基板の位置合わせ装置、及び基板の位置合わせ方法
KR101193361B1 (ko) * 2010-05-17 2012-10-19 (주)나노솔루션테크 웨이퍼 정렬 장치
CN102275869B (zh) * 2011-08-03 2014-04-09 苏州大学 一种单芯片和晶圆的键合设备及键合方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100040449A1 (en) * 2007-01-31 2010-02-18 Esec Ag Apparatus For Mounting A Flip Chip On A Substrate
US20130133188A1 (en) * 2011-11-25 2013-05-30 Esec Ag Apparatus For Mounting Semiconductor Chips

Also Published As

Publication number Publication date
TW201521142A (zh) 2015-06-01
CN105531809B (zh) 2019-03-15
WO2015038074A1 (en) 2015-03-19
CN105531809A (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
TWI648811B (zh) 定位半導體晶片及接合頭之系統與方法、熱接合系統與方法
JP6823103B2 (ja) 実装方法および実装装置
US20140154037A1 (en) Method and systems for semiconductor chip pick & transfer and bonding
JP6256486B2 (ja) 実装装置及びそのオフセット量補正方法
JP4840862B2 (ja) 実装装置のチップ供給方法、及びその実装装置
JP4768731B2 (ja) フリップチップ実装ずれ検査方法および実装装置
JP4482598B2 (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
US10568245B2 (en) Electronic-component mounting apparatus
JP6717630B2 (ja) 電子部品の実装装置
TWI804584B (zh) 用於重工倒裝晶片組件的裝置及方法
JP5391007B2 (ja) 電子部品の実装装置及び実装方法
CN108063104B (zh) 用于调整接合装置的部件之间的相对位置的系统
JP2009130028A (ja) 画像認識カメラのキャリブレーション方法、部品接合方法、部品接合装置および校正用マスク
KR20180072035A (ko) 본딩 장치
JP6902974B2 (ja) 電子部品の実装装置および実装方法
KR102252732B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
JP6760777B2 (ja) 部品実装装置
JPH0964521A (ja) 半田供給装置及び半田供給方法
JPH08139096A (ja) 電子部品及び電子部品の実装方法並びに電子部品の実装装置
JP5851719B2 (ja) マスクを用いてワークに導電性ボールを搭載する方法
TWI791762B (zh) 結合裝置
CN117954336A (zh) 键合设备及键合方法
JPH0936535A (ja) 実装方法、実装装置及び位置合せ用治具
JP2007250704A (ja) 半田付け装置とこの半田付け装置を用いたエリアアレイ型部品の半田付け方法及びエリアアレイ型部品の取り外し方法。