CN105531809B - 用于将半导体芯片对于键合头定位的系统和方法、热键合系统和方法 - Google Patents

用于将半导体芯片对于键合头定位的系统和方法、热键合系统和方法 Download PDF

Info

Publication number
CN105531809B
CN105531809B CN201480050265.0A CN201480050265A CN105531809B CN 105531809 B CN105531809 B CN 105531809B CN 201480050265 A CN201480050265 A CN 201480050265A CN 105531809 B CN105531809 B CN 105531809B
Authority
CN
China
Prior art keywords
semiconductor chip
chip
bonding head
alignment
deviation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480050265.0A
Other languages
English (en)
Other versions
CN105531809A (zh
Inventor
阿穆兰·森
吉米·辉星·周
雷蒙德·少雄·林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orion Systems Integration Pte Ltd
Original Assignee
Orion Systems Integration Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orion Systems Integration Pte Ltd filed Critical Orion Systems Integration Pte Ltd
Publication of CN105531809A publication Critical patent/CN105531809A/zh
Application granted granted Critical
Publication of CN105531809B publication Critical patent/CN105531809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

一种用于将半导体芯片对于键合头定位的系统，包括控制器；耦合到控制器的且被配置成保持并将半导体芯片移动到第一位置的第一运输装置；以及耦合到控制器的且被配置成在第一位置接收半导体芯片并将半导体芯片移动到将要由键合头拾取的第二位置的第二运输装置。第一运输装置可控制地校正半导体芯片的位置，使得半导体芯片在第一位置处于相对于键合头的第一对齐中。第二运输装置还可控制地校正半导体芯片的位置，使得半导体芯片在第二位置处于相对于键合头的第二对齐中。还公开了一种用于将半导体芯片对于键合头定位的方法以及一种热键合的系统与方法。

Description

用于将半导体芯片对于键合头定位的系统和方法、热键合系 统和方法
发明领域
本发明广义上涉及半导体制造，且更具体而不排他性地，涉及用于将半导体芯片对于键合头定位的系统和方法，并涉及热键合系统和方法。
背景
倒装芯片焊接(Flip chip bonding)广泛应用于半导体制造中。在倒装芯片焊接中，首先需要从已切割的晶圆或芯片托盘中拾取集成电路(IC)芯片，然后使用热量和压力将集成电路芯片安装于衬底上。通常使用键合工具(在下文中可互换地称为键合头)来实施安装。热量和压力的分配的均匀度通常决定于诸如键合工具的尺寸、在键合工具上的芯片的定位等之类的因素。在如果安装之前在衬底上预先分配底部充胶的情况中，同样重要的是将芯片相对于键合工具精确地定位以使得最小化或消除在热压缩键合过程中底部充胶沿着芯片边缘慢慢上升到键合头的风险。如果键合头的一部分暴露了(例如，如果芯片没有与键合头对齐，或者如果键合头的尺寸大于芯片的尺寸)，那么这一情况可能会发生。
在倒装芯片焊接中，焊剂经常用于增加湿润性并通过与任何存在的氧化层进行反应而清理键合表面。在倒装芯片焊接过程中，在衬底上完成焊剂/底部充胶，并且芯片对齐衬底。然后，实现芯片接触衬底，并且使芯片的温度上升直至温度达到届时发生键合的焊料的熔点。然而，因为这些步骤是顺序地执行的，所以这一过程相当缓慢，并且因为其要求使用需要间歇地通电和断电的昂贵的加热系统，所以这一过程昂贵。
在已改进的方案中(也被认为是熔化并接触(melt and touch-down)“MTD”键合)，仍然在衬底上完成焊剂/底部充胶，但是焊料在接触衬底之前被熔化。例如，键合头可以在拾取芯片之前或之后进行加热，并将热量传递到焊料。首先将芯片对齐衬底，然后在发生键合时进行接触衬底。然而，在这一已改进的方案中，在已熔化的焊料上的氧化物的形成可能没有被衬底上的焊剂进行充分清理，这引起可能会削弱键合或形成裂缝的薄氧化物包封(oxide entrapment)。
图1显示了示出另一个常规倒装芯片上焊剂和键合过程的示意图，该过程涉及以受控的深度在储槽中浸入芯片以及缩回芯片。首先，使用键合头108将芯片102浸入进焊剂板106的焊剂储槽104中。然后，在将芯片102放置在衬底110上之前，使芯片102缩回并使用键合头108使芯片102与衬底110对齐。然而，在这一过程中，如果焊料在上焊剂之前被熔化，则焊料可能在上焊剂的时候弄污(smear)，并且来自于芯片102的直接热量可能改变储槽104中的焊剂性质。在另一方面，如果在上焊剂之后焊料熔化，则键合过程可能会慢很多。此外，这种常规的上焊剂过程经常存在由于浸入速度、浸入时间、焊剂粘度、或芯片102和焊剂储槽104之间的平行度等等而导致的焊剂不充分的限制。
因此，存在提供试图解决至少一些上述问题的系统和方法的需要。
概述
根据本发明的第一方面，提供了一种用于将半导体芯片对于键合头定位的系统，该系统包括：
控制器；
第一运输装置，其耦合到控制器并被配置成保持半导体芯片并将半导体芯片移动到第一位置；以及
第二运输装置，其耦合到控制器并被配置成在第一位置接收半导体芯片，并将半导体芯片移动到第二位置以被键合头拾取，
其中第一运输装置可控制地校正半导体芯片的位置，使得半导体芯片在第一位置处于相对于键合头的第一对齐中；并且
其中第二运输装置进一步可控制地校正半导体芯片的位置，使得半导体芯片在第二位置处于相对于键合头的第二对齐中。
第一对齐可以包括沿着至少一个水平参考轴线的角度对齐以及线性对齐。
第二对齐可以包括沿着两个水平参考轴线的角度对齐以及线性对齐。
第二运输装置可能是管芯(die)给料机，该管芯给料机包括：
在第一位置和第二位置之间可移动的芯片接收部分；
保持装置，其被配置成在芯片接收部分处稳固地保持芯片在原位；
驱动机构，其被配置成将芯片接收部分从第一位置移动到第二位置。
保持装置可以包括粘性的焊剂，并且芯片接收部分可以包括用于在预定的深度容纳所述粘性焊剂的焊剂储槽。
半导体芯片可以被布置在焊剂储槽中预定的上焊剂持续时间。
焊剂材料在键合头的温度范围内可以具有稳定的体积。
该系统还可包括耦合到控制器的第一光学成像仪，以用于确定由第一运输装置保持的半导体芯片的相对的线性偏差值和角度偏差值。
第一光学成像仪可以包括照相机，该照相机被配置成捕捉半导体芯片的第一图像，并且控制器可被配置成基于由相机捕捉的第一图像，计算并比较半导体芯片的位置相对于参考位置的线性偏差值和角度偏差值。
第一运输装置可以包括耦合到控制器的旋转式执行器，并且旋转式执行器被配置成基于相对的角度偏差值，校正半导体芯片的角度位置。
第一运输装置还可包括耦合到控制器的线性执行器，以用于将半导体芯片水平移动到第一位置，并且线性执行器可以被配置成基于相对的线性偏差值，校正半导体芯片的线性位置。
系统还可包括耦合到控制器的第二光学成像仪，且其被配置成在第二位置处捕捉半导体芯片连同键合头的第二图像，并且控制器可被配置成基于第二图像来确定半导体芯片与键合头的对齐。
第二光学成像仪可以被配置成捕捉半导体芯片和衬底的第三图像，以用于确定在半导体芯片和衬底之间的对齐。
根据本发明的第二方面，提供了热键合系统，其包括：
如在第一方面中所限定的定位系统；
键合头，其用于在第二位置处拾取半导体芯片；以及
加热装置，其被耦合到键合头并且被配置成将键合头加热到比附接于半导体芯片的焊料的熔点更高的温度，键合头从而使焊料熔化。
键合头可被配置成基于在半导体芯片和键合头之间的对齐将半导体芯片布置到衬底上。
根据本发明的第三方面，提供了用于将半导体芯片对于键合头定位的方法，该方法包括以下步骤：
将半导体芯片移动到第一位置：
在将半导体芯片移动到第一位置的同时校正半导体芯片的位置，使得半导体芯片在第一位置处于相对于键合头的第一对齐中；
将半导体芯片从第一位置移动到临近键合头的第二位置；
在将半导体芯片移动到第二位置的同时进一步校正半导体芯片的位置，使得半导体芯片在第二位置处于相对于键合头的第二对齐中；
第一对齐可以包括沿着至少一个水平参考轴线的角度对齐以及线性对齐。
第二对齐可以包括沿着两个水平参考轴线的角度对齐以及线性对齐。
将半导体芯片从第一位置移动到第二位置的步骤可以包括在预定深度的粘性焊剂中稳固地保持半导体芯片在原位；
该方法还可以包括在预定深度的粘性焊剂中稳固保持半导体芯片在原位一段预定的上焊剂持续时间。
在将半导体芯片移动到第一位置的同时校正半导体芯片的位置的步骤可以包括确定半导体芯片的相对的线性偏差值和角度偏差值。
确定半导体芯片的相对的线性偏差值和角度偏差值可以包括：
捕捉半导体芯片的第一图像，以及
基于第一图像，计算并比较半导体芯片的位置相对于参考位置的线性偏差值和角度偏差值。
在将半导体芯片移动到第一位置的同时校正半导体芯片的位置的步骤还可以包括基于相对的角度偏差值校正半导体芯片的角度位置。
在将半导体芯片移动到第一位置的同时校正半导体芯片的位置的步骤还可以包括基于相对的线性偏差值校正半导体芯片的线性位置。
该方法还可以包括：
在第二位置处捕捉半导体芯片连同键合头的第二图像；以及
基于第二图像，确定半导体芯片与键合头对齐。
根据本发明的第四方面，提供了热键合方法，该方法包括以下步骤：
使用如在第三方面限定的方法，将半导体芯片对于键合头定位；
将键合头加热到比附接于半导体芯片的焊料的熔点更高的温度；
在第二位置处使用已加热的键合头拾取半导体芯片，从而使焊料熔化；以及
基于在半导体芯片和键合头之间的对齐，将半导体芯片布置到衬底上。
在第二位置处使用已加热的键合头拾取半导体芯片的步骤可以包括在键合头接触半导体芯片之前将半导体芯片与粘性焊剂分离。
附图简述
根据下面的仅作为示例的书面描述以及结合附图，本发明的实施方式对于一个本领域普通技术人员来说将会更好地被理解且相当明显，其中：
图1显示了示出常规上焊剂过程的示意图。
图2根据示例实施方式显示了热键合机器的立体图。
图3a根据示例实施方式显示了用于将半导体芯片对于键合头定位的系统的立体图。
图3b显示了图3a中的系统的示意图。
图4根据示例实施方式显示了在图3a中的系统中所使用的第一运输装置的放大的立体图。
图5根据示例实施方式显示了在图3a中的系统中所使用的第一光学成像仪的放大的立体图。
图6根据示例实施方式显示了在图3a中的系统中所使用的第二运输装置的放大的立体图。
图7a显示了示出图3a中的拾取半导体芯片的系统的放大的立体图。
图7b显示了对应于图7a的示意图。
图8a显示了示出图3a中的确定在图7a中拾取的半导体芯片的偏差值的系统的放大的立体图。
图8b显示了对应于图8a的示意图。
图9a显示了示出图3a中的做出第一定位校正的系统的放大的立体图。
图9b显示了对应于图9a的示意图。
图10a显示了示出图3a中的做出第二定位校正的系统的放大的立体图。
图10b显示了对应于图10a的示意图。
图11根据示例实施方式显示了示出上焊剂方法的示意图。
图12a-12c根据示例实施方式显示了管芯给料机的芯片接收部分的放大的视图。
图13a-13b基于不同的上焊剂持续时间显示了对焊剂尺寸进行比较的结果。
图14a-14b显示了把在图11的方法和常规方法之间的焊剂尺寸统一性进行比较的结果。
图15根据示例实施方式显示了示出用于将半导体芯片对于键合头定位的方法的流程图。
图16根据示例实施方式显示了热键合方法的流程图。
详细描述
示例实施方式提供了用于将半导体芯片热键合到衬底的系统和方法，包括用于在键合之前将半导体芯片对于键合头定位的系统和方法。具体来说，示例实施方式涉及用于将半导体芯片高速而准确地倒装芯片焊接到衬底的系统和方法。为了清楚起见，在后续描述中的半导体芯片指的是在其上设置有多个联络线的凸点式芯片(bumped chip)。多个联络线优选是焊料凸块或铜柱(pillar bump)，包括能够电性连接和/或物理连接衬底的可熔化的材料或焊料材料(诸如锡)。衬底指的是能够接收和支撑半导体芯片的设备载体(诸如，印刷电路板、层压衬底、柔性衬底、硅衬底、引线框架或另一种半导体芯片)。
图2根据示例实施方式显示了热键合机200的示意图。接合机200由两个键合站(bonding station)或键合系统202、204组成，其可以执行相同的或不同的键合功能。如参考图3a-3b更加具体描述的，每一个键合系统202、204均包括用于将半导体芯片对于键合头定位的对应的系统。键合机200也可以包括控制设备被容纳于其中的控制箱(未示出)。
图3a-3b根据示例实施方式显示了用于将半导体芯片对于键合头定位的系统300。定位系统300包括第一运输装置302、第一光学成像仪306以及第二运输装置308，第一运输装置302用于在拾取位置(例如，从翻转器304)处拾取半导体芯片303(图3b)，并将半导体芯片303移动到第一位置，第一光学成像仪306用于确定半导体芯片303在由第一运输装置302拾取时的偏差量，第二运输装置308用于在第一位置接收半导体芯片303并且将半导体芯片303移动到半导体芯片303被键合头310拾取所在的第二位置。第一运输装置302、第一光学成像仪306、第二运输装置308以及键合头310耦合到控制器(未显示)，控制器基于由第一光学成像仪306提供的数据计算半导体芯片303的相对的角度偏差值和线性偏差值，并且控制器指示第一运输装置302和第二运输装置308进行必要的校正或补偿。定位系统300还包括耦合到控制器的第二光学成像仪312，以用于确定半导体芯片303与键合头310对齐并且用于确定在第二位置处在半导体芯片303和对应的衬底之间的对齐，以用于反馈给第一光学成像仪306，并在需要时用于最终定位校正。
半导体芯片303的精确运动从而有效定位校正可以在相同位置一起执行，或者可以在不同位置独立执行。在一个优选实施中，第一运输装置302包括了旋转式执行器和线性执行器，旋转式执行器用于校正半导体芯片303的角度偏差，线性执行器用于在将半导体芯片303移动到第一位置时，沿着第一水平参考轴线(例如，图3b中的X-轴线314)校正半导体芯片303的线性偏差。第二运输装置308包括另一线性执行器，用以沿着第二水平参考轴线(例如，图3b中的Y-轴线316)校正半导体芯片303的线性偏差。
在另一个示例中，第一运输装置302可以执行粗略的位置校正，而第二运输装置308可以执行精细的位置校正。在又一个示例中，键合头310可以是水平可移动的，以用于与半导体芯片最终对齐(例如，基于由第二光学成像仪312提供的数据)。在每一个上面的示例中，在由键合头310进行拾取之前，半导体芯片303采用键合头310沿着两条水平参考轴线既进行角度校准又进行线性校准。
图4根据示例实施方式显示了在图3a中的系统300中使用的第一运输装置302的放大的立体图。此处，第一运输装置302采用拾取-放置(pick-and-place)机构400的形式，其通常包括被配置成使用真空或其他合适的方式拾取半导体芯片的拾取头402、第一机动化机构(诸如，被配置成使芯片围绕自身轴线旋转的旋转式执行器404)、第二机动化机构(诸如，被配置成为了拾取运动和放置运动在垂直方向移动芯片的线性执行器406)、以及第三机动化机构(诸如，沿着X-轴线、Y-轴线或X-轴线和Y-轴线的组合水平地移动芯片的线性执行器408)。
图5根据示例实施方式显示了在图3a中的系统300中所使用的第一光学成像仪306的放大的立体图。在这一实施方式中，第一光学成像仪306采用查找相机(look-up camera)500或等效的图像捕捉系统的形式，其被配置成捕捉半导体芯片的图像，处理基准点的或半导体芯片的边缘的图像，并且向控制器发送数据以计算相对的X-Y偏差(即，相对的线性偏差值)以及相对的theta偏差(即，相对的角度偏差值)。查找相机500通常包括具有图像处理器和光源(图5中被覆盖)的视觉相机单元502。在一些示例安排中，查找照相机500也包括半反射镜半玻璃体(half-mirror half-glass body)504，其通常使用在相机单元502以将要成像的半导体芯片的表面的角度进行放置的情况。
图6根据示例实施方式显示了在图3a中的系统300中所使用的第二运输装置308的放大的立体图。此处，第二运输装置采用管芯给料机600的形式，其包括芯片接收部分602(即，用于接收半导体芯片的限定位置)。管芯给料机600还包括保持装置，保持装置被配置成稳固地保持半导体芯片在原位直到半导体芯片被交给键合工具604为止。在优选实施方式中，保持装置包括粘性表面或粘性贴片(诸如，下面参考图11-12更加详细描述的粘性焊剂)。例如，粘性焊剂包含于形成芯片接收部分602的焊剂储槽中。其他安排是可能的。可选地，保持装置可以通过真空吸力或通过在由键合工具604拾取半导体芯片之前允许半导体芯片被释放的其他方式来固定地保持半导体芯片。管芯给料机600还包括驱动机构(诸如，被配置成将芯片运载到键合头604的线性执行器606)。
参考图7a-7b、图8a-8b、图9a-9b以及图10a-10b，现在描述用于使用图3a的系统将半导体芯片对于键合头定位的示例处理顺序。
在图7a-7b中，在拾取位置(例如，来自于芯片翻转器704)提供了半导体芯片702。采用拾取-放置机构400(图4)的形式的第一运输装置通过使用真空或其他方式从拾取位置拾取芯片702。因为各种因素(诸如，来自于晶圆的芯片排出中的改变、在通过芯片翻转器704的工具拾取中的改变、在移交给拾取工具中的改变，等等)，在这一阶段的半导体芯片702可能不具有理想的定位，并且可能出现被移位。在示例实施方式中，在与衬底键合之前，作为准备步骤，校正移位或未对齐。
在图8a-8b中，拾取-放置机构400将芯片702运载到预定的检查位置以用于进行图像处理。通常，采用查找相机500(图5)形式的第一光学成像仪捕捉芯片702的第一图像，并且处理第一图像并且发送到控制器。然后，控制器计算并比较芯片702的位置相对于参考位置的偏差值，并且将偏差值发送给拾取-放置机构400中对应的机动化机构(例如，旋转式执行器和线性执行器)，以用于芯片702在水平参考轴线上的以及围绕其自身轴线(也就是说，经过芯片702的平面的垂直轴线)的位置校正。
在图9a-9b中，拾取-放置机构400使用对应的执行器以通过将芯片702旋转到期望的角度并且采用所需的线性补偿将芯片702沿着第一水平参考轴线(即，X-轴线)进行第一校正。然后，拾取-放置机构400将芯片放置于第二运输装置的指定位置上(例如，芯片接收部分)，同时确保芯片702的平面基本上平行于芯片接收部分的平面。
在图10a-10b中，采用管芯给料机600(图6)形式的第二运输装置在芯片接收部分接收芯片702，保持芯片702在原位并且沿着第二水平参考轴线(即，Y-轴线)采用这一方向上必需的校正的方式移动芯片702，直到芯片702位于第二位置为止。采用视觉相机1000的形式的第二光学成像仪捕捉在键合头1002上的芯片702的第二图像，并且将图像发送给控制器，控制器参考之前捕捉的键合工具1002或先前的芯片的图像，计算并比较芯片的位置。这一比较信息用于确定在将芯片702放置于衬底上之前芯片702与键合工具1002的对齐。如果芯片没有适当地对齐键合工具1002，那么偏差值将被发送返回给控制器，用以指示第一光学成像仪306(图3a)、第一运输装置以及第二运输装置对后续的芯片进行必要的调整。另外，视觉相机1000也能捕捉芯片702以及衬底的图像，以确定在芯片和衬底之间的对齐。如果芯片702相对于衬底仅为角度偏差，那么键合工具1002能够进行必要的角度校正，以定位芯片702与衬底对齐。另一方面，如果芯片702与键合工具1002或衬底的偏差值超出了可接受的范围，那么芯片702被移除并且不与衬底发生键合。
如在下面更加具体说明的，保持芯片702于适当地方同时将芯片702从第一位置运输到第二位置的优选方法包括使用诸如焊剂的粘性材料；然而，也可使用其他方法，诸如使用真空吸力。
在本热键合方法中，半导体芯片的上焊剂执行于第二运输装置(例如，管芯给料机600(图6))将芯片从第一位置移动到第二位置的时候。图11根据示例实施方式显示了示出上焊剂的方法的示意图。在步骤1102和步骤1104中，将半导体芯片1106带到容纳焊剂1110(诸如，粘性焊剂)的焊剂储槽1108，并将半导体芯片1106放置到焊剂储槽1108的预定深度中，使得焊剂在芯片1106下面基本覆盖焊料。如上描述，芯片1106在这些步骤中通常使用类似于图4中的拾取-放置机构400的拾取-放置机构1112进行处理，并且焊剂储槽1108优选地形成管芯给料机600的芯片接收部分602(图6)。
接下来，在步骤1114中，在芯片1106通过焊剂1110被保持在原位的同时将芯片1106移动到键合头1116。可选地，如在图6中说明的，粘性焊剂1110可以是粘性表面或粘性贴片，以保持芯片1106在原位。基于芯片1106在第一位置的持续时间、移动的持续时间、以及在芯片通过键合头1116被拾取之前芯片在第二位置的持续时间，可以计算芯片1106布置在焊剂1110中的总的持续时间。使用采用视觉相机1000(图10a)形式的第二光学成像仪可以执行在芯片1106与键合头1116之间的对齐的检查。
在步骤1118的一个实施中，使用耦合于其的加热器(未显示)保持在高于焊料的熔点的温度的键合头1116拾取芯片1106。例如，键合头1116包括吸力装置，其使得在键合头1116接触芯片1106之前芯片1106从焊剂储槽1108中与粘性焊剂1110分开。具体来说，键合头1116与芯片1106保持了间隙并经过了吸力装置，使得芯片1106横向穿过间隙以接触键合头1116。这样，来自键合头的热量没有传递到粘性焊剂1110，并且粘性焊剂1110的性质在这一过程期间没有改变。在另一个实施中，键合头1116没有保持于已升高的温度，相反地，仅在拾取芯片1106之前进行加热。在又一个实施中，键合头1116仅在拾取芯片1106之后进行加热，或仅在将芯片1116放置在衬底上之后进行加热。在这样的例子中，键合头1116并不处于已升高的温度中，并且在芯片1106仍然在焊剂储槽1108中时可以直接接触芯片1106以拾取芯片1106。
一旦已加热的键合头1116拾取了芯片1106，则热量从键合头1116传递到芯片1106并且然后传递到焊料，从而在焊料由焊剂覆盖的同时熔化焊料。最后，在步骤1120，如以上参考图10a-10b所述，在确认在芯片1106与衬底1122之间重新对齐之后，键合头1116将芯片1106放置在衬底1122上，同时焊剂储槽1108移回到第一位置以接收下一个芯片。
如所描述的，焊料仅在上焊剂之后被熔化，从而避免了在上焊剂的时候弄污并且避免了改变储槽中的焊剂性质。半导体芯片的上焊剂可以合并进将半导体芯片对于键合头定位的过程，允许同时运行。体积相对大的键合头仅需要小的移动来拾取半导体芯片，对齐芯片并将其放置在衬底上以有效键合，从而改善了通过量。此外，键合头保持于基本相同的已升高的温度,而不要求间歇的接通和断开。有利地是，示例实施方式中的热键合方法能够更加有效而精准地执行。
图12a-12c根据示例实施方式显示了形成管芯给料机的芯片接收部分的焊剂储槽1200的放大的视图。在图12a中，使用焊剂杯(flux cup)1202使焊剂储槽1200加满焊剂。这可以发生在每一个芯片被传递到键合头之后，或者在预定数量的传递之后。在图12b中，芯片被布置在焊剂储槽1200中，并且准备进行传递。在图12c中，管芯给料机的驱动机构使得焊剂储槽1200连同在其上保持的芯片沿着平行于引导杆1204的方向移动。如以上描述的，基于芯片的初始偏差，能够执行沿着平行于引导杆的参考轴线的定位校正。
在示例实施方式中在上焊剂过程期间拾取的焊剂的量可以基于上焊剂持续时间来确定。图13a-13b显示了基于不同上焊剂持续时间的焊剂尺寸的比较的结果。在图13a中，上焊剂持续时间是200毫秒(ms)，而在图13b中，上焊剂持续时间是1000ms。如从图13a-13b中可见的，当上焊剂持续时间较长时焊剂尺寸越大，指示越大量的焊剂被焊料凸块拾取。
此外，在示例实施方式中的上焊剂方法能够提供由焊料凸块拾取的均匀焊剂量。图14a-14b显示了把在图11的方法和常规方法之间的焊剂尺寸均匀性进行比较的结果。如从示出了本上焊剂方法的图14a中可见的，焊料凸块的尺寸在芯片的不同部分之间相对均匀。另一方面，在示出常规的冲头上焊剂方法的图14b中，焊料凸块的尺寸改变，特别地更加接近芯片的拐角处。
图15根据示例实施方式显示了示出用于将半导体芯片对于键合头定位的方法的流程图1500。在步骤1502，将半导体芯片移动到第一位置。在步骤1504，在将半导体芯片移动到第一位置的同时，对半导体芯片的位置进行校正，使得半导体芯片在第一位置处于相对于键合头的第一对齐中。在步骤1506，将半导体芯片从第一位置移动到临近键合头的第二位置。在步骤1508，在将半导体芯片移动到第二位置的同时，对半导体芯片的位置进行进一步校正，使得半导体芯片在第二位置处于相对于键合头的第二对齐中。
图16根据示例实施方式显示了示出热键合方法的流程图1600。在步骤1602，使用以上参考图15所描述的方法，将半导体芯片对于键合头定位。在步骤1604，将键合头加热到比附接于半导体芯片的焊料的熔点更高的温度。在步骤1606，在第二位置使用已加热的键合头拾取半导体芯片，从而熔化焊料。在步骤1608，基于在半导体芯片和键合头之间的对齐，将半导体芯片布置在衬底上。
本领域技术人员应当理解的是，可以对如具体实施方式中显示的本发明进行各种变化和/或修改，而不背离广义描述的本发明的精神或范围。因此，应在所有方面将本实施方式考虑为说明性的而非限制性的。

Claims (27)

1.一种用于将半导体芯片对于键合头定位的系统，所述系统包括：
控制器；
第一运输装置，其耦合到所述控制器并被配置成保持所述半导体芯片并将所述半导体芯片移动到第一位置；以及
第二运输装置，其耦合到所述控制器并被配置成在所述第一位置处接收所述半导体芯片，并将所述半导体芯片移动到将要被所述键合头拾取的第二位置，
其中所述第一运输装置可控制地校正所述半导体芯片的位置，使得所述半导体芯片在所述第一位置处于相对于所述键合头的第一对齐中；并且
其中所述第二运输装置进一步可控制地校正所述半导体芯片的位置，使得所述半导体芯片在所述第二位置处于相对于所述键合头的第二对齐中。
2.根据权利要求1所述的系统，其中所述第一对齐包括沿着至少一个水平参考轴线的角度对齐和线性对齐。
3.根据权利要求1所述的系统，其中所述第二对齐包括沿着两个水平参考轴线的角度对齐和线性对齐。
4.根据权利要求1所述的系统，其中所述第二运输装置是管芯给料机，所述管芯给料机包括：
芯片接收部分，所述芯片接收部分能够在所述第一位置和所述第二位置之间移动；
保持装置，所述保持装置被配置成在所述芯片接收部分稳固保持所述半导体芯片在原位；以及
驱动机构，所述驱动机构被配置成将所述芯片接收部分从所述第一位置移动到所述第二位置。
5.根据权利要求4所述的系统，其中所述保持装置包括粘性焊剂，并且所述芯片接收部分包括用于以预定深度容纳所述粘性焊剂的焊剂储槽。
6.根据权利要求5所述的系统，其中所述半导体芯片被布置在所述焊剂储槽中一段预定的上焊剂持续时间。
7.根据权利要求5所述的系统，其中所述粘性焊剂在所述键合头的温度范围内具有稳定的体积。
8.根据权利要求1所述的系统，还包括第一光学成像仪，所述第一光学成像仪被耦合到所述控制器以用于确定由所述第一运输装置保持的所述半导体芯片的相对的线性偏差值和相对的角度偏差值。
9.根据权利要求8所述的系统，
其中，所述第一光学成像仪包括相机，所述相机被配置成捕捉所述半导体芯片的第一图像，并且
其中，所述控制器被配置成基于由所述相机捕捉的所述第一图像计算并比较所述半导体芯片的位置相对于参考位置的线性偏差值和角度偏差值。
10.根据权利要求8所述的系统，其中所述第一运输装置包括旋转式执行器，所述旋转式执行器被耦合到所述控制器并且被配置成基于所述相对的角度偏差值来校正所述半导体芯片的角度位置。
11.根据权利要求8所述的系统，
其中，所述第一运输装置还包括线性执行器，所述线性执行器被耦合到所述控制器以用于将所述半导体芯片水平地移动到所述第一位置，并且
其中，所述线性执行器被配置成基于所述相对的线性偏差值来校正所述半导体芯片的线性位置。
12.根据权利要求1所述的系统，还包括第二光学成像仪，所述第二光学成像仪耦合到所述控制器并被配置成在所述第二位置捕捉所述半导体芯片连同所述键合头的第二图像，其中所述控制器被配置成基于所述第二图像确定所述半导体芯片与所述键合头的对齐。
13.根据权利要求12所述的系统，其中所述第二光学成像仪被配置成捕捉所述半导体芯片和衬底的第三图像以用于确定在所述半导体芯片和所述衬底之间的对齐。
14.一种热键合系统，包括：
权利要求1所述的系统；
键合头，所述键合头用于在所述第二位置处拾取所述半导体芯片；以及
加热装置，所述加热装置被耦合到所述键合头并且被配置成将所述键合头加热到比附接于所述半导体芯片的焊料的熔点更高的温度，所述键合头从而使所述焊料熔化。
15.根据权利要求14所述的热键合系统，其中所述键合头被配置成基于在所述半导体芯片和所述键合头之间的对齐来将所述半导体芯片布置在衬底上。
16.一种用于将半导体芯片对于键合头定位的方法，所述方法包括以下步骤：
将所述半导体芯片移动到第一位置；
在将所述半导体芯片移动到所述第一位置的同时，校正所述半导体芯片的位置，使得所述半导体芯片在所述第一位置处于相对于所述键合头的第一对齐中；
将所述半导体芯片从所述第一位置移动到临近所述键合头的第二位置；
在将所述半导体芯片移动到所述第二位置的同时，进一步校正所述半导体芯片的位置，使得所述半导体芯片在所述第二位置处于相对于所述键合头的第二对齐中。
17.根据权利要求16所述的方法，其中所述第一对齐包括沿着至少一个水平参考轴线的角度对齐和线性对齐。
18.根据权利要求16所述的方法，其中所述第二对齐包括沿着两个水平参考轴线的角度对齐和线性对齐。
19.根据权利要求16所述的方法，其中将所述半导体芯片从所述第一位置移动到所述第二位置的步骤包括：在预定深度的粘性焊剂中稳固地保持所述半导体芯片在原位。
20.根据权利要求19所述的方法，还包括在所述预定深度的所述粘性焊剂中稳固地保持所述半导体芯片在原位一段预定的上焊剂持续时间。
21.根据权利要求16所述的方法，其中在将所述半导体芯片移动到所述第一位置的同时校正所述半导体芯片的位置的步骤包括确定所述半导体芯片的相对的线性偏差值和相对的角度偏差值。
22.根据权利要求21所述的方法，其中确定所述半导体芯片的所述相对的线性偏差值和所述相对的角度偏差值的操作包括：
捕捉所述半导体芯片的第一图像，以及
基于所述第一图像，计算并比较所述半导体芯片的位置相对于参考位置的线性偏差值和角度偏差值。
23.根据权利要求21所述的方法，其中在将所述半导体芯片移动到所述第一位置的同时校正所述半导体芯片的位置的步骤还包括基于所述相对的角度偏差值校正所述半导体芯片的角度位置。
24.根据权利要求21所述的方法，其中在将所述半导体芯片移动到所述第一位置的同时校正所述半导体芯片的位置的步骤还包括基于所述相对的线性偏差值校正所述半导体芯片的线性位置。
25.根据权利要求16所述的方法，还包括：
在所述第二位置捕捉所述半导体芯片连同所述键合头的第二图像；以及
基于所述第二图像，确定所述半导体芯片与所述键合头的对齐。
26.一种热键合方法，包括下列步骤：
使用如权利要求16所述的方法，将半导体芯片对于键合头定位；
将所述键合头加热到比附接于所述半导体芯片的焊料的熔点更高的温度；
在所述第二位置使用已加热的键合头来拾取所述半导体芯片，从而使所述焊料熔化；以及
基于在所述半导体芯片和所述键合头之间的对齐，将所述半导体芯片布置在衬底上。
27.根据权利要求26所述的方法，其中在所述第二位置使用已加热的键合头来拾取所述半导体芯片的步骤包括在所述键合头接触所述半导体芯片之前将所述半导体芯片与粘性焊剂分离。
CN201480050265.0A 2013-09-13 2014-09-15 用于将半导体芯片对于键合头定位的系统和方法、热键合系统和方法 Active CN105531809B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361877306P 2013-09-13 2013-09-13
US61/877,306 2013-09-13
US201462012427P 2014-06-16 2014-06-16
US62/012,427 2014-06-16
PCT/SG2014/000433 WO2015038074A1 (en) 2013-09-13 2014-09-15 System and method for positioning a semiconductor chip with a bond head, thermal bonding system and method

Publications (2)

Publication Number Publication Date
CN105531809A CN105531809A (zh) 2016-04-27
CN105531809B true CN105531809B (zh) 2019-03-15

Family

ID=52666047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480050265.0A Active CN105531809B (zh) 2013-09-13 2014-09-15 用于将半导体芯片对于键合头定位的系统和方法、热键合系统和方法

Country Status (3)

Country Link
CN (1) CN105531809B (zh)
TW (1) TWI648811B (zh)
WO (1) WO2015038074A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015013494B3 (de) * 2015-10-16 2017-04-06 Mühlbauer Gmbh & Co. Kg Bauteilhandhabungsvorrichtung und Verfahren zum Entnehmen von Bauteilen von einem strukturierten Bauteilvorrat und zum Ablegen an einer Empfangseinrichtung
TWI632626B (zh) * 2016-01-06 2018-08-11 日商新川股份有限公司 Electronic parts processing unit
CN107546137B (zh) 2016-06-23 2019-11-26 上海微电子装备（集团）股份有限公司 芯片键合装置及其键合方法
CN108565241B (zh) * 2018-05-22 2020-03-24 苏州艾科瑞思智能装备股份有限公司 一种芯片倒装式微组装机
CN113050702B (zh) * 2021-06-02 2021-08-31 中科长光精拓智能装备(苏州)有限公司 柔性载体位置校正装置及方法
US11605610B2 (en) * 2021-09-28 2023-03-14 Google Llc Depth-adaptive mechanism for ball grid array dipping

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2770817B2 (ja) * 1996-06-19 1998-07-02 日本電気株式会社 チップマウント装置及び方法
CH698718B1 (de) * 2007-01-31 2009-10-15 Oerlikon Assembly Equipment Ag Vorrichtung für die Montage eines Flipchips auf einem Substrat.
JP2010287816A (ja) * 2009-06-15 2010-12-24 Canon Inc 基板の位置合わせ装置、及び基板の位置合わせ方法
KR101193361B1 (ko) * 2010-05-17 2012-10-19 (주)나노솔루션테크 웨이퍼 정렬 장치
CN102275869B (zh) * 2011-08-03 2014-04-09 苏州大学 一种单芯片和晶圆的键合设备及键合方法
CH705802B1 (de) * 2011-11-25 2016-04-15 Esec Ag Einrichtung für die Montage von Halbleiterchips.

Also Published As

Publication number Publication date
WO2015038074A1 (en) 2015-03-19
TWI648811B (zh) 2019-01-21
TW201521142A (zh) 2015-06-01
CN105531809A (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
CN105531809B (zh) 用于将半导体芯片对于键合头定位的系统和方法、热键合系统和方法
JP6307730B1 (ja) 半導体装置の製造方法、及び実装装置
KR100881908B1 (ko) 전자부품 실장장치 및 전자부품 실장방법
US20140154037A1 (en) Method and systems for semiconductor chip pick & transfer and bonding
WO2015119274A1 (ja) 実装装置及びそのオフセット量補正方法
JP4768731B2 (ja) フリップチップ実装ずれ検査方法および実装装置
US7290331B2 (en) Component mounting apparatus and component mounting method
US20070006454A1 (en) Component mounting apparatus and component mounting method
JP2004103923A (ja) 電子部品の実装装置および実装方法
US20130295721A1 (en) Apparatus to fabricate flip-chip packages and method of fabricating flip-chip packages using the same
KR20180128411A (ko) 반도체 장치의 제조 방법 및 제조 장치
JP6717630B2 (ja) 電子部品の実装装置
WO2010016570A1 (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
JP5391007B2 (ja) 電子部品の実装装置及び実装方法
KR20130117256A (ko) 플립칩 본딩장치 및 플립칩 본딩방법
US10784130B2 (en) Bonding apparatus
TWI700767B (zh) 用於將設有凸塊的半導體晶片安裝在基板的基板定位的方法
JP6902974B2 (ja) 電子部品の実装装置および実装方法
JP2760547B2 (ja) チップボンディング装置
JPH0964521A (ja) 半田供給装置及び半田供給方法
CN109564878B (zh) 接合系统
KR102252732B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
JP4237718B2 (ja) 電子部品の実装装置及び実装方法
JP4571460B2 (ja) 電子部品の実装方法及び実装装置
KR101541332B1 (ko) 지그 상에 인쇄회로기판을 장착하는 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant