KR20180128411A - 반도체 장치의 제조 방법 및 제조 장치 - Google Patents

반도체 장치의 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR20180128411A
KR20180128411A KR1020187027596A KR20187027596A KR20180128411A KR 20180128411 A KR20180128411 A KR 20180128411A KR 1020187027596 A KR1020187027596 A KR 1020187027596A KR 20187027596 A KR20187027596 A KR 20187027596A KR 20180128411 A KR20180128411 A KR 20180128411A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
adhesive
semiconductor
main surface
Prior art date
Application number
KR1020187027596A
Other languages
English (en)
Other versions
KR102227444B1 (ko
Inventor
노보루 아사히
마사츠구 니무라
Original Assignee
토레이 엔지니어링 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레이 엔지니어링 컴퍼니, 리미티드 filed Critical 토레이 엔지니어링 컴퍼니, 리미티드
Publication of KR20180128411A publication Critical patent/KR20180128411A/ko
Application granted granted Critical
Publication of KR102227444B1 publication Critical patent/KR102227444B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

반도체 장치 제조에 있어서의 생산성을 향상시키는 것을 과제로 한다. 구체적으로는, 반도체 칩(4)과, 기판(1)을 전기적으로 접속하는 반도체 장치의 제조 방법이며, 반도체 칩(4)의 제2 주면에는 범프(5)가 형성되고, 기판(1)의 제1 주면에는 전극 패드(2)가 형성되어 있으며, (A) 접착제(7)를 통해 범프(5)와 전극 패드(2)를 대향시킨 임시 배치체(8)를 얻는 임시 배치 공정, (B) 임시 배치체(8)에 있어서의 반도체 칩(4)의 위치 어긋남을 검사하고, 위치 어긋남이 소정의 범위에 없는 위치 어긋남 반도체 칩을 특정하는 검사 공정, (C) 위치 어긋남 반도체 칩이 있으면, 당해 위치 어긋남 반도체 칩을 이동시켜 위치를 수정하는 위치 수정 공정, (D) 임시 배치체(8)에 있어서의 반도체 칩(4)을 가열, 가압하여, 당해 반도체 칩(4)의 범프(5)와 기판(1)의 전극 패드(2)를 전기적으로 접속함과 함께, 접착제(7)를 경화시키는 접속 공정을 구비한 구성으로 하였다.

Description

반도체 장치의 제조 방법 및 제조 장치
본 발명은, 생산성을 향상시킨 반도체 장치의 제조 방법 및 제조 장치에 관한 것이다.
근년, 반도체 칩을 직접 기판에 실장하는 기술이나 반도체 칩끼리를 적층시켜 실장 밀도를 높이는 기술의 개발이 진행되고 있다.
특허문헌 1에는, 복수의 반도체 칩을 가압착하여 적층한 후, 일괄하여 본압착하도록 하여, 반도체 칩이 고온에 노출되는 횟수를 적게 한 구성이 기재되어 있다. 또한, 특허문헌 2에는, 기판면에 복수의 반도체 칩을 가압착한 후에 높이 불균일을 검출하고, 리페어 판단 수단을 구비하는 장치가 기재되어 있다.
일본 특허공개 제2012-222038호 공보 일본 특허공개 제2010-232234호 공보
그러나, 특허문헌 1 및 특허문헌 2에 기재된 것은, 가압착 시에 위치 어긋남의 문제가 발생하고 있었다고 해도 그대로 본압착 공정으로 진행되기 때문에, 수율이 나빠 생산성이 저하된다는 문제가 있었다.
본 발명은, 상기 문제점을 해결하여, 반도체 장치 제조에 있어서의 생산성을 향상시키는 것을 과제로 한다.
상기 과제를 해결하기 위해 본 발명은, 반도체 칩과, 기판을 전기적으로 접속하는 반도체 장치의 제조 방법이며,
상기 반도체 칩의 제2 주면에는 범프가 형성되고, 상기 기판의 제1 주면에는 전극 패드가 형성되어 있으며,
(A) 접착제를 통해 상기 범프와 상기 전극 패드를 대향시킨 임시 배치체를 복수 얻는 임시 배치 공정과,
(B) 상기 임시 배치체에 있어서의 반도체 칩의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위에 없는 위치 어긋남 반도체 칩을 특정하는 검사 공정과,
(C) 상기 위치 어긋남 반도체 칩이 있으면, 당해 위치 어긋남 반도체 칩을 이동시켜 위치를 수정하는 위치 수정 공정과,
(D) 상기 임시 배치체에 있어서의 반도체 칩을 가열, 가압하여, 당해 반도체 칩의 상기 범프와 상기 기판의 상기 전극 패드를 전기적으로 접속함과 함께, 상기 접착제를 경화시키는 접속 공정을
구비한 것을 특징으로 하는 반도체 장치의 제조 방법을 제공하는 것이다.
이 구성에 의해, 위치 어긋남을 없애 반도체 칩을 기판에 접속할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.
또한, 상기 과제를 해결하기 위해 본 발명은, 반도체 칩을 적층한 반도체 장치를 얻는 반도체 장치의 제조 방법이며, 각 반도체 칩의 제1 주면에는 전극 패드가 형성되고 제2 주면에는 범프가 형성되어 있으며, (A) 반도체 칩의 제1 주면을 위로 하여 당해 반도체 칩을 임시 기판 위에 복수 배치하는 배치 공정과, (B) 새로운 반도체 칩의 제2 주면에 형성된 범프와, 상기 임시 기판 위의 반도체 칩의 제1 주면에 형성된 전극 패드를 접착제를 통해 대향시킨 임시 배치체를 복수 얻는 임시 배치 공정과, (C) 상기 임시 배치체에 있어서의 새로운 반도체 칩의 상기 범프와, 당해 범프와 대향하는 상기 전극 패드의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위에 없는 위치 어긋남 반도체 칩을 특정하는 검사 공정과, (D) 상기 위치 어긋남 반도체 칩이 있으면, 당해 위치 어긋남 반도체 칩을 이동시켜 위치를 수정하는 위치 수정 공정과, (E) 상기 임시 배치체에 있어서의 각 반도체 칩을 일괄하여, 가열, 가압하여 반도체 칩 간의 범프와 전극 패드를 전기적으로 접속함과 함께, 당해 반도체 칩 간의 접착제를 경화시키는 접속 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법을 제공하는 것이다.
이 구성에 의해, 위치 어긋남을 없애 반도체 칩끼리를 접속할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.
상기 임시 배치 공정 (B), 상기 검사 공정 (C), 및 상기 위치 수정 공정 (D)를 복수 회 반복하도록 해도 된다.
이 구성에 의해, 위치 어긋남이 없는 반도체 칩을 적층한 반도체 장치를 제조할 수 있다.
상기 접착제는 열경화성의 비도전성 접착 필름이며, 상기 위치 수정 공정 (D)에 있어서는, 상기 접착제가 연화되는 온도로 가열하여 당해 반도체 칩을 이동시키도록 해도 된다.
이 구성에 의해, 용이하게 위치 어긋남된 반도체 칩의 위치를 수정할 수 있다.
상기 범프는 적어도 선단 부분에 땜납을 갖고 있으며, 당해 범프와 대향하는 전극 패드의 간극은 1㎛ 내지 5㎛의 범위 내이도록 해도 된다.
이 구성에 의해, 가열, 가압 후에 범프와 전극 패드 간에 접착제가 트랩되는 것을 방지할 수 있다.
또한, 상기 과제를 해결하기 위해 본 발명은, 반도체 칩의 제2 주면에 형성된 범프와, 기판 또는 반도체 칩(이하, 「기판 등」이라 함)의 제1 주면에 형성된 전극 패드를 전기적으로 접속하는 반도체 장치의 제조 장치로서, 반도체 칩을 흡착하여 기판 등 위로 이동시킴과 함께 가열, 가압하여, 기판 등의 제1 주면에 임시 배치하는 흡착 노즐과, 상기 반도체 칩 및 상기 기판 등을 촬상하는 촬상 장치와, 상기 기판 등의 제1 주면에 접착제를 통해 적층된 상기 반도체 칩을 가열, 가압하여 상기 범프와 상기 전극 패드를 전기적으로 접속함과 함께 상기 접착제를 경화시키는 압착 헤드와, 상기 흡착 노즐, 상기 촬상 장치, 및 상기 압착 헤드를 제어하는 제어부를 구비하고, 상기 제어부는, 상기 흡착 노즐을 제어하여, 접착제를 통해 상기 범프와 상기 전극 패드를 대향시켜 임시 배치체를 형성하는 임시 배치 처리부와, 상기 촬상 장치가 촬상한 화상에 기초하여, 상기 임시 배치체에 있어서의 반도체 칩과 상기 기판 등의 위치 어긋남을 검사하고, 위치 어긋남 반도체 칩을 특정하는 검사 처리부와, 상기 흡착 노즐을 제어하여, 당해 위치 어긋남 반도체 칩을 이동시켜 위치 수정하는 위치 수정 처리부와, 상기 압착 헤드를 제어하여, 상기 범프와 상기 전극 패드를 전기적으로 접속함과 함께 상기 접착제를 경화시키는 접속 처리부를 갖는 것을 특징으로 하는 반도체 장치의 제조 장치를 제공하는 것이다.
이 구성에 의해, 위치 어긋남을 없애 반도체 칩을 기판 등에 접속할 수 있어, 반도체 장치의 장치 제조에 있어서의 생산성을 향상시킬 수 있다.
본 발명의 반도체 장치의 제조 방법 및 제조 장치에 의해, 위치 어긋남을 없애 반도체 칩을 기판이나 다른 반도체 칩에 접속할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.
도 1은, 본 발명의 실시예 1에 있어서의 반도체 칩의 임시 배치 공정을 설명하는 도면이다.
도 2는 본 발명의 실시예 1에 있어서의 검사 공정을 설명하는 도면이다.
도 3은, 본 발명의 실시예 1에 있어서의 위치 수정 공정을 설명하는 도면이다.
도 4는, 본 발명의 실시예 1에 있어서의 접속 공정을 설명하는 도면이다.
도 5는, 본 발명의 실시예 1에 있어서의 반도체 장치의 제조 장치를 설명하는 도면이다.
도 6은, 본 발명에 있어서의 접착제의 온도-점도 특성을 설명하는 도면이다.
도 7은, 본 발명의 실시예 2에 있어서의 반도체 칩의 임시 배치 공정을 설명하는 도면이다.
도 8은, 본 발명의 실시예 2에 있어서의 검사 공정을 설명하는 도면이다.
도 9는, 본 발명의 실시예 2에 있어서의 위치 수정 공정을 설명하는 도면이다.
도 10은, 본 발명의 실시예 2에 있어서의 접속 공정을 설명하는 도면이다.
도 11은, 본 발명의 실시예 2에 있어서의 반도체 장치의 제조 장치를 설명하는 도면이다.
도 12는, 필러 범프의 구성을 설명하는 도면이다.
실시예 1
본 발명의 실시예 1에 대하여, 도 1 내지 도 6, 및 도 12를 참조하면서 설명한다. 도 1은, 본 발명의 실시예 1에 있어서의 반도체 칩의 임시 배치 공정을 설명하는 도면이다. 도 2는, 본 발명의 실시예 1에 있어서의 검사 공정을 설명하는 도면이다. 도 3은, 본 발명의 실시예 1에 있어서의 위치 수정 공정을 설명하는 도면이다. 도 4는, 본 발명의 실시예 1에 있어서의 접속 공정을 설명하는 도면이다. 도 5는, 본 발명의 실시예 1에 있어서의 반도체 장치의 제조 장치를 설명하는 도면이다. 도 6은, 본 발명에 있어서의 접착제의 온도-점도 특성을 설명하는 도면이다. 도 12는, 필러 범프의 구성을 설명하는 도면이다.
(기판)
도 1에 도시한 바와 같이, 기판(1)에는 그 상면(제1 주면)에 복수의 전극 패드(2)와 복수의 위치 결정용 마크(3)가 설치되어 있다. 기판(1)은, 실리콘으로 이루어지는 웨이퍼이며, 후술하는 반도체 칩(4)을 실장하는 영역마다 하나의 회로가 형성되어 있고, 기판(1)을 반도체 칩(4) 실장 후에 다이싱함으로써, 반도체 칩(4)을 탑재한 반도체 장치를 형성할 수 있다. 전극 패드(2)는, 기판(1) 내의 회로에 접속할 수 있는 입출력 단자로서 기능한다. 마크(3)는, 후술하는 바와 같이, 기판(1)의 위치를 검출하기 위한 표시이다.
또한, 실시예 1에 있어서는, 기판(1)을 실리콘으로 이루어지는 웨이퍼로 하였지만, 반드시 이것에 한정되는 것이 아니라, 반도체 장치의 상태에 따라 적절히 선택할 수 있다. 예를 들어, 실리콘 이외의 재료로 이루어지는 웨이퍼여도 되고, 유리 에폭시 기판이나 세라믹 기판으로 해도 된다.
(반도체 칩)
반도체 칩(4)은, 소편의 실리콘으로 이루어지는 반도체 칩이며, 그 제2 주면에는, 기판(1)의 전극 패드(2)에 대향하는 위치에 적어도 선단이 땜납으로 이루어지는 범프(5)가 형성되어 있다. 실시예 1에 있어서는, Sn-Ag로 이루어지는 땜납이 사용되고 있다. 또한, 도 1 내지 도 4에 있어서의 범프(5)는 둥글게 그려져 있지만, 바람직하게는 구리 필러(5P)의 선단에 땜납(5S)이 형성되어 있는 것이며, 그 구성을 도 12에 나타낸다. 또한, 제2 주면에는 범프(5)를 내포하도록, 사전에 열경화성의 비도전성 접착 필름(NCF)로 이루어지는 접착제(7)가 라미네이트되어 있다. 반도체 칩(4)의 제2 주면의 범프(5)로부터 반대면의 제1 주면까지 도시하지 않은 관통 전극이 설치되고, 이 관통 전극의 제1 주면측에는 전극 패드(6)가 설치되어 있으며, 이것에 의해, 제1 주면의 전극 패드(6)는, 관통 전극을 통해 제2 주면의 범프(5)에 전기적으로 접속되어 있다. 또한, 전극 패드(6)의 위치와 범프(5)의 위치는 Z 방향으로 상이할 뿐이며, X, Y의 위치 좌표는 동일하다.
또한, 실시예 1에 있어서는, 반도체 칩(4)을 실리콘으로 이루어지는 반도체 칩으로 하였지만, 반드시 이것에 한정되지 않고, 반도체 장치의 상태에 따라 적절히 선택할 수 있다. 예를 들어, 실리콘 이외의 재료로 이루어지는 반도체 칩이어도 된다.
(반도체 장치의 제조 장치)
본 발명의 실시예 1에 있어서의 반도체 장치의 제조 장치(30)에 대하여, 도 5를 참조하여 설명한다. 반도체 장치의 제조 장치(30)는, 제어부(20), 촬상 장치(11), 모니터 TV(14), 이동 수단(15), 흡착 노즐(16), 및 압착 헤드(13)를 포함하고 있다. 제어부(20)는 검사 처리부(21), 임시 배치 처리부(22), 위치 수정 처리부(23), 및 접속 처리부(24)를 구비하고 있다. 이동 수단(15)은, 흡착 노즐(16)을 갖고, 이 흡착 노즐(16)을 X, Y, Z 방향으로 이동 가능하게 구성되어 있다. 흡착 노즐(16)은, 히터를 내부에 포함하고 있으며, 가열하는 것이 가능하다. 또한, 압착 헤드(13)도 X, Y, Z 방향으로 이동 가능하게 구성됨과 함께, 내부에 설치된 히터에 의해 가열할 수 있다.
촬상 장치(11)는, CMOS 센서로 구성되고, 기판(1)의 마크(3) 및 각 임시 배치체(8)에 있어서의 반도체 칩(4)의 전극 패드(6)를 촬상한다. 촬상된 화상은, 제어부(20)에 있어서의 검사 처리부(21)에 입력되고, 화상 처리를 실시함으로써, 기판(1)의 마크(3)의 위치, 및 각 임시 배치체(8)에 있어서의 반도체 칩(4)의 전극 패드(6)의 위치를 계측하고, 각 반도체 칩(4)의 위치 어긋남량을 인식한다. 또한, 이 위치 어긋남량이 미리 정한 소정의 범위인지 여부를 판단한다. 촬상 장치(11)가 촬상한 화상은, 모니터 TV(14)로 모니터링할 수 있다.
임시 배치 처리부(22)는, 후술하는 임시 배치 공정을 제어한다. 즉, 이동 수단(15)과 흡착 노즐(16)을 제어하여, 반도체 칩(4)을 용기 등으로부터 취출하고, 검사 처리부(21)가 계측한 기판(1)의 마크(3)의 위치로부터 산출한 전극 패드(2)의 위치에 반도체 칩(4)의 범프(5)를 대향시키도록 위치 정렬하여 도 1과 같이 임시 배치한다.
위치 수정 처리부(23)는, 후술하는 위치 수정 공정을 제어한다. 그리고, 전술한 임시 배치 처리부와 마찬가지로 이동 수단(15)과 흡착 노즐(16)을 제어하여, 위치 어긋남량이 소정의 범위가 아닌 경우에, 당해 위치 어긋남 반도체 칩을 흡착 노즐(16)로 흡착 유지하면서, 위치 어긋남을 해소하도록 X, Y 방향으로 이동시킨다. 이때, 흡착 노즐(16)은 가열되어 후술하는 바와 같이, 접착제(7)가 연화되는 온도까지 가열함으로써, 용이하게 위치 어긋남 반도체 칩을 이동시킬 수 있다.
접속 처리부(24)는, 후술하는 접속 공정을 제어한다. 즉, 압착 헤드(13)를 구동 제어하여, 임시 배치체(8)를 가열, 가압하여, 반도체 칩(4)의 범프(5)와 기판(1)의 전극 패드(2)를 전기적으로 접속함과 함께, 접착제(7)를 경화 온도까지 가열하여 경화시킨다.
실시예 1에 있어서의 반도체 장치의 제조 방법은, 임시 배치 공정, 검사 공정, 위치 수정 공정, 접속 공정의 순으로 행해진다. 처음에, 임시 배치 공정에 대하여 설명한다.
(임시 배치 공정)
도 1에 도시한 바와 같이 임시 배치 공정에서는, 접착제(7)를 통하여, 반도체 칩(4)의 범프(5)와 기판(1)의 전극 패드(2)를 대향시키도록 위치 결정하여 임시 배치한다. 접착제(7)는, 열경화성의 비도전성 접착 필름(NCF)이며, 전술한 바와 같이 미리 반도체 칩(4)의 제2 주면에 범프(5)를 내포하도록 라미네이트되어 있다. 임시 배치 공정에서는, 반도체 칩(4)을 가열, 가압하여 기판(1)에 임시 배치되지만, 기판(1)의 전극 패드(2)에는 접촉하지 않도록 간극을 갖고 임시 배치된다. 반도체 칩(4)의 범프(5)의 선단으로부터 기판(1)의 전극 패드(2)의 표면까지의 간극은, 1 내지 5㎛가 바람직하고, 보다 바람직하게는 1 내지 3㎛이다.
이 값은, 실험적으로 구한 값이며, 이보다 간극을 좁게 하거나 범프(4)와 전극 패드(2)를 접촉시키거나 하면, 후술하는 접속 공정에서 양자를 접속했을 때, 범프(5)-전극 패드(2) 사이에 접착제(7)가 잔류할 가능성이 있음을 알 수 있다. 이것은, 트랩이라 불리는 현상으로서, 땜납 범프의 융점까지 가온함으로써, 땜납이 용융되어 접착제(7)를 말려 들어가게 하기 위해서라고 생각된다. 또한, 이 값보다 간극을 넓게 하면, 접속 공정에서 반도체 칩(4)을 가압했을 때, 반도체 칩(4)이 미끄러져서 위치 어긋남이 발생할 가능성이 있어, 품질에 중대한 문제로 된다.
접착제(7)는, 도 6에 도시한 바와 같이, 그 온도에 따라서 점도가 변동된다. 구체적으로는, 열경화성의 비도전성 접착 필름(NCF)인 접착제(7)는, 그 특성으로부터 정해지는 기준 온도 Ts 미만의 온도 영역에 있어서는 경화되지 않고, 가역적으로 온도 상승에 수반되어 점도가 낮아지는 성질을 나타내고, 또한, 온도를 저하시키면 점도가 높아지는 성질을 나타낸다. 한편, 기준 온도 Ts 이상의 온도 영역에 있어서는 경화되고, 불가역적으로 온도 상승에 수반되어 점도가 높아지는 성질을 나타낸다. 즉, 일단 기준 온도 Ts 이상으로 가열하면 온도가 저하되어도 점도가 저하되지 않고 경화 상태로 된다.
그 때문에, 임시 배치 공정에 있어서는, 기준 온도 Ts 미만의 온도이며, 접착제(7)가 연화되는 온도로 접착제(7)를 가열하여 반도체 칩(4)을 임시 배치한다. 그 후 방치함으로써, 접착제(7)의 온도가 내려가 점도가 높아지게 되어 반도체 칩(4)이 위치 어긋남되는 것을 방지할 수 있다.
임시 배치 공정에서는, 복수의 반도체 칩(4)을 기판(1) 위에 접착제(7)를 통해 임시 배치한다. 구체적으로는, 촬상 장치(11)에 의해 기판(1)의 마크(3)를 촬상하고, 검사 처리부(21)에서 마크(3)의 위치를 계측하여, 미리 정해진 마크(3)와 전극 패드(2)의 위치 관계로부터, 전극 패드(2)의 각각의 위치를 인식한다. 이어서, 이동 수단(15)에 의해 흡착 노즐(16)을 이동시켜 용기 등에 수납되어 있는 반도체 칩(4)의 제1 주면을 흡착한다. 그 후, 흡착 노즐(16)을 기판(1)의 상방으로 이동시켜, 기판(1)의 전극 패드(2)와 흡착 노즐(16)로 흡착되어 있는 반도체 칩(4)의 범프(5)를 대향시킨 후, 흡착 노즐(16)을 기판(1)의 전극 패드(2)에 근접시켜 가열, 가압하여 기판(1) 위에 임시 배치한다. 여기서, 전술한 바와 같이, 반도체 칩(4)의 범프(5)와의 간극은 전술한 범위 내로 고정해 둔다.
또한, 실시예 1에서는, 접착제(7)로서 접착 필름을 사용하여, 사전에 반도체 칩(4)에 라미네이트하도록 하였지만, 반드시 이것에 한정되지 않으며, 공정의 상태에 따라 적절히 선택할 수 있다. 예를 들어, 액상의 접착제를 사용하여, 도포 노즐로부터 기판(1) 위에 도포하도록 해도 된다.
(검사 공정)
복수의 임시 배치체(8)를 형성하였다면, 다음에는 검사 공정을 실시한다. 도 2를 참조하면서 검사 공정을 설명한다. 검사 공정에서는, 기판(1)의 전극 패드(2)와 각 임시 배치체(8)에 있어서의 반도체 칩(4)의 전극 패드(6)의 위치 어긋남을 검사하고, 위치 어긋남이 소정의 범위에 없는 임시 배치체(8)에 있어서의 반도체 칩(4)을 위치 어긋남 반도체 칩으로서 특정한다. 구체적으로는, 촬상 장치(11)에 의해 기판(1)의 마크(3), 및 각 임시 배치체(8)에 있어서의 반도체 칩(4)의 전극 패드(6)를 촬상하고, 촬상 화상을 검사 처리부(21)에 입력한다. 검사 처리부(21)는, 촬상 화상으로부터 기판(1)의 마크(3)의 위치, 및 각 임시 배치체(8)에 있어서의 반도체 칩(4)의 전극 패드(6)의 위치를 계측한다. 그리고, 계측한 기판(1)의 마크(3)의 위치로부터 기판(1)의 전극 패드(2)의 위치를 산출한다. 산출된 기판(1)의 전극 패드(2)의 위치와, 계측한 각 임시 배치체(8)에 있어서의 반도체 칩(4)의 전극 패드(6)의 위치로부터, 각 임시 배치체(8)에 있어서의 반도체 칩(4)의 위치 어긋남을 산출한다. 그리고 산출한 위치 어긋남이 미리 정한 소정의 범위인지 여부를 판단하고, 소정의 범위에 없는 반도체 칩(4)을 위치 어긋남 반도체 칩으로서 특정한다.
또한, 실시예 1에 있어서는, 촬상 장치(11)를 사용하여, 기판(1)의 마크(3)와 각 임시 배치체(8)에 있어서의 반도체 칩(4)의 전극 패드(6)를 촬상하도록 구성하였지만, 반드시 이것에 한정되지는 않고, 장치 구성의 상태에 따라 적절히 선택할 수 있다. 예를 들어, 촬상 장치(11)로서 X선 센서나 적외선 센서를 사용하여, 각 임시 배치체(8)를 투과시켜, 기판(1)의 전극 패드(2)와 각 임시 배치체(8)에 있어서의 반도체 칩(4)의 범프(5)의 위치 어긋남을 직접 계측해도 된다.
(위치 수정 공정)
도 3을 참조하면서, 위치 수정 공정을 설명한다. 전술한 검사 공정에서, 위치 어긋남된 반도체 칩(4)이 발견되면, 도 3에 도시한 바와 같이, 당해 반도체 칩(4)의 위치 어긋남을 해소하기 위해, 위치 수정 공정을 실시하여 그 위치를 수정한다. 구체적으로는, 흡착 노즐(16)로 위치 어긋남된 반도체 칩(4)의 제1 주면을 흡착 유지한 채, 위치 어긋남의 역방향으로 X, Y 방향으로 이동시킨다. 이 위치 수정 공정에서는, 접착제(7)를 기준 온도 Ts 미만의 온도이며 연화되는 온도로 가열하여 반도체 칩(4)을 이동시킨다. 그리고, 위치 수정 후, 방치함으로써, 접착제(7)의 온도가 내려가 점도가 높아지게 되어 반도체 칩(4)이 위치 어긋남되는 것을 방지할 수 있다.
(접속 공정)
도 4를 참조하면서, 접속 공정을 설명한다. 접속 공정에서는, 기판(1) 위의 임시 배치체(8)를 순차, 기준 온도 Ts 이상의 경화 온도에 접착제(7)를 가열하고, 또한 반도체 칩(4)을 가압하여, 범프(5)를 기판(1)의 전극 패드(2)에 접촉시켜 전기적으로 접속함과 함께, 접착제(7)를 경화시킨다. 구체적으로는, 압착 헤드(13)를 각 임시 배치체(8)의 상방까지 이동시켜, 다음에 압착 헤드(13)를 임시 배치체(8)에 근접시키고, 압착 헤드(13)를 가열하면서 반도체 칩(4)을 가압함으로써 행할 수 있다.
이 접속 공정은, 10초 정도의 시간을 요하므로, 복수의 임시 배치체(8)를 포함하는 면적을 갖는 압착 헤드를 사용하여, 복수의 반도체 칩(4)을 동시에 가열, 가압하도록 해도 된다.
이와 같이, 본 발명의 실시예 1에 의하면, 반도체 칩과 기판을 전기적으로 접속하는 반도체 장치의 제조 방법이며, 상기 반도체 칩의 제2 주면에는 범프가 형성되고, 상기 기판의 제1 주면에는 전극 패드가 형성되어 있으며, (A) 접착제를 통해 상기 범프와 상기 전극 패드를 대향시킨 임시 배치체를 복수 얻는 임시 배치 공정과, (B) 상기 임시 배치체에 있어서의 반도체 칩의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위에 없는 위치 어긋남 반도체 칩을 특정하는 검사 공정과, (C) 상기 위치 어긋남 반도체 칩이 있으면, 당해 위치 어긋남 반도체 칩을 이동시켜 위치를 수정하는 위치 수정 공정과, (D) 상기 임시 배치체에 있어서의 반도체 칩을 가열, 가압하여, 당해 반도체 칩의 상기 범프와 상기 기판의 상기 전극 패드를 전기적으로 접속함과 함께, 상기 접착제를 경화시키는 접속 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법에 의해, 위치 어긋남을 없애 반도체 칩을 기판에 접속할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.
또한, 반도체 칩의 제2 주면에 형성된 범프와, 기판 또는 반도체 칩(이하, 「기판 등」이라 함)의 제1 주면에 형성된 전극 패드를 전기적으로 접속하는 반도체 장치의 제조 장치이며, 반도체 칩을 흡착하여 기판 등 위로 이동시킴과 함께 가열, 가압하여, 기판 등의 제1 주면에 임시 배치하는 흡착 노즐과, 상기 반도체 칩 및 상기 기판 등을 촬상하는 촬상 장치와, 상기 기판 등의 제1 주면에 접착제를 통해 적층된 상기 반도체 칩을 가열, 가압하여 상기 범프와 상기 전극 패드를 전기적으로 접속함과 함께 상기 접착제를 경화시키는 압착 헤드와, 상기 흡착 노즐, 상기 촬상 장치, 및 상기 압착 헤드를 제어하는 제어부를 구비하고, 상기 제어부는, 상기 흡착 노즐을 제어하여, 접착제를 통해 상기 범프와 상기 전극 패드를 대향시켜 임시 배치체를 형성하는 임시 배치 처리부와, 상기 촬상 장치가 촬상한 화상에 기초하여, 상기 임시 배치체에 있어서의 반도체 칩과 상기 기판 등의 위치 어긋남을 검사하고, 위치 어긋남 반도체 칩을 특정하는 검사 처리부와, 상기 흡착 노즐을 제어하여, 당해 위치 어긋남 반도체 칩을 이동시켜 위치 수정하는 위치 수정 처리부와, 상기 압착 헤드를 제어하여, 상기 범프와 상기 전극 패드를 전기적으로 접속함과 함께 상기 접착제를 경화시키는 접속 처리부를 갖는 것을 특징으로 하는 반도체 장치의 제조 장치에 의해, 위치 어긋남을 없애 반도체 칩을 기판에 접속할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.
실시예 2
본 발명의 실시예 2에 대하여, 도 7 내지 도 12를 참조하면서 설명한다. 도 7은, 본 발명의 실시예 2에 있어서의 반도체 칩의 임시 배치 공정을 설명하는 도면이다. 도 8은, 본 발명의 실시예 2에 있어서의 검사 공정을 설명하는 도면이다. 도 9는, 본 발명의 실시예 2에 있어서의 위치 수정 공정을 설명하는 도면이다. 도 10은, 본 발명의 실시예 2에 있어서의 접속 공정을 설명하는 도면이다. 도 11은, 본 발명의 실시예 2에 있어서의 반도체 장치의 제조 장치를 설명하는 도면이다. 도 12는, 필러 범프의 구성을 설명하는 도면이다.
실시예 2는, 반도체 칩의 접속 대상이 기판이 아니라, 반도체 칩인 점이 실시예 1에 비하여 상이하다. 즉, 반도체 칩끼리를 적층한 반도체 장치의 제조에 대하여, 생산성을 향상시키는 것이다.
(베이스로 되는 반도체 칩의 준비)
도 7에 도시한 바와 같이, 복수의 반도체 칩(154)을 그 제2 주면을 아래로 하여, 임시 기판의 위에 배치해 둔다. 임시 기판은, 후속 공정에서 반도체 칩(154)이 분리되기 쉬운 표면 상태의 것이면 되며, 적절히 공정의 상태에 따라 선택할 수 있다. 예를 들어, 유리 에폭시 기판을 사용해도 되고, 판재나 스테이지의 위에 이형지를 점착한 것이어도 되며, 흡착 기능이 있는 스테이지를 사용해도 된다. 반도체 칩(154)은, 소편이 실리콘으로 이루어지는 반도체 칩이며, 그 제2 주면에는, 기판(1)의 전극 패드(2)에 대향하는 위치에 적어도 선단이 땜납으로 이루어지는 범프(155)가 형성되어 있다. 실시예 2에 있어서는, Sn-Ag로 이루어지는 땜납이 사용되어 있다. 또한, 실시예 1과 마찬가지로, 도 7 내지 도 10에 있어서의 범프(155)를 둥글게 그리고 있지만, 범프(155)로서 구리 필러(5P)의 선단에 땜납(5S)이 형성되어 있는 것을 사용하는 것이 바람직하다(도 12 참조). 반도체 칩(154)의 제2 주면의 범프(155)로부터 반대면의 제1 주면까지 도시하지 않은 관통 전극이 설치되고, 이 관통 전극의 제1 주면측에는 전극 패드(156)가 설치되어 있으며, 이것에 의해, 제1 주면의 전극 패드(156)는, 관통 전극을 통해 제2 주면의 범프(155)에 전기적으로 접속되어 있다. 또한, 전극 패드(6)의 위치와 범프(5)의 위치와는 Z 방향으로 상이할 뿐이며, X, Y의 위치 좌표는 동일하다.
(반도체 장치의 제조 장치)
본 발명의 실시예 2에 있어서의 반도체 장치의 제조 장치(130)에 대하여, 도 11을 참조하여 설명한다. 반도체 장치의 제조 장치(130)는, 제어부(120), X선 센서로 이루어지는 촬상 장치(111), X 선원(112), 모니터 TV(114), 이동 수단(115), 흡착 노즐(116), 및 압착 헤드(113)를 포함하고 있다. 제어부(120)는, 검사 처리부(121), 임시 배치 처리부(122), 위치 수정 처리부(123), 및 접속 처리부(124)를 구비하고 있다. 이동 수단(115)은, 흡착 노즐(116)을 갖고, 이 흡착 노즐(116)을 X, Y, Z 방향으로 이동 가능하도록 구성되어 있다. 흡착 노즐은 내부에 히터를 포함하고 있어 가열하는 것이 가능하도록 되어 있다. 또한, 압착 헤드(113)도 X, Y, Z 방향으로 이동 가능하게 구성되어 있음과 함께, 히터에 의해 가열할 수 있다.
X선원(112)에 의해 발생시킨 X선을 적층된 반도체 칩에 입사시키고, 투과된 X선을 X선 센서로 촬상하여, 범프와 전극 패드의 투시 화상을 얻는다. 촬상된 투시 화상은, 제어부(120)에 있어서의 검사 처리부(121)에 입력되고, 화상 처리를 실시함으로써, 반도체 칩(154)의 전극 패드(156)의 위치 및 반도체 칩(104)의 범프(105)의 위치(도 7, 도 8 참조)를 계측하고, 반도체 칩(154)과 반도체 칩(104)의 위치 어긋남을 인식한다. 또한, 이 위치 어긋남이 미리 정한 소정의 범위인지 여부를 판단한다. 또한, 촬상 장치(111)가 촬상한 투시 화상은, 모니터 TV(114)로 모니터링할 수 있다.
임시 배치 처리부(122)는, 후술하는 임시 배치 공정을 제어한다. 즉, 이동 수단(115)과 흡착 노즐(116)을 제어하여, 반도체 칩(104)을 용기 등으로부터 취출하고, 검사 처리부(121)가 계측한 반도체 칩(154)의 전극 패드(156)의 위치에 반도체 칩(104)의 범프(105)를 대향시키도록 위치 정렬하여 도 7과 같이 임시 배치한다.
위치 수정 처리부(123)는, 후술하는 위치 수정 공정을 제어하고, 위치 어긋남이 소정의 범위가 아닌 경우에, 당해 위치 어긋남 반도체 칩을 흡착 노즐(116)로 흡착 유지하면서, 위치 어긋남을 해소하도록 X, Y 방향으로 이동시킨다. 또한, 다단 적층의 경우에도, 상측(흡착 노즐(116)측)으로부터 열을 공급함으로써 최상단의 접착제(7)만 유동성을 높일 수 있기 때문에, 위치 어긋남 보정이 가능해진다.
접속 처리부(124)는, 후술하는 접속 공정을 제어한다. 즉, 압착 헤드(113)를 구동 제어하여, 임시 장착체(108)를 가압하여 반도체 칩(104)의 범프(105)와 반도체 칩(154)의 전극 패드(156)를 전기적으로 접속함과 함께, 접착제(107)를 경화 온도로 가열하여 경화시킨다.
실시예 2에 있어서의 반도체 장치의 제조 방법은, 임시 배치 공정, 검사 공정, 위치 수정 공정, 접속 공정의 순으로 행해진다.
(임시 배치 공정)
처음에, 임시 배치 공정에 대하여 설명한다. 도 7에 도시한 바와 같이 임시 배치 공정에서는, 접착제(107)를 통하여, 반도체 칩(104)의 범프(105)와 반도체 칩(154)의 전극 패드(156)를 대향시키도록 위치 결정하여 임시 배치한다. 반도체 칩(104)도 반도체 칩(154)과 마찬가지의 구성이며, 제2 주면으로부터 반대면의 제1 주면까지 도시하지 않는 관통 전극이 설치되고, 이 관통 전극의 제1 주면측에는 전극 패드(106)가 설치되어 있으며, 이것에 의해, 제1 주면의 전극 패드(106)는, 관통 전극을 통해 제2 주면의 범프(105)에 전기적으로 접속되어 있다. 또한, 전극 패드(106)의 위치와 범프(105)의 위치는 Z 방향으로 상이할 뿐이며, X, Y의 위치 좌표는 동일하다. 또한, 도 7 내지 도 10에 있어서의 범프(105)를 둥글게 그리고 있지만, 본 발명이 대상으로 하는 고집적의 반도체 장치에 있어서는 범프(5)로서 구리 필러(5P)의 선단에 땜납(5S)이 형성되어 있는 것을 사용하는 것이 바람직하다(도 12 참조). 접착제(107)는, 열경화성의 비도전성 접착 필름(NCF)이며, 미리 반도체 칩(104)의 제2 주면에 범프(105)를 내포하도록 라미네이트되어 있다. 임시 배치 공정에서는, 반도체 칩(104)을 가열, 가압하여 반도체 칩(154)에 임시 배치되지만, 반도체 칩(154)의 전극 패드(156)에는 접촉하지 않도록 간극을 갖고 임시 배치된다. 실시예 1과 마찬가지로, 반도체 칩(104)의 범프(105)의 선단으로부터 반도체 칩(154)의 전극 패드(156)의 표면까지의 간극은 1 내지 5㎛가 바람직하고, 보다 바람직하게는 1 내지 3㎛이다.
이 값은, 실험적으로 구한 값이며, 이보다 간극을 좁게 하거나 범프(104)와 전극 패드(156)를 접촉시키거나 하면, 후술하는 접속 공정에서 양자를 접속했을 때, 범프(105)-전극 패드(156) 사이에 접착제(107)가 잔류할 가능성이 있음을 알수 있다(트랩 현상). 또한, 이 값보다 간극을 넓게 하면, 접속 공정에서 반도체 칩(104)을 가압했을 때, 반도체 칩(104)이 미끄러져서 위치 어긋남이 발생할 가능성이 있어, 품질에 중대한 문제로 된다.
접착제(107)는, 도 6에 도시한 바와 같이, 그 온도에 따라서 점도가 변동된다. 구체적으로는, 열경화성의 비도전성 접착 필름(NCF)인 접착제(107)는, 그 특성으로부터 정해지는 기준 온도 Ts 미만의 온도 영역에 있어서는 경화되지 않고, 가역적으로 온도 상승에 수반되어 점도가 낮아지는 성질을 나타내고, 또한, 온도를 저하시키면 점도가 높아지는 성질을 나타낸다. 한편, 기준 온도 Ts 이상의 온도 영역에 있어서는 경화되고, 불가역적으로 온도 상승에 수반되어 점도가 높아지는 성질을 나타낸다. 즉, 기준 온도 Ts 이상으로 일단 가열하면 온도가 저하되어도 점도가 저하되지 않고 경화 상태로 된다.
그 때문에, 임시 배치 공정에 있어서는, 접착제(107)를 기준 온도 Ts 미만의 온도이며 연화되는 온도로 가열하여 반도체 칩(104)을 임시 배치한다. 그 후 방치함으로써, 접착제(107)의 온도가 내려가 점도가 높아지게 되어 반도체 칩(104)이 위치 어긋남되는 것을 방지할 수 있다.
임시 배치 공정에서는, 복수의 반도체 칩(104)을 반도체 칩(154) 위에 접착제(107)를 통해 임시 배치하여 복수의 임시 배치체(108)를 형성한다. 구체적으로는, 이동 수단(115)에 의해 흡착 노즐(116)을 이동시켜 용기 등에 수납되어 있는 반도체 칩(104)의 제1 주면을 흡착한다. 그 후, 흡착 노즐(116)을 반도체 칩(154)의 상방으로 이동시키고, 반도체 칩(154)의 전극 패드(156)와 흡착 노즐(116)로 흡착되어 있는 반도체 칩(104)의 범프(105)를 대향시킨 후, 흡착 노즐(116)을 반도체 칩(154)의 전극 패드(156)에 근접시켜 가열, 가압하여 반도체 칩(154) 위에 임시 배치한다. 여기서, 전술한 바와 같이, 반도체 칩(104)의 범프(105)와의 간극은 전술한 범위 내에 고정해 둔다. 또한, 반도체 칩(104)을 적층하기 전의 반도체 칩(154)의 전극 패드(156)의 위치를 미리 CCD 카메라 등의 촬상 장치로 촬상하여 위치를 계측해서 기억해 두면 정확하게 적층할 수 있다.
(검사 공정)
복수의 임시 배치체(108)를 형성하였다면, 다음에는 검사 공정을 실시한다. 도 8을 참조하면서, 검사 공정을 설명한다. 검사 공정에서는, 반도체 칩(154)의 전극 패드(156)와 반도체 칩(104)의 전극 패드(106)의 위치 어긋남을 검사하고, 위치 어긋남이 소정의 범위에 없는 임시 배치체(108)에 있어서의 반도체 칩(104)을 위치 어긋남 반도체 칩으로서 특정한다. 구체적으로는, 촬상 장치(111)가 X 선원(112)으로부터의 X선을 촬상함으로써, 반도체 칩(104)의 범프(105)와 반도체 칩(154)의 전극 패드(156)의 투시 화상을 촬상한다. 촬상 화상은, 검사 처리부(121)에 입력된다. 검사 처리부(121)는, 촬상 화상으로부터 반도체 칩(154)의 전극 패드(156)의 위치와, 반도체 칩(104)의 범프(105)의 위치로부터, 각 배치체(108)에 있어서의 반도체 칩(104)의 위치 어긋남을 산출한다. 그리고 산출한 위치 어긋남이 미리 정한 소정의 범위인지 여부를 판단하여, 소정의 범위에 없는 반도체 칩(104)을 위치 어긋남 반도체 칩으로서 특정한다.
또한, 실시예 2에 있어서는, 촬상 장치(111)와 X선원(112)을 사용하여, 반도체 칩(154)의 전극 패드(156)와 반도체 칩(104)의 범프(5)의 투시 화상을 촬상하도록 구성하였지만, 반드시 이것에 한정되지는 않고, 장치 구성의 상태에 따라 적절히 선택할 수 있다. 예를 들어, 촬상 장치로서 적외선 센서를 사용하여, 적외선원으로부터의 적외선이 임시 배치체(108)를 투과시켜, 반도체 칩(154)의 전극 패드(156)와 반도체 칩(104)의 범프(105)의 투시 화상을 촬상하도록 해도 되고, CCD 카메라나 CMOS 센서 등을 사용하여, 반도체 칩(104)을 적층하기 전의 반도체 칩(154)의 전극(156)의 위치를 계측, 기억해 두고, 반도체 칩(104)을 적층한 후, 당해 반도체 칩(104)의 전극 패드(106)를 CCD 카메라나 CMOS 센서 등으로 촬상하고, 양자의 위치 어긋남을 검사하도록 해도 된다.
(위치 수정 공정)
도 9를 참조하면서, 위치 수정 공정을 설명한다. 전술한 검사 공정에서, 위치 어긋남된 반도체 칩(104)이 발견되면, 도 9에 도시한 바와 같이, 당해 반도체 칩(104)의 위치 어긋남을 해소하기 위해, 위치 수정 공정을 실시하여 그 위치를 수정한다. 구체적으로는, 흡착 노즐(116)로 위치 어긋남된 반도체 칩(104)의 제1 주면을 흡착 유지한 채, 위치 어긋남의 역방향으로 X, Y 방향으로 이동시킨다. 이 위치 수정 공정에서는, 접착제(107)를 기준 온도 Ts 미만의 온도이며 연화되는 온도로 가열하여 반도체 칩(104)을 이동시킨다. 또한, 상술한 바와 같이, 다단 적층의 경우에도, 상측(흡착 노즐(116)측)으로부터 열을 공급함으로써 최상단의 접착제(7)만 연화되는 온도로 가열할 수 있기 때문에, 위치 어긋남 보정이 가능해진다. 그리고, 위치 수정 후 방치함으로써, 접착제(107)의 온도가 내려가 점도가 높아지게 되어 반도체 칩(104)이 위치 어긋남되는 것을 방지할 수 있다.
(접속 공정)
도 10을 참조하면서, 접속 공정을 설명한다. 접속 공정에서는, 임시 기판 위의 임시 배치체(108)에 있어서의 반도체 칩(104)을 가압하여 범프(105)를 반도체 칩(154)의 전극 패드(156)에 접촉시켜 전기적으로 접속함과 함께, 접착제(107)를 기준 온도 Ts 이상으로 가열하여 접착제(107)를 경화시킨다. 구체적으로는, 압착 헤드(113)를 각 임시 배치체(108)의 상방까지 이동시키고, 다음에 압착 헤드(113)를 임시 배치체(108)에 근접시켜, 반도체 칩(104)을 가열, 가압함으로써 행할 수 있다.
이 접속 공정은, 10초 정도의 시간을 요하므로, 복수의 임시 배치체(108)를 포함하는 면적을 갖는 압착 헤드를 사용하여, 복수의 반도체 칩(104)을 동시에 가열, 가압하도록 해도 된다.
임시 배치 공정, 검사 공정, 및 위치 수정 공정을 복수 회 반복함으로써, 반도체 칩(104)을 다단으로 적층한 임시 배치체(108)를 제조할 수 있다. 이 경우의 접속 공정에서는, 압착 헤드(113)로 일괄하여 모든 범프와 전극 패드를 전기적으로 접속함과 함께 모든 접착제(107)를 경화시킨다. 이에 의해, 위치 어긋남이 없는 반도체 칩(104)을 다단으로 적층한 임시 배치체(108)를 제조할 수 있다.
이와 같이, 본 발명의 실시예 2에 의하면, 반도체 칩을 적층한 반도체 장치를 얻는 반도체 장치의 제조 방법이며, 각 반도체 칩의 제1 주면에는 전극 패드가 형성되고 제2 주면에는 범프가 형성되어 있으며, (A) 반도체 칩의 제1 주면을 위로 하여 당해 반도체 칩을 임시 기판 위에 복수 배치하는 배치 공정과, (B) 새로운 반도체 칩의 제2 주면에 형성된 범프와, 상기 임시 기판 위의 반도체 칩의 제1 주면에 형성된 전극 패드를 접착제를 통해 대향시킨 임시 배치체를 복수 얻는 임시 배치 공정과, (C) 상기 임시 배치체에 있어서의 새로운 반도체 칩의 상기 범프와, 당해 범프와 대향하는 상기 전극 패드의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위에 없는 위치 어긋남 반도체 칩을 특정하는 검사 공정과, (D) 상기 위치 어긋남 반도체 칩이 있으면, 당해 위치 어긋남 반도체 칩을 이동시켜 위치를 수정하는 위치 수정 공정과, (E) 상기 임시 배치체에 있어서의 각 반도체 칩을 일괄하여, 가열, 가압하여 반도체 칩 간의 범프와 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 접착제를 경화시키는 접속 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법에 의해, 위치 어긋남을 없애 반도체 칩을 기판에 접속할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.
본 발명에 있어서의 반도체 장치의 제조 방법 및 제조 장치는, 기판 또는 반도체 칩에 반도체 칩을 적층하는 분야에 널리 사용할 수 있다.
1: 기판
2: 전극 패드
3: 마크
4: 반도체 칩
5: 범프
6: 전극 패드
7: 접착제
8: 임시 배치체
11: 촬상 장치
13: 압착 헤드
14: 모니터 TV
15: 이동 수단
16: 흡착 노즐
20: 제어부
21: 검사 처리부
22: 임시 배치 처리부
23: 위치 수정 처리부
24: 접속 처리부
30: 반도체 장치의 제조 장치
104: 반도체 칩
105: 범프
106: 전극 패드
107: 접착제
108: 임시 배치체
111: X선 센서
112: X선원
113: 압착 헤드
114: 모니터 TV
115: 이동 수단
116: 흡착 노즐
120: 제어부
121: 검사 처리부
122: 임시 배치 처리부
123: 위치 수정 처리부
124: 접속 처리부
130: 반도체 장치의 제조 장치
154: 반도체 칩
155: 범프
156: 전극 패드

Claims (6)

  1. 반도체 칩과, 기판을 전기적으로 접속하는 반도체 장치의 제조 방법이며,
    상기 반도체 칩의 제2 주면에는 범프가 형성되고, 상기 기판의 제1 주면에는 전극 패드가 형성되어 있으며,
    (A) 접착제를 통해 상기 범프와 상기 전극 패드를 대향시킨 임시 배치체를 복수 얻는 임시 배치 공정과,
    (B) 상기 임시 배치체에 있어서의 반도체 칩의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위에 없는 위치 어긋남 반도체 칩을 특정하는 검사 공정과,
    (C) 상기 위치 어긋남 반도체 칩이 있으면, 당해 위치 어긋남 반도체 칩을 이동시켜 위치를 수정하는 위치 수정 공정과,
    (D) 상기 임시 배치체에 있어서의 반도체 칩을 가열, 가압하여, 당해 반도체 칩의 상기 범프와 상기 기판의 상기 전극 패드를 전기적으로 접속함과 함께, 상기 접착제를 경화시키는 접속 공정을
    구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 반도체 칩을 적층한 반도체 장치를 얻는 반도체 장치의 제조 방법이며,
    각 반도체 칩의 제1 주면에는 전극 패드가 형성되고, 제2 주면에는 범프가 형성되어 있으며,
    (A) 반도체 칩의 제1 주면을 위로 하여 당해 반도체 칩을 임시 기판 위에 복수 배치하는 배치 공정과,
    (B) 새로운 반도체 칩의 제2 주면에 형성된 범프와, 상기 임시 기판 위의 반도체 칩의 제1 주면에 형성된 전극 패드를 접착제를 통해 대향시킨 임시 배치체를 복수 얻는 임시 배치 공정과,
    (C) 상기 임시 배치체에 있어서의 새로운 반도체 칩의 상기 범프와, 당해 범프와 대향하는 상기 전극 패드의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위에 없는 위치 어긋남 반도체 칩을 특정하는 검사 공정과,
    (D) 상기 위치 어긋남 반도체 칩이 있으면, 당해 위치 어긋남 반도체 칩을 이동시켜 위치를 수정하는 위치 수정 공정과,
    (E) 상기 임시 배치체에 있어서의 각 반도체 칩을 일괄하여, 가열, 가압하여 반도체 칩 간의 범프와 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 접착제를 경화시키는 접속 공정을
    구비한 것을 특징으로 하는, 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 임시 배치 공정 (B), 상기 검사 공정 (C), 상기 위치 수정 공정 (D)를 복수 회 반복하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 접착제는 열경화성의 비도전성 접착 필름(NCF)이며, 상기 위치 수정 공정 (D)에 있어서는, 상기 접착제가 연화되는 온도로 가열하여 당해 위치 어긋남 반도체 칩을 이동시키는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 범프는 적어도 선단 부분에 땜납을 갖고 있으며, 당해 범프와 대향하는 전극 패드의 간극은 1㎛ 내지 5㎛의 범위 내인 것을 특징으로 하는, 반도체 장치의 제조 방법.
  6. 반도체 칩의 제2 주면에 형성된 범프와, 기판 또는 반도체 칩(이하, 「기판 등」이라 함)의 제1 주면에 형성된 전극 패드를 전기적으로 접속하는 반도체 장치의 제조 장치이며,
    반도체 칩을 흡착하여 기판 등 위로 이동시킴과 함께 가열, 가압하여, 기판 등의 제1 주면에 임시 배치하는 흡착 노즐과,
    상기 반도체 칩 및 상기 기판 등을 촬상하는 촬상 장치와,
    상기 기판 등의 제1 주면에 접착제를 통해 적층된 상기 반도체 칩을 가열, 가압하여 상기 범프와 상기 전극 패드를 전기적으로 접속함과 함께 상기 접착제를 경화시키는 압착 헤드와,
    상기 흡착 노즐, 상기 촬상 장치 및 상기 압착 헤드를 제어하는 제어부를
    구비하고,
    상기 제어부는,
    상기 흡착 노즐을 제어하여, 접착제를 통해 상기 범프와 상기 전극 패드를 대향시켜 임시 배치체를 형성하는 임시 배치 처리부와,
    상기 촬상 장치가 촬상한 화상에 기초하여, 상기 임시 배치체에 있어서의 반도체 칩과 상기 기판 등의 위치 어긋남을 검사하고, 위치 어긋남 반도체 칩을 특정하는 검사 처리부와,
    상기 흡착 노즐을 제어하여, 당해 위치 어긋남 반도체 칩을 이동시켜 위치 수정하는 위치 수정 처리부와,
    상기 압착 헤드를 제어하여, 상기 범프와 상기 전극 패드를 전기적으로 접속함과 함께 상기 접착제를 경화시키는 접속 처리부를
    갖는 것을 특징으로 하는, 반도체 장치의 제조 장치.
KR1020187027596A 2016-03-30 2017-03-21 반도체 장치의 제조 방법 및 제조 장치 KR102227444B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016067397A JP6613194B2 (ja) 2016-03-30 2016-03-30 半導体装置の製造方法及び製造装置
JPJP-P-2016-067397 2016-03-30
PCT/JP2017/011082 WO2017169943A1 (ja) 2016-03-30 2017-03-21 半導体装置の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
KR20180128411A true KR20180128411A (ko) 2018-12-03
KR102227444B1 KR102227444B1 (ko) 2021-03-11

Family

ID=59965207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187027596A KR102227444B1 (ko) 2016-03-30 2017-03-21 반도체 장치의 제조 방법 및 제조 장치

Country Status (4)

Country Link
JP (1) JP6613194B2 (ko)
KR (1) KR102227444B1 (ko)
CN (1) CN109155261B (ko)
WO (1) WO2017169943A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200142135A (ko) * 2019-06-11 2020-12-22 세메스 주식회사 다이 본딩 방법 및 다이 본딩 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217718B1 (en) * 2017-10-13 2019-02-26 Denselight Semiconductors Pte. Ltd. Method for wafer-level semiconductor die attachment
JP7402188B2 (ja) * 2021-01-05 2023-12-20 プライムプラネットエナジー＆ソリューションズ株式会社 積層型電極体の製造方法および製造装置
CN112951972B (zh) * 2021-02-02 2022-08-16 东莞市中麒光电技术有限公司 一种cob模块修复方法
CN113013307A (zh) * 2021-03-01 2021-06-22 东莞市中麒光电技术有限公司 一种显示模块故障芯片修复方法
CN113394241B (zh) * 2021-06-10 2022-10-14 东莞市中麒光电技术有限公司 一种精准稳定的芯片巨量转移方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034599A (ja) * 2009-11-12 2010-02-12 Fujitsu Ltd 電子部品の実装方法
JP2010232234A (ja) 2009-03-26 2010-10-14 Toray Eng Co Ltd 実装装置および実装方法
JP2011199184A (ja) * 2010-03-23 2011-10-06 Fujifilm Corp 基板実装装置及び基板実装方法
JP2012222038A (ja) 2011-04-05 2012-11-12 Elpida Memory Inc 半導体装置の製造方法
WO2013133015A1 (ja) * 2012-03-07 2013-09-12 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3323395B2 (ja) * 1995-03-24 2002-09-09 松下電器産業株式会社 フラットパネルディスプレイへのｉｃ部品の接合方法
JP3147116B2 (ja) * 1999-07-16 2001-03-19 松下電器産業株式会社 電子部品の半田付け方法及び電子部品の仮止め用ボンド
JP2007220837A (ja) * 2006-02-16 2007-08-30 Juki Corp 電子部品実装方法及び装置
JP2009239256A (ja) * 2008-03-03 2009-10-15 Panasonic Corp 半導体装置及びその製造方法
US8334170B2 (en) * 2008-06-27 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking devices
JP2011199138A (ja) * 2010-03-23 2011-10-06 Fujikura Ltd 電子部品相互の接続方法及び接続構造
JP5772050B2 (ja) * 2011-02-22 2015-09-02 富士通株式会社 半導体装置及びその製造方法、電源装置
JP2015095499A (ja) * 2013-11-11 2015-05-18 東レ株式会社 半導体装置の製造方法
JP2016009850A (ja) * 2014-06-26 2016-01-18 東レエンジニアリング株式会社 実装装置および実装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232234A (ja) 2009-03-26 2010-10-14 Toray Eng Co Ltd 実装装置および実装方法
JP2010034599A (ja) * 2009-11-12 2010-02-12 Fujitsu Ltd 電子部品の実装方法
JP2011199184A (ja) * 2010-03-23 2011-10-06 Fujifilm Corp 基板実装装置及び基板実装方法
JP2012222038A (ja) 2011-04-05 2012-11-12 Elpida Memory Inc 半導体装置の製造方法
WO2013133015A1 (ja) * 2012-03-07 2013-09-12 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200142135A (ko) * 2019-06-11 2020-12-22 세메스 주식회사 다이 본딩 방법 및 다이 본딩 장치

Also Published As

Publication number Publication date
WO2017169943A1 (ja) 2017-10-05
CN109155261A (zh) 2019-01-04
JP2017183456A (ja) 2017-10-05
CN109155261B (zh) 2022-04-01
KR102227444B1 (ko) 2021-03-11
JP6613194B2 (ja) 2019-11-27

Similar Documents

Publication Publication Date Title
KR102227444B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
KR102230921B1 (ko) 반도체 장치의 제조 방법, 및 실장 장치
TWI467681B (zh) 半導體裝置之製造方法
JP6256486B2 (ja) 実装装置及びそのオフセット量補正方法
CN109103117B (zh) 结合半导体芯片的设备和结合半导体芯片的方法
CN110226220B (zh) 接合装置和接合方法
KR20150136510A (ko) 실장 방법 및 실장 장치
WO2010016570A1 (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
KR102196325B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP4831091B2 (ja) ダイボンディング装置及びダイボンディング方法
TWI746888B (zh) 封裝裝置
KR20120090202A (ko) 반도체 패키지 제조용 스테이지 블럭
US11069651B2 (en) Method of mounting die
KR20190116235A (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
KR20140071932A (ko) 실장 장치 및 실장 방법
KR20180072035A (ko) 본딩 장치
KR102252732B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
JP4119031B2 (ja) レベリング装置、レベリング方法、ボンディング装置及びボンディング方法
KR101909109B1 (ko) 반도체 디바이스의 제조 방법
JP6461822B2 (ja) 半導体装置の実装方法および実装装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant