KR102230921B1 - 반도체 장치의 제조 방법, 및 실장 장치 - Google Patents

반도체 장치의 제조 방법, 및 실장 장치 Download PDF

Info

Publication number
KR102230921B1
KR102230921B1 KR1020197011854A KR20197011854A KR102230921B1 KR 102230921 B1 KR102230921 B1 KR 102230921B1 KR 1020197011854 A KR1020197011854 A KR 1020197011854A KR 20197011854 A KR20197011854 A KR 20197011854A KR 102230921 B1 KR102230921 B1 KR 102230921B1
Authority
KR
South Korea
Prior art keywords
bonding
semiconductor die
alignment mark
substrate
image
Prior art date
Application number
KR1020197011854A
Other languages
English (en)
Other versions
KR20190052136A (ko
Inventor
코헤이 세야마
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20190052136A publication Critical patent/KR20190052136A/ko
Application granted granted Critical
Publication of KR102230921B1 publication Critical patent/KR102230921B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 장치의 제조 방법은 얼라인먼트 마크(52)를 투과하는 가기판(300)을 본딩면(51)에 재치하는 재치 공정과, 얼라인먼트 마크의 화상(51) 및 반도체 다이(200)의 화상을 취득하는 화상 취득 공정과, 화상 취득 공정에서 취득한 얼라인먼트 마크(300)의 화상 및 반도체 다이(200)의 화상에 기초하여 가기판(300)에 반도체 다이(200)를 압착하는 본딩 헤드(30)의 수평 방향의 위치를 보정하는 보정 공정과, 보정된 수평 방향의 위치에 기초하여 반도체 다이(200)를 투과 기판(300)에 압착하는 압착 공정을 포함한다. 이것에 의해, 가기판 위에 배치된 반도체 다이 사이의 간격의 불균일을 억제할 수 있는 반도체 장치의 제조 방법 및 실장 장치를 제공한다.

Description

반도체 장치의 제조 방법, 및 실장 장치
본 발명은 반도체 장치의 제조 방법, 및 실장 장치에 관한 것이다.
종래, 반도체 장치의 더한층의 소형화, 고집적화 및 저비용화를 목적으로 하여 팬아웃형 WLP(Wafer-Level-Packaging)가 제안되었다(예를 들면, 특허문헌 1).
팬아웃형 WLP에서는, 이하의 공정을 거쳐 반도체 장치를 제조한다.
1. 회로 패턴이 형성된 반도체 웨이퍼를 다이싱하여, 복수의 반도체 다이를 낱개화한다.
2. 실장 장치를 사용하여 반도체 다이를 소정의 간격마다 가기판 위에 압착한다.
3. 가기판 위에 배치된 복수의 반도체 다이를 수지로 몰딩한다.
4. 몰딩된 반도체 다이를 가기판으로부터 박리하여, 반도체 다이가 가기판에 압착되어 있던 면을 노출시킨다.
5. 노출된 반도체 다이의 면에 배선층 및 범프 전극을 형성한다.
6. 몰딩된 복수의 반도체 다이를 다이싱하여, 배선층 및 범프 전극이 형성된 반도체 다이를 낱개화한다.
일본 특표 2013-520826
그러나, 반도체 다이를 소정의 간격마다 압착하는 공정에 있어서, 얼라인먼트 마크가 형성되어 있지 않은 가기판이 사용되는 경우가 있다. 이 경우, 실장 장치는 리니어 인코더 등의 기계적인 좌표를 바탕으로 가기판에 반도체 다이를 압착하게 된다.
기계적인 좌표를 바탕으로 반도체 다이를 가기판에 압착하면, 기계적인 좌표의 벗어남이나 열적 영향에 의해 반도체 다이가 가기판에 압착되는 위치에 어긋남이 발생하여, 반도체 다이 간의 간격에 불균일이 발생한다. 반도체 다이 간의 간격의 불균일은 불균일을 고려한 여유가 있는 사이즈로 배선층을 형성할 필요를 생기게 하기 때문에, 반도체 다이의 고집적화, 소형화를 저해하는 요인이 된다. 또한, 반도체 다이 간의 간격이 크게 불균일이 생긴 경우, 반도체 장치의 불량을 일으킨다.
또한, 가기판에 얼라인먼트 마크가 형성되어 있었다고 해도, 가기판의 열팽창 등에 의해 반도체 다이 간의 간격이 불균일하게 되는 것도 예상된다.
그래서, 본 발명은 가기판 위에 배치된 반도체 다이 간의 간격의 불균일을 억제할 수 있는 반도체 장치의 제조 방법 및 실장 장치를 제공하는 것을 목적으로 한다.
본딩면에 얼라인먼트 마크가 형성된 본딩 스테이지 위에, 상기 얼라인먼트 마크를 투과하는 투과 기판을 상기 본딩면에 재치하는 재치 공정과, 카메라에 의해 상기 본딩 스테이지의 상방으로부터 상기 투과 기판을 투과한 상기 얼라인먼트 마크를 촬상하고, 상기 얼라인먼트 마크의 화상을 취득하는 화상 취득 공정과, 상기 화상 취득 공정에서 취득한 상기 얼라인먼트 마크의 화상에 기초하여, 상기 투과 기판에 반도체 다이를 압착하는 본딩 헤드의 수평 방향의 위치를 보정하는 보정 공정과, 보정된 상기 수평 방향의 위치에 기초하여 상기 반도체 다이를 상기 투과 기판에 압착하는 압착 공정을 포함하는, 반도체 장치의 제조 방법.
흡착면에 반도체 다이를 유지하는 본딩 툴을 갖고, 상기 반도체 다이를 투과 기판 위에 압착하는 본딩 헤드와, 본딩면에 얼라인먼트 마크를 갖고, 상기 본딩면 위에 상기 얼라인먼트 마크를 투과하는 투과 기판을 재치하는 본딩 스테이지와, 상기 본딩 스테이지의 상방으로부터 상기 투과 기판을 투과한 상기 얼라인먼트 마크를 촬상하고, 상기 얼라인먼트 마크의 화상을 취득하는 카메라와, 상기 카메라가 취득한 상기 얼라인먼트 마크의 화상에 기초하여, 상기 본딩 헤드가 상기 투과 기판에 상기 반도체 다이를 압착하는 수평 방향의 위치를 보정하는 보정부를 구비하는, 실장 장치.
본 발명에 의하면, 가기판 위에 배치된 반도체 다이 간의 간격의 불균일을 억제할 수 있다.
도 1은 본 발명의 제1 실시형태에서의 실장 장치를 도시하는 모식도이다.
도 2는 본딩 스테이지를 도시하는 상면도이다.
도 3은 본딩 스테이지 및 반도체 다이가 실장된 가기판을 도시하는 측방 단면도이다.
도 4는 반도체 다이가 실장된 가기판 및 본딩 스테이지를 도시하는 상면도이다.
도 5는 가기판에 반도체 다이를 압착할 때의 공정을 나타내는 플로우차트이다.
도 6은 본딩 툴의 위치를 보정할 때의 보정부의 동작을 나타내는 모식도이다.
도 7은 본 발명의 제2 실시형태에 따른 본딩 툴의 위치를 보정할 때의 보정부의 동작을 나타내는 모식도이다.
도 8은 본 발명의 제3 실시형태에 따른 실장 장치를 도시하는 모식도이다.
도 9는 본 발명의 제4 실시형태에서의 실장 장치를 도시하는 모식도이다.
도 10은 가기판에 반도체 다이를 압착할 때의 본딩 헤드의 동작을 도시하는 모식도이며, (a)는 본딩 헤드를 이동시키기 전, (b)는 본딩 헤드를 이동시킨 후, (c)는 계속해서 반도체 다이를 가기판에 압착하는 경우를 나타낸다.
(발명을 실시하기 위한 형태)
이하에 본 발명의 실시형태를 설명한다. 이하의 도면의 기재에서, 동일 또는 유사한 구성요소는 동일 또는 유사한 부호로 나타내고 있다. 도면은 예시이며, 각 부의 치수나 형상은 모식적인 것으로, 본원발명의 기술적 범위를 당해 실시형태에 한정하여 해석해서는 안 된다.
(제1 실시형태)
도 1은 제1 실시형태에 따른 실장 장치를 도시하는 모식도이다. 도 1에 도시하는 바와 같이, 실장 장치(1)는 다이싱된 반도체 웨이퍼(100)로부터 반도체 다이(200)를 픽업하는 픽업부(20)와, 가기판(300)을 지지하는 본딩 스테이지(50)와, 픽업부(20)와 본딩 스테이지(50) 사이를 이동하는 본딩 헤드(30)와, 본딩 스테이지(50)의 상방에 배치된 2시야 카메라(40)를 구비한다. 이 실장 장치(1)는 반도체 웨이퍼(100)로부터 픽업된 반도체 다이(200)를 두께 방향으로 180도 반전시켜 기판 등에 실장하는 소위 플립 칩 본더이다. 또한, 가기판(300)은 투과 기판의 일례이다.
픽업부(20)는 반도체 웨이퍼(100)가 첩부된 다이싱 시트(101)를 유지하는 픽업 스테이지(21)와, 픽업 스테이지(21)의 관통 구멍으로부터 반도체 다이(200)를 밀어올려, 반도체 다이(200)를 다이싱 시트(101)로부터 떼는 밀어올림 핀(22)과, 밀어올려진 반도체 다이(200)를 흡착하여 픽업하는 픽업 헤드(23)를 구비한다.
픽업 헤드(23)는 회전축(O)을 중심으로 회전하고, 픽업한 반도체 다이(200)를 두께 방향으로 180도 반전시켜 반도체 다이(200)가 다이싱 시트(101)에 접착되어 있던 면을 상방을 향하게 한다.
본딩 헤드(30)는 도시하지 않은 XY 구동 기구에 의해 본딩 스테이지(50)의 본딩면(51)과 평행한 수평 방향(A)으로 구동하고, 도시하지 않은 Z축 구동 기구에 의해 수평 방향(A)과 직교하는 수직 방향(B)으로 구동한다. 또한, 본딩 헤드(30)는 반도체 다이(200)를 흡착하여 지지하는 본딩 툴(31)을 구비한다.
본딩 헤드(30)는 본딩 툴(31)을 본체부(32)에 내장된 하중 제어 기구에 의해 수직 방향(B)으로 구동시킴과 아울러, 본딩 툴(31)에 흡착된 반도체 다이(200)를 본딩할 때의 하중을 제어한다. 또한, 본딩 헤드(30)는 수평 방향(A)으로 이동할 때에 리니어 인코더(33)의 값을 읽어냄으로써 위치 및 이동량이 제어된다.
또한, 본딩 툴(31)의 선단에는, 반도체 다이(200)를 가기판(300)에 압착할 때에 반도체 다이(200)를 50℃∼200℃의 범위에서 가열하는 본딩 히터가 부착되어 있다.
2시야 카메라(40)는 도시하지 않은 구동 기구에 의해 본딩 스테이지(50) 위를 이동 가능한 암(41)과, 암(41)의 선단에 설치된 2개의 촬상 소자(42a, 42b)를 구비한다. 촬상 소자(42a, 42b)는 동일 광축 위에 대향하여 설치되고, 본딩 헤드(30)에 유지된 반도체 다이(200)와 본딩 스테이지(50) 및 본딩면(51)을 동시에 촬상한다.
도 2는 본딩 스테이지 및 반도체 다이가 실장된 가기판을 도시하는 측방 단면도이고, 도 3은 본딩 스테이지를 도시하는 상면도이고, 도 4는 본딩 스테이지 및 가기판을 도시하며, 반도체 다이가 본딩된 상태를 나타내는 상면도이다.
본딩 스테이지(50)는 도시하지 않은 반송 기구에 의해 반송된 가기판(300)을 진공 흡착하여 지지하는 본딩면(51)을 갖는다. 본딩면(51)에는, 도 3에 도시하는 바와 같이, 가기판(300)이 재치되는 영역에 십(十)자 형상의 복수의 얼라인먼트 마크(52)가 형성되어 있다.
얼라인먼트 마크(52)는, 소정의 간격마다, 가기판(300)에 실장되는 반도체 다이(200)의 수에 대응하여 설치되어 있다. 얼라인먼트 마크(52)는, 예를 들면, 에칭, 도금, 도료, 홈 등으로 형성된 마크이며, 2시야 카메라(40)에서 얼라인먼트 마크(52)의 위치를 인식할 수 있는 양태이면 사용할 수 있다.
본딩 스테이지(50)에 재치된 가기판(300)은 2시야 카메라(40)로부터의 광 및 본딩 스테이지(50)로부터의 광을 투과하고, 2시야 카메라(40)에 의해 얼라인먼트 마크(52)를 촬상 가능하게 한다. 가기판(300)은, 예를 들면, 유리이지만, 폴리카보네이트, 아크릴, 폴리에스터 등의 투명 수지나 투명 세라믹이어도 된다. 또한, 몰딩된 반도체 다이(200)를 가기판(300)으로부터 박리하는 후의 박리 공정에서, 이 박리를 용이하게 할 목적으로 투명한 필름이나 코팅층을 가기판(300)에 형성해도 된다.
이 가기판(300)에는, 도 4에 도시하는 바와 같이, 본딩 헤드(30)에 의해 반도체 다이(200)가 압착된다. 반도체 다이(200)는 그 외측 가장자리가 가기판(300)을 투과한 십자 형상의 얼라인먼트 마크(52)의 외측 가장자리를 따르도록 위치 결정이 되고, 가기판(300)에 복수의 반도체 다이(200) 사이의 거리가 일정하게 되도록 압착된다. 반도체 다이(200)에는, 다이싱 시트(101)에 접착되어 있던 이면측에 다이 어태치 필름 등의 열경화성의 접착층이 형성되어 있다. 반도체 다이(200)는 본딩 헤드(30)에 의한 압력, 열이 인가됨으로써 가기판(300)에 고정된다.
실장 장치(1)는, 또한, 기억부(63)로부터 읽어 낸 프로그램을 따라 장치의 각 부를 제어하는 제어부(60)를 구비한다. 제어부(60)는 2시야 카메라(40)를 제어하여 본딩 헤드(30)에 유지된 반도체 다이(200) 및 가기판(300)을 투과한 본딩 스테이지(50)를 촬상하고, 각각의 화상을 취득하는 카메라 I/F(61)와, 촬상된 반도체 다이(200), 및 본딩 스테이지(50)의 화상에 기초하여 본딩 헤드(30)의 수평 방향의 위치를 보정하는 보정부(62)를 갖는다. 제어부(60)의 각 부의 동작에 대해서는 후술한다.
(반도체 장치의 제조 방법)
다음에 실장 장치(1)를 사용한 반도체 장치의 제조 방법에 대하여 설명한다. 도 5는 가기판에 반도체 다이를 압착할 때의 공정을 나타내는 플로우차트이다.
우선, 투명한 가기판(300)을 준비하고, 이 가기판(300)을 도시하지 않은 반송 장치에 의해 본딩면(51) 상의 얼라인먼트 마크(52)를 투과하는 위치에 재치한다(S1). 가기판(300)이 본딩면(51)에 재치되면, 본딩 스테이지(50)는 가기판(300)을 진공 흡착하여 고정한다.
가기판(300)을 본딩 스테이지(50)에 재치하면, 픽업부(20)는 밀어올림 핀(22)을 상승시킴과 아울러, 픽업 헤드(23)에 의해 반도체 다이(200)를 진공 흡착하여 픽업한다. 반도체 다이(200)를 픽업하면, 픽업 헤드(23)를 회전축(O)을 중심으로 180도 회전시켜 반도체 다이(200)를 본딩 헤드(30)에 전달한다(S2). 본딩 헤드(30)는 전달된 반도체 다이(200)를 흡착하여 유지한다.
반도체 다이(200)를 전달하면, 본딩 헤드(30)를 XY 구동 기구에 의해 구동하여 가기판(300) 위로 이동한다. 다음에 2시야 카메라(40)를 이동하여 암(41) 및 촬상 소자(42a, 42b)를 본딩 헤드(30)와 본딩 스테이지(50) 사이에 삽입한다. 삽입된 촬상 소자(42a, 42b)는 본딩 툴(31)에 흡착하여 지지된 반도체 다이(200) 및 투과한 얼라인먼트 마크(52)를 촬상한다(S3). 촬상된 화상은 카메라 I/F(61)에 의해 기억부(63)에 기억되고, 보정부(62)에 의해 읽어 내어진다.
반도체 다이(200) 및 얼라인먼트 마크(52)를 촬상하면, 촬상한 화상에 기초하여 본딩 헤드(30)의 위치를 보정한다(S4). 본딩 헤드(30)의 위치 보정에 대한 상세에 대해서는 후술한다.
본딩 헤드(30)의 위치를 보정하면, 본딩 헤드(30) 및 본딩 툴(31)을 하강시켜, 반도체 다이(200)에 압력 및 열을 인가하여 가기판(300)에 압착한다(S5). 반도체 다이(200)를 압착하면, 제어부(60)는 반도체 다이(200)를 소정의 개수 모두를 가기판(300)에 압착했는지 아닌지를 판단한다(S6). 모든 반도체 다이(200)를 압착하지 않았다고 판단하면(S6: NO), 실장 장치(1)는 S1∼S5의 공정을 반복하여 행하고, 반도체 다이(200)를 가기판(300) 위에 소정의 간격마다 압착한다.
S6에서 모두 압착했다고 판단하면(S6: YES), 실장 장치(1)는 당해 가기판(300)에의 반도체 다이(200)의 압착을 완료한다. 실장 장치(1)는 압착이 완료된 가기판(300)을 반송하고, 필요에 따라 다음 가기판(300)에 반도체 다이(200)를 압착한다.
(본딩 헤드의 위치 보정)
다음에 본딩 헤드(30)를 위치 보정하는 보정부(62)의 동작에 대하여 설명한다. 도 6은 본딩 툴을 위치 보정할 때의 보정부의 동작을 나타내는 모식도이다.
카메라 I/F(61)가 본딩 툴(31)에 유지된 반도체 다이(200), 및 얼라인먼트 마크(52)를 촬상한 화상을 기억부(63)에 저장하면, 보정부(62)는 기억부(63)에 저장된 화상에 기초하여 본딩 헤드(30)의 보정량을 이하와 같이 산출한다.
우선, 보정부(62)는 촬상한 본딩면(51)으로부터 압착 위치에 있는 얼라인먼트 마크(52)를 탐색한다. 얼라인먼트 마크(52)를 찾으면, 보정부(62)는 십자 형상인 얼라인먼트 마크(52)의 우하부를 제1 보정점(P1)으로 하여, 제1 보정점(P1)의 좌표를 산출한다.
다음에 보정부(62)는 반도체 다이(200)의 좌상 코너부를 제2 보정점(P2)으로 하여, 제2 보정점(P2)의 좌표를 산출한다. 제1 및 제2 보정점(P1, P2)의 거리(d1)를 산출하면, 보정부(62)는 제1 보정점(P1)과 제2 보정점(P2)의 거리(d1)로부터 보정량(dx1, dy1)을 도출한다.
보정량(dx1, dy1)이 도출되면, 본딩 헤드(30)는 보정된 위치로 이동하여 반도체 다이(200)를 가기판(300)에 압착한다.
(실시형태의 효과)
본 실시형태에 의하면, 이하의 효과를 얻을 수 있다.
(a) 본딩면(51)에 얼라인먼트 마크(52)가 형성된 본딩 스테이지(50)를 사용함으로써, 간단한 실장 장치(1)의 변경에 의해 반도체 다이(200)를 가기판(300)에 불균일 없이 압착할 수 있다.
(b) 2시야 카메라(40)로 촬상한 화상에 기초하여 본딩 헤드(30)의 위치를 보정함으로써, 리니어 인코더(33)에 의한 기계적인 좌표에 의존하지 않고 반도체 다이(200)를 가기판(300)에 압착할 수 있다. 그 때문에, 기계적인 좌표에 기초하여 압착하는 구성보다도 정밀도 좋게 반도체 다이(200)를 압착할 수 있다.
(c) 반도체 다이(200)를 불균일 없이 가기판(300)에 압착할 수 있으므로, 후의 공정에서 형성하는 배선층을 불균일을 고려한 설계로 할 필요가 없게 된다. 그 때문에, 반도체 장치를 보다 고집적화, 소형화할 수 있다. 나아가, 반도체 장치를 제조할 때의 수율을 향상시킬 수 있다.
(제2 실시형태)
도 7은 본 발명의 제2 실시형태에서의 본딩 툴의 위치를 보정할 때의 보정부의 동작을 나타내는 모식도이다.
본 실시형태는, 제1 실시형태의 실장 장치(1)의 동작에, 두번째 이후의 반도체 다이(200b)를 압착할 때의 동작을 추가한 것이다. 이하, 제1 실시형태와 상위한 점을 중심으로 설명한다.
본 실시형태의 실장 장치(1)는, 두번째 이후의 반도체 다이(200)를 압착할 때, 본딩 툴(31)에 유지된 반도체 다이(200b), 및 얼라인먼트 마크(52)의 화상에 더하여, 가기판(300)에 이미 압착된 반도체 다이(200a)의 화상도 취득한다. 보정부(62)는 반도체 다이(200a)와, 반도체 다이(200b) 사이의 거리(d1)를 산출한다.
보정부(62)는 얼라인먼트 마크(52)의 제1 좌표점(p1), 반도체 다이(200)의 제2 좌표점(p2) 및 반도체 다이(200a, 200b) 사이의 거리(d2)가 소정의 간격이 되도록, 본딩 헤드(30)의 위치를 보정하는 보정량(dx2, dy2)을 도출한다. 또한, 본 실시형태에서는, 이미 압착된 반도체 다이(200b)가 1개인 경우에 대하여 설명했지만, 물론, 반도체 다이(200a)와 복수의 압착된 반도체 다이(200b) 사이의 거리(d2)에 기초하여 보정량(dx2, dy2)을 도출해도 된다.
(실시형태의 효과)
이미 압착된 반도체 다이(200b)와 본딩 툴(31)에 유지된 반도체 다이(200a) 사이의 거리(d2)가 소정의 간격이 되도록 보정량(dx2, dy2)에 의해 본딩 헤드(30)의 위치를 보정함으로써, 정밀도 좋게 반도체 다이(200)를 일정 간격마다 가기판(300)에 압착할 수 있다.
(제3 실시형태)
도 8은 제3 실시형태에 따른 실장 장치를 나타내는 모식도이다. 이하, 제1, 제2 실시형태와 상위한 점을 중심으로 설명한다.
본 실시형태의 본딩 스테이지(50A)는 가기판(300)을 하방으로부터 가열하는 히터(53)를 내장하고, 가기판(300)의 재료와 대략 동일한 열팽창률을 갖는 재료로 형성된 본딩부(54)를 갖는다. 본딩부(54)는 그 표면이 가기판(300)이 재치되는 본딩면(51)을 형성하고, 예를 들면, 가기판(300)과 동일한 재료로 형성된다. 또한, 본딩 스테이지(50A) 전체가 가기판(300)과 대략 동일한 열팽창률을 갖는 것이어도 된다.
히터(53)는, 반도체 다이(200)를 압착할 때, 본딩 스테이지(50)에 재치된 가기판(300)을 50℃∼200℃의 범위에서 가열한다. 본딩 헤드(30)의 본딩 히터와 더불어 본딩 스테이지(50)로부터도 반도체 다이(200)를 가열함으로써 반도체 다이(200)의 접착층을 효율적이고, 또한 균일하게 가열할 수 있다.
(실시형태의 효과)
본딩 스테이지(50)와 가기판(300)의 열팽창률이 상이한 경우, 본딩 헤드(30)의 위치를 보정하여 반도체 다이(200)를 가기판(300)에 압착했다고 해도 본딩 스테이지(50) 및 가기판(300)의 온도에 따라 반도체 다이(200) 간의 간격이 불균일하게 된다.
그러나, 본딩 스테이지(50)와 가기판(300)의 열팽창률을 대략 동일하게 함으로써, 본딩 스테이지(50)와 가기판(300) 사이의 온도 의존의 불균일을 억제할 수 있다. 그 때문에 히터(53)에 의해 가기판(300)을 가열해도 불균일을 억제할 수 있으므로, 가열하지 않는 구성보다도 고속이고, 또한, 고정밀도로 반도체 다이(200)를 가기판(300)에 압착할 수 있다.
(제4 실시형태)
도 9는 제4 실시형태에 따른 실장 장치를 도시하는 모식도이고, 도 10은 가기판에 반도체 다이를 압착할 때의 본딩 헤드의 동작을 나타내는 모식도이며, (a)는 본딩 헤드를 이동시키기 전, (b)는 본딩 헤드를 이동시킨 후, (c)는 계속해서 반도체 다이를 가기판에 압착하는 경우를 나타낸다.
제1 실시형태에서는, 카메라를 본딩 헤드(30)와 본딩 스테이지(50) 사이에 삽입되는 2시야 카메라(40)라고 설명했지만, 본 실시형태의 카메라(70)는 본딩 헤드(30)에 설치되어 있는 점에서 상위하다. 이하, 제1 실시형태와 서로 다른 점을 중심으로 설명한다. 또한, 본 실시형태에서는, X축만의 보정에 대하여 설명하지만, Y방향만, 나아가, X, Y축의 2방향에 대해서도 적용 가능한 것은 당연하다.
본 실시형태의 실장 장치(1A)는 본딩 툴(31) 및 카메라(70)을 갖는 본딩 헤드(30A)와, 리니어 스케일(34)과 검출부(35)를 갖는 리니어 인코더(33)를 구비한다. 본딩 툴(31) 및 카메라(70)는 본딩 툴(31)의 중심축(O31)과 카메라(70)의 광축(O70)이 소정의 이간 거리(D)만큼 이간하여 본딩 헤드(30)에 설치되어 있다. 카메라(70)는, 본딩 툴(31)이 반도체 다이(200)를 가기판(300)에 압착할 때, 가기판(300) 및 본딩 스테이지(50)를 상방으로부터 촬상한다. 또한, 도 10에서는, 얼라인먼트 마크(52)의 도시를 생략하고 있지만, 본딩 스테이지(50)의 본딩면(51)에는, 도 2에 도시한 것과 마찬가지로 복수의 얼라인먼트 마크(52)가 동일한 간격으로 형성되어 있다.
실장 장치(1A)가 반도체 다이(200)를 가기판(300)에 압착하는 본딩 동작을 개시하면, 제어부(60)는 픽업부(20)를 제어하여 웨이퍼(100)로부터 반도체 다이(200)를 픽업하고, 본딩 헤드(30A)를 구동하여 픽업한 반도체 다이(200)를 본딩 스테이지(50)의 상방의 소정의 위치로 이동시킨다.
반도체 다이(200)를 본딩 스테이지(50)의 소정의 위치까지 이동시키면, 카메라 I/F(61)는 카메라(70)를 제어하여 가기판(300) 및 본딩면(51) 위의 얼라인먼트 마크(52)를 촬상하고, 촬상한 화상을 기억부(63)에 기억한다. 보정부(62)는 촬상한 화상으로부터 얼라인먼트 마크(52)의 위치를 검출하고, 얼라인먼트 마크(52)의 위치로부터 반도체 다이(200)를 가기판(300)에 압착하는 본딩 위치(B1)를 도출한다.
보정부(62)는 도출한 본딩 위치(B1)에 기초하여, 예를 들면, 검출부(35)에서 읽어낸 현재 좌표(Pa)와 본딩 위치(B1)의 차분을 보정량(d1)으로 하여, 리니어 스케일(34) 상의 본딩 좌표(P1)를 산출한다.
본딩 좌표(P1)를 산출하면, 제어부(60)는 본딩 좌표(P1)에 이간 거리(D)를 가산 또는 감산한 본딩 좌표(P2)를 산출하고, 본딩 헤드(30A)를 본딩 좌표(P2)까지 이동시킨다. 바꿔 말하면, 제어부(60)는 본딩 툴(31) 및 반도체 다이(200)의 중심축(O31)이 본딩 좌표(P1)에 위치하도록 헤드(30)를 이간 거리(D)만큼 이동시킨다.
본딩 헤드(30)를 본딩 좌표(P1)로 이동시키면, 제어부(60)는 본딩 툴(31)을 하강시켜 반도체 다이(200)를 가기판(300)의 본딩 위치(B1)에 압착한다.
또한, 가기판(300)에 반도체 다이를 계속해서 압착하는 경우에는, 보정부(62)는 이미 압착된 반도체 다이(200) 및 검출한 얼라인먼트 마크(52)에 기초하여, 예를 들면, 보정량(d2)을 산출하여 현재 위치(Pb)에 보정량(d2)을 가산 또는 감산하여, 본딩 좌표(P3)를 도출한다. 즉, 본딩 좌표(P3)는 얼라인먼트 마크(52)의 위치에 더하여, 이미 압착된 반도체 다이(200)와 본딩 툴에 유지된 반도체 다이(200)가 미리 설계된 거리만큼 이간하도록 도출된다.
본딩 좌표(P3)를 도출하면, 제어부(60)는 이간 거리(D)를 가산 또는 감산한 본딩 좌표(P4)에 본딩 헤드(30)를 이동시킨 후, 반도체 다이(200)를 본딩 위치(B2)에 압착한다.
(변형예)
실시형태에서는, 얼라인먼트 마크(52)는 십자 형상이라고 설명했지만, 원이나 사각 등의 다각형의 점 모양의 마크, 격자 등의 선 모양의 마크이어도 된다. 또한 본딩면(51) 위에 형성된 흡착 구멍을 얼라인먼트 마크(52)로 해도 된다.
또한, 얼라인먼트 마크(52) 및 반도체 다이(200)의 외측 가장자리를 보정점(P1, P2)으로 하는 것을 설명했지만, 얼라인먼트 마크(52) 또는 반도체 다이(200)의 중심점을 산출하고, 이 중심점을 보정점으로 하여 본딩 헤드(30)의 위치를 보정해도 된다.
또한, 얼라인먼트 마크(52)는 본딩면(51)에 일정 거리마다 배치된 좌표 검출용 마크이어도 된다. 이 경우, 보정부(62)는 2시야 카메라(40)가 촬상한 화상에 기초하여 본딩 헤드(30)의 좌표를 검출하고, 당해 좌표와 미리 정한 좌표를 비교하여 본딩 헤드(30)의 위치를 보정해도 된다.
또한, 실시형태에서는, 실장 장치(1)는 반도체 다이(200)를 반전시키는 것으로서 설명했지만, 반도체 다이(200)를 반전시키지 않고 가기판(300)에 압착하는 것이어도 된다.
또한, 가기판(300)은 일부가 얼라인먼트 마크(52)를 투과하면 되고, 예를 들면, 금속판 등으로 가기판(300)의 반도체 다이(200)가 압착되지 않는 부분에 홈을 형성해도 된다. 또한 가기판(300)은 금속 등의 불투명한 재료와, 유리 등의 투명한 재료를 적층한 것이어도 된다.
또한, 제4 실시형태에서, 리니어 인코더(33)의 검출부(35)는 1개에 한하지 않고 복수개 본딩 헤드(30)에 설치되어도 되고, 또한 본딩 헤드(30)의 본딩 툴(31)측에 설치되어도 된다.
또한, 가기판(300)은 유리 등의 투명 부재에 한하지 않고, 예를 들면, 실리콘 등의 가시광에 대하여 불투명하지만 적외선을 투과하는 재료로 형성되어 있어도 된다. 이 경우, 2시야 카메라(40) 또는 카메라(70)에는, 적외선을 검지하는 적외선 카메라가 사용된다. 2시야 카메라(40) 또는 카메라(70)는 가기판(300)에 적외선을 투사함과 아울러, 얼라인먼트 마크(52)에서 반사한 적외선을 검지한다.
나아가, 가기판(300)은 적외선에 한하지 않고, 자외선, X선, γ선 등의 전자(電磁)파를 투과하는 것이어도 되고, 2시야 카메라(40) 또는 카메라(70)에는, 이들 전자파를 검지하는 것을 사용할 수 있다.
1, 1A…실장 장치 20…픽업 장치
21…픽업 스테이지 22…밀어올림 핀
23…픽업 헤드 30…본딩 헤드
31…본딩 툴 32…본체부
34…리니어 스케일 35…검출부
40…2시야 카메라 41…암
42a, 42b…촬상 소자 50…본딩 스테이지
51…본딩면 52…얼라인먼트 마크
53…히터 54…본딩부
60…제어부 61…카메라 I/F
62…보정부 63…기억부
70…카메라 100…반도체 웨이퍼
200…반도체 다이 300…가기판

Claims (13)

  1. 본딩면에 얼라인먼트 마크가 형성된 본딩 스테이지 위에, 상기 얼라인먼트 마크를 투과하는 투과 기판을 상기 본딩면에 재치하는 재치 공정;
    카메라에 의해 상기 본딩 스테이지의 상방으로부터 상기 투과 기판을 투과한 상기 얼라인먼트 마크를 촬상하고, 상기 얼라인먼트 마크의 화상을 취득하는 화상 취득 공정;
    상기 화상 취득 공정에서 취득한 상기 얼라인먼트 마크의 화상에 기초하여, 상기 투과 기판에 반도체 다이를 압착하는 본딩 헤드의 수평 방향의 위치를 보정하는 보정 공정; 및
    보정된 상기 수평 방향의 위치에 기초하여 상기 반도체 다이를 상기 투과 기판에 압착하는 압착 공정;
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 반도체 장치의 제조 방법은,
    상기 재치 공정 후, 상기 화상 취득 공정, 보정 공정 및 압착 공정을 복수회 반복하고, 상기 투과 기판 위에 복수의 상기 반도체 다이를 압착하는 것으로,
    상기 화상 취득 공정은 상기 투과 기판을 투과한 상기 얼라인먼트 마크 및 상기 투과 기판 위에 본딩된 상기 반도체 다이의 화상을 취득하고,
    상기 보정 공정은, 화상 취득 공정에서 취득한 상기 화상에 기초하여, 상기 투과 기판 위에 본딩된 상기 반도체 다이와 본딩 툴이 유지하는 당해 반도체 다이가 미리 정한 간격이 되도록 상기 본딩 툴의 상기 수평 방향의 위치를 보정하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1 항 또는 제2 항에 있어서,
    상기 카메라는 상기 본딩 스테이지와 상기 본딩 헤드 사이에 삽입되어, 상기 본딩 스테이지의 상면과 상기 본딩 헤드에 유지된 상기 반도체 다이의 하면을 동시에 촬상하는 상하 2시야 카메라인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1 항 또는 제2 항에 있어서,
    상기 보정 공정은 상기 본딩 헤드와 소정의 이간 거리만큼 이간한 위치에 설치된 상기 카메라가 촬상한 상기 얼라인먼트 마크의 화상에 기초하여 상기 반도체 다이를 상기 투과 기판에 압착하는 상기 수평 방향의 위치를 보정하고, 보정한 상기 수평 방향의 위치에 상기 본딩 헤드가 위치하도록 상기 본딩 헤드를 이동시키는 것으로,
    상기 압착 공정은 보정한 상기 수평 방향의 위치로 이동한 상기 본딩 헤드에 의해 상기 반도체 다이를 상기 투과 기판에 압착하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1 항 또는 제2 항에 있어서,
    상기 본딩면에 재치된 상기 투과 기판을 상기 본딩 스테이지에 내장된 히터에 의해 가열하는 가열 공정을 더 구비하고,
    상기 압착 공정은 가열된 상기 본딩면에 상기 반도체 다이를 본딩하고,
    상기 본딩면은 상기 투과 기판과 동등한 열팽창률을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1 항 또는 제2 항에 있어서,
    상기 투과 기판은 가시광에 대하여 불투명하며, 가시광을 제외한 파장대의 전자(電磁)파를 투과하는 것으로,
    상기 카메라는 상기 가시광을 제외한 파장대의 전자파를 검지하여 상기 얼라인먼트 마크를 촬상하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제6 항에 있어서,
    상기 투과 기판은 적외선을 투과하는 것으로,
    상기 카메라는 적외선에 의해 상기 얼라인먼트 마크를 촬상하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 흡착면에 반도체 다이를 유지하는 본딩 툴을 갖고, 상기 반도체 다이를 투과 기판 위에 압착하는 본딩 헤드;
    본딩면에 얼라인먼트 마크를 갖고, 상기 본딩면 위에 상기 얼라인먼트 마크를 투과하는 투과 기판을 재치하는 본딩 스테이지;
    상기 본딩 스테이지의 상방에서 상기 투과 기판을 투과한 상기 얼라인먼트 마크를 촬상하여, 상기 얼라인먼트 마크의 화상을 취득하는 카메라;
    상기 카메라가 취득한 상기 얼라인먼트 마크의 화상에 기초하여, 상기 본딩 헤드가 상기 투과 기판에 상기 반도체 다이를 압착하는 수평 방향의 위치를 보정하는 보정부;
    를 구비하는 것을 특징으로 하는 실장 장치.
  9. 제8 항에 있어서,
    상기 카메라는 상기 본딩 스테이지와 상기 본딩 헤드 사이에 삽입되어, 상기 본딩 스테이지의 상면과 상기 본딩 헤드에 유지된 상기 반도체 다이의 하면을 동시에 촬상하는 2시야 카메라인 것을 특징으로 하는 실장 장치.
  10. 제8 항에 있어서,
    상기 보정부는 상기 본딩 헤드와 소정의 이간 거리만큼 이간한 위치에 설치된 상기 카메라가 촬상한 상기 얼라인먼트 마크의 화상에 기초하여 상기 반도체 다이를 상기 투과 기판에 압착하는 상기 수평 방향의 위치를 보정하고, 보정한 상기 수평 방향의 위치에 상기 본딩 헤드가 위치하도록 상기 본딩 헤드를 이동시키는 것으로,
    상기 본딩 헤드는, 보정한 상기 수평 방향의 위치로 이동한 상기 본딩 헤드에 의해 상기 반도체 다이를 상기 투과 기판에 압착하는 것을 특징으로 하는 실장 장치.
  11. 제8 항 내지 제10 항 중 어느 한 항에 있어서,
    상기 본딩 스테이지는 상기 본딩면에 재치된 상기 투과 기판을 가열하는 히터를 구비하고, 상기 투과 기판과 동등한 열팽창률을 갖는 재료로 형성된 것을 특징으로 하는 실장 장치.
  12. 제8 항 또는 제9 항에 있어서,
    상기 투과 기판은 가시광에 대하여 불투명하며, 가시광을 제외한 파장대의 전자파를 투과하는 것이며,
    상기 카메라는 상기 가시광을 제외한 파장대의 전자파를 검지하여 상기 얼라인먼트 마크를 촬상하는 것을 특징으로 하는 실장 장치.
  13. 제12 항에 있어서,
    상기 투과 기판은 적외선을 투과하는 것이며,
    상기 카메라는 적외선을 검지하여 상기 얼라인먼트 마크를 촬상하는 것을 특징으로 하는 실장 장치.
KR1020197011854A 2016-09-29 2017-09-26 반도체 장치의 제조 방법, 및 실장 장치 KR102230921B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2016-192217 2016-09-29
JP2016192217 2016-09-29
JPJP-P-2017-058745 2017-03-24
JP2017058745 2017-03-24
JP2017146399A JP6307730B1 (ja) 2016-09-29 2017-07-28 半導体装置の製造方法、及び実装装置
JPJP-P-2017-146399 2017-07-28
PCT/JP2017/034640 WO2018062129A1 (ja) 2016-09-29 2017-09-26 半導体装置の製造方法、及び実装装置

Publications (2)

Publication Number Publication Date
KR20190052136A KR20190052136A (ko) 2019-05-15
KR102230921B1 true KR102230921B1 (ko) 2021-03-23

Family

ID=61901856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197011854A KR102230921B1 (ko) 2016-09-29 2017-09-26 반도체 장치의 제조 방법, 및 실장 장치

Country Status (6)

Country Link
US (1) US11062964B2 (ko)
JP (1) JP6307730B1 (ko)
KR (1) KR102230921B1 (ko)
CN (2) CN116206989A (ko)
TW (1) TWI664693B (ko)
WO (1) WO2018062129A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI684235B (zh) 2017-07-12 2020-02-01 日商新川股份有限公司 相對於第二物體來定位第一物體的裝置和方法
TWI662286B (zh) * 2018-05-10 2019-06-11 力成科技股份有限公司 晶片偏移量補償方法
US11574832B2 (en) * 2018-09-05 2023-02-07 Assembléon B.V. Die attach systems including a verification substrate
US11631652B2 (en) * 2019-01-15 2023-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Method and apparatus for bonding semiconductor substrate
US11456259B2 (en) * 2019-03-27 2022-09-27 Pyxis Cf Pte. Ltd. Panel level packaging for devices
US11552043B2 (en) * 2019-03-27 2023-01-10 Pyxis Cf Pte. Ltd. Post bond inspection of devices for panel packaging
TWI775198B (zh) * 2019-12-17 2022-08-21 日商新川股份有限公司 半導體裝置的製造裝置以及半導體裝置的製造方法
TWI765549B (zh) * 2020-01-30 2022-05-21 日商芝浦機械電子裝置股份有限公司 電子零件的安裝裝置
US11817326B2 (en) * 2020-03-10 2023-11-14 Pyxis Cf Pte. Ltd. Precision reconstruction for panel-level packaging
US11721637B2 (en) 2020-05-27 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning a transparent wafer to form an alignment mark in the transparent wafer
CN114688974B (zh) * 2020-12-30 2023-09-01 Pyxis Cf私人有限公司 面板级封装中半导体裸片的贴片后检测方法和系统
KR102504810B1 (ko) * 2021-04-13 2023-02-28 주식회사 지티아이코리아 반도체 제조 장치 및 이를 이용한 다이 정렬 방법
US20240105673A1 (en) * 2021-08-26 2024-03-28 Shinkawa Ltd. Bonding apparatus and alignment method
WO2023091551A1 (en) * 2021-11-22 2023-05-25 Kulicke And Soffa Industries, Inc. Die bonding systems, and methods of using the same
CN116387220A (zh) * 2021-12-22 2023-07-04 拓荆键科(海宁)半导体设备有限公司 用于校准晶圆对准的方法及系统
CN116190295B (zh) * 2023-04-28 2023-07-11 季华实验室 半导体元器件转移装置及转移方法
CN117080095B (zh) * 2023-10-12 2024-01-23 江苏中科智芯集成科技有限公司 晶圆扇出封装方法和封装设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006248895A (ja) * 2003-12-02 2006-09-21 Bondtech Inc 接合方法及びこの方法により作成されるデバイス並びに接合装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169034A (ja) * 1987-01-07 1988-07-13 Hamamatsu Photonics Kk 半導体デバイス組立装置
JP4100649B2 (ja) * 1999-03-16 2008-06-11 東レエンジニアリング株式会社 チップボンディング装置及びそれにおけるキャリブレーション方法
TWI598934B (zh) * 2003-10-09 2017-09-11 Nippon Kogaku Kk Exposure apparatus, exposure method, and device manufacturing method
WO2005071735A1 (ja) * 2004-01-22 2005-08-04 Bondtech Inc. 接合方法及びこの方法により作成されるデバイス並びに接合装置
US7697260B2 (en) * 2004-03-31 2010-04-13 Applied Materials, Inc. Detachable electrostatic chuck
JP4768731B2 (ja) * 2005-04-28 2011-09-07 東レエンジニアリング株式会社 フリップチップ実装ずれ検査方法および実装装置
JP4386007B2 (ja) * 2005-07-07 2009-12-16 パナソニック株式会社 部品実装装置および部品実装方法
SG183736A1 (en) * 2006-09-01 2012-09-27 Nikon Corp Movable body drive method and movable body drive system, pattern formation method and apparatus, exposure method and apparatus, device manufacturing method, and calibration method
JP5496445B2 (ja) * 2007-06-08 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8215005B2 (en) * 2007-12-03 2012-07-10 Panasonic Corporation Chip mounting system
WO2010023935A1 (ja) * 2008-08-29 2010-03-04 株式会社ニコン 基板位置合わせ装置、基板位置合わせ方法および積層型半導体の製造方法
JP5507875B2 (ja) * 2009-04-14 2014-05-28 キヤノン株式会社 露光装置、露光方法およびデバイス製造方法
CN102939565B (zh) 2010-02-26 2015-08-05 密克罗尼克麦达塔公司 用于执行与管芯的图案对准的方法和装置
US8842294B2 (en) * 2011-06-21 2014-09-23 Canon Kabushiki Kaisha Position detection apparatus, imprint apparatus, and position detection method
KR102129648B1 (ko) * 2013-01-31 2020-07-02 토레이 엔지니어링 컴퍼니, 리미티드 실장 방법 및 실장 장치
JP2015149451A (ja) * 2014-02-07 2015-08-20 デクセリアルズ株式会社 アライメント方法、電子部品の接続方法、接続体の製造方法、接続体、異方性導電フィルム
JP6411823B2 (ja) * 2014-09-09 2018-10-24 ボンドテック株式会社 チップアライメント方法、チップアライメント装置
JP6305887B2 (ja) * 2014-09-16 2018-04-04 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006248895A (ja) * 2003-12-02 2006-09-21 Bondtech Inc 接合方法及びこの方法により作成されるデバイス並びに接合装置

Also Published As

Publication number Publication date
US11062964B2 (en) 2021-07-13
KR20190052136A (ko) 2019-05-15
JP2018157178A (ja) 2018-10-04
CN110036462A (zh) 2019-07-19
US20190304852A1 (en) 2019-10-03
TW201814819A (zh) 2018-04-16
JP6307730B1 (ja) 2018-04-11
WO2018062129A1 (ja) 2018-04-05
TWI664693B (zh) 2019-07-01
CN116206989A (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
KR102230921B1 (ko) 반도체 장치의 제조 방법, 및 실장 장치
CN109155261B (zh) 半导体装置的制造方法和制造装置
KR101353685B1 (ko) 다이 본더 및 반도체 제조 방법
KR101858368B1 (ko) 반도체 장치의 제조 장치
JP6256486B2 (ja) 実装装置及びそのオフセット量補正方法
KR101874756B1 (ko) 본딩 장치 및 본딩 방법
TWI734030B (zh) 半導體製造裝置及半導體裝置之製造方法
KR20160005854A (ko) 반도체 패키지 및 그 제조 방법
US20160099285A1 (en) Method for manufacturing solid-state imaging device and method for manufacturing camera module
CN104347644B (zh) 具有透镜组件的图像检测器及相关方法
KR20190024869A (ko) 전사 방법 및 실장 방법
KR20110067847A (ko) 다이 본딩 방법 및 다이 본딩 장치
KR102196325B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP6179843B2 (ja) 実装装置及び実装方法
JP7285162B2 (ja) ダイボンディング装置および半導体装置の製造方法
KR102172744B1 (ko) 다이 본딩 장치
TWI407523B (zh) A bonding device and a bonding device
KR20210029413A (ko) 다이 본딩 장치
JP7317354B2 (ja) 実装装置
CN112640067B (zh) 部件安装系统以及部件安装方法
KR20220039362A (ko) 카메라 유닛의 높이를 정렬하는 방법
CN114578592A (zh) 部件压接装置以及部件压接方法
JP2005044870A (ja) ボンディング装置および半導体装置の実装方法
JP2014216608A (ja) 封止シート貼付け方法および封止シート貼付け装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant