KR20210052530A - 다이 부착 시스템, 및 이러한 시스템을 이용한 통합 정확도 검증 및 캘리브레이션을 위한 방법 - Google Patents

다이 부착 시스템, 및 이러한 시스템을 이용한 통합 정확도 검증 및 캘리브레이션을 위한 방법 Download PDF

Info

Publication number
KR20210052530A
KR20210052530A KR1020217009730A KR20217009730A KR20210052530A KR 20210052530 A KR20210052530 A KR 20210052530A KR 1020217009730 A KR1020217009730 A KR 1020217009730A KR 20217009730 A KR20217009730 A KR 20217009730A KR 20210052530 A KR20210052530 A KR 20210052530A
Authority
KR
South Korea
Prior art keywords
substrate
die
dies
verification
calibration
Prior art date
Application number
KR1020217009730A
Other languages
English (en)
Inventor
보크 알랭 드
르네 보우만
Original Assignee
아셈블레온 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아셈블레온 비.브이. filed Critical 아셈블레온 비.브이.
Publication of KR20210052530A publication Critical patent/KR20210052530A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75001—Calibration means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75312—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/83169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/8318—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

다이 부착 시스템이 제공된다. 다이 부착 시스템은, 복수의 다이를 수용하도록 구성된 검증 기판을 포함하고, 검증 기판은 복수의 기판 기준 마커를 포함한다. 다이 부착 시스템은 또한, 복수의 다이 각각을 복수의 기판 기준 마커 중 각각의 기판 기준 마커로 이미징함으로써 검증 기판과 복수의 다이의 정렬을 결정하기 위한 이미징 시스템을 포함한다.

Description

다이 부착 시스템, 및 이러한 시스템을 이용한 통합 정확도 검증 및 캘리브레이션을 위한 방법
관련 출원에 대한 교차 참조
본 출원은 2018년 9월 5일자로 출원된 미국 가특허 출원 제62/727,447호의 이익을 주장하며, 그 내용은 본 명세서에 참조로서 포함된다.
본 발명은 다이를 기판에 부착하기 위한 시스템 및 방법에 관한 것으로, 특히 다이 부착 시스템에 대한 정확도 검증 및 캘리브레이션을 위한 개선된 시스템 및 방법에 관한 것이다.
기판 상의 다이의 배치(예를 들어, 기판 상의 반도체 다이의 배치)와 관련하여, 많은 종래의 적용은 "픽 앤 플레이스(pick and place)" 동작을 이용한다. 이러한 동작에서, 다이는 반도체 웨이퍼 또는 다른 다이 공급 소스로부터 "픽"된 후, 다이는 타겟 기판으로 이동(및 그 위에 "플레이스")된다. 이러한 동작은 또한, "픽" 툴과 "플레이스" 툴 사이의 하나 이상의 전달부를 이용할 수 있다.
특정 다이 부착 적용은 픽 앤 플레이스 동작을 이용하지 않는다. 예를 들어, 다이 공급 소스(예를 들어, 복수의 다이를 포함하는 웨이퍼)는 본드 툴과 기판 사이에 위치될 수 있다. 다이 공급 소스에 포함된 다이는 필름 등에 부착될 수 있다. 본드 툴, 부착될 다이 및 기판의 배치 위치 사이의 정렬 후에 - 본드 툴은 기판의 배치 위치에 대해 다이를 가압한다.
다이 부착 동작의 정확도는, 다이 부착 시스템으로부터 분리된 장비를 사용하여, 동작이 완료된 후에 수행되는 경향이 있다. 이러한 정확도 결정은 시간과 비용이 많이 드는 경향이 있다. 따라서, 다이 부착 동작의 정확도 및 유사한 프로세스를 검증하기 위한 개선된 시스템 및 방법을 제공하는 것이 바람직할 것이다.
본 발명의 예시적인 실시예에 따르면, 다이 부착 시스템이 제공된다. 다이 부착 시스템은, 복수의 다이를 수용하도록 구성된 검증 기판을 포함하고, 검증 기판은 복수의 기판 기준 마커를 포함한다. 다이 부착 시스템은 또한, 복수의 다이 각각을 복수의 기판 기준 마커 중 각각의 기판 기준 마커로 이미징함으로써 검증 기판과 복수의 다이의 정렬을 결정하기 위한 이미징 시스템을 포함한다.
본 발명의 다른 예시적인 실시예에 따르면, 다이 부착 시스템을 동작하는 방법이 제공된다. 상기 방법은, 복수의 다이를 수용하도록 구성된 검증 기판을 제공하는 단계 - 검증 기판은 복수의 기판 기준 마커를 포함함 -; 및 검증 기판과 복수의 다이의 정렬을 결정하기 위해, 다이 부착 시스템의 이미징 시스템을 사용하여, 복수의 다이 각각을 복수의 기판 기준 마커 중 각각의 기판 기준 마커로 이미징하는 단계;를 포함한다.
본 발명의 또 다른 예시적인 실시예에 따르면, 다른 다이 부착 시스템이 제공된다. 다이 부착 시스템은, 복수의 제1 기준 마커를 포함하는 다이 공급 폼을 유지하는 다이 공급 소스; 다이 공급 소스를 이동시키기 위한 제1 모션 시스템; 본드 툴 및 이미징 시스템을 포함하는 본드 헤드; 본드 헤드를 이동시키기 위한 제2 모션 시스템; 및 복수의 제2 기준 마커를 포함하는 기판;을 포함하며, 이미징 시스템은, 복수의 제1 기준 마커 중 제1 기준 마커와, 복수의 제2 기준 마커 중 제2 기준 마커를 단일 시야에서 이미징하도록 구성된다.
본 발명의 또 다른 예시적인 실시예에 따르면, 다이 부착 기계를 캘리브레이션하는 방법이 제공된다. 상기 방법은, 캘리브레이션 다이 공급부를 포함하는 캘리브레이션 다이 공급 폼을 제공하는 단계 - 캘리브레이션 다이 공급부는 복수의 제1 기준 마커를 포함함 -; 본드 툴 및 이미징 시스템을 포함하는 본드 헤드를 제공하는 단계; 복수의 제2 기준 마커를 포함하는 기판을 제공하는 단계; 및 다이 부착 기계의 이미징 시스템으로, 복수의 제1 기준 마커 중 제1 기준 마커와, 복수의 제2 기준 마커 중 제2 기준 마커를 단일 시야에서 이미징하는 단계;를 포함한다.
본 발명은 첨부 도면과 연결지어 읽을 때 다음의 상세 설명을 통해 잘 이해된다. 일반적인 관례에 따라, 도면의 다양한 특징은 축척된 것이 아님을 강조한다. 이에 반해, 다양한 특징의 치수는 명확성을 위해 임의로 확대되거나 축소되어진다.
도 1a는 본 발명의 예시적인 실시예에 따른 다이 부착 시스템의 요소의 블록 평면도이다.
도 1b는 도 1a의 다이 부착 시스템의 요소의 측면도이다.
도 2는 본 발명의 예시적인 실시예에 따른 검증 기판의 평면도이다.
도 3은 본 발명의 예시적인 실시예에 따른, 이상적인 다이 부착 위치를 나타내는 도 2의 기판 일부의 평면도이다.
도 4 내지 도 6은 본 발명의 예시적인 실시예에 따른 다이 배치 정확도 프로세스와 관련하여 사용되는 검증 기판의 평면도이다.
도 7a 및 도 7b는 본 발명의 예시적인 실시예에 따른 캘리브레이션 동작의 평면도이다.
도 8a 및 도 8b는 본 발명의 예시적인 실시예에 따른 프리-본드(pre-bond) 검사 동작을 도시하는 평면도이다.
도 9a 및 도 9b는 본 발명의 예시적인 실시예에 따른 캘리브레이션 동작을 도시하는 평면도이다.
본 명세서에서 사용되는 바와 같이, 용어 "다이(die)"는 반도체 칩 또는 다이를 포함하는 (또는 나중 단계에서 포함되도록 구성된) 임의의 구조체를 지칭하도록 의도된다. 예시적인 "다이" 요소는, (베어(bare) LED 반도체 다이와 같은) 베어 반도체 다이, 기판 상의 반도체 다이(예를 들어, 리드 프레임(lead frame), PCB, 캐리어, 반도체 칩, 반도체 웨이퍼, BGA 기판, 반도체 요소 등), 패키징된 반도체 장치, 플립 칩(flip chip) 반도체 장치, 기판에 내장된 다이 등을 포함한다.
상술한 바와 같이, 특정 다이 부착 적용은 픽 앤 플레이스 동작을 이용하지 않는다. 예를 들어, 다이 공급 소스(예를 들어, LED 웨이퍼와 같이 복수의 다이를 포함하는 웨이퍼, 또는 LED 다이의 다른 소스)는 본드 툴과 기판 사이에 위치될 수 있다. 다이 공급 소스는 필름 등에 부착된 복수의 다이(예를 들어, LED 다이)를 포함할 수 있다. 다이를 다이 공급 소스로부터 기판으로 전달하는 것은 다수의 프로세스를 사용하여 달성될 수 있다. 두 가지 예시적인 프로세스가 아래에서 설명된다.
제1 예시적인 프로세스에 따르면, 본드 툴, 부착될 다이 및 기판의 배치 위치 사이의 정렬 후에 - 본드 툴은 기판의 배치 위치에 대해 다이를 가압한다. 다이의 하부 표면 (및/또는 기판의 배치 위치) 상의 접착제는 이제 다이가 기판에 고정되도록 제공된다. 이러한 본드 툴은, 다이 공급 소스로부터 기판으로의 전달과 관련하여, 다이와 접촉하기 위한 복수의 핀(예를 들어, 분리 가능하게 작동 가능한 핀)을 포함할 수 있다.
제2 예시적인 프로세스에 따르면, 본드 툴, 부착될 다이 및 기판의 배치 위치 사이의 정렬 후에 - 레이저 또는 다른 광원(예를 들어, 여기서 레이저는 본드 헤드에 의해 운반됨)은 다이를 다이 공급 소스로부터 기판으로 전달하기 위해 사용된다. 다이의 하부 표면 (및/또는 기판의 배치 위치) 상의 접착제는 이제 다이가 기판에 고정되도록 제공된다.
두 가지 예시적인 프로세스가 위에서 설명되었지만, 다른 전달 프로세스가 고려된다는 것이 이해될 것이다. 전송 프로세스에 관계없이, 본 발명의 양태는 관련 다이 부착 시스템 및 관련 프로세스를 개선하는데 이용될 수 있다.
본 발명의 특정 예시적인 실시예에 따르면, 정확도 검증은, 예를 들어, 다이 부착 시스템의 카메라를 사용하여, 다이 부착 시스템에 통합될 수 있다. 종래의 기판 또는 전용 기판은 다이 부착을 위해 사용될 수 있다. 전용 기판은 글로벌(global) 기판 정렬 기준 대비(versus) 로컬 기준의 높은 상대적 정확도를 갖는다. 예시적인 전용 기판은, 리소그래피적으로(lithographically) 적용된 기준 마커를 갖는 최첨단(state-of-the-art) 유리 기판, 또는 레이저 각인된 기준을 갖는 금속 기판을 포함한다. 다이 부착 시스템의 카메라(또는 다른 이미징 시스템)는, 부착된 다이의 각각의 기판 기준에 대비하여 부착된 다이의 x, y, 및 세타(theta) 편차를 등록하는데 사용될 수 있다. 동일한 카메라 이미지 시야(field-of-view)에서 기판 기준 및 다이 모두를 이미징함으로써, 측정 오차(measurement error)는 최소화되고, 통상적으로 카메라의 품질 및 기판 기준 마커의 상대적 정확도에만 의존한다.
따라서, 본 발명의 양태는 x, y, 및 세타 편차 데이터를 획득하는 것과 관련될 수 있다. 이러한 편차 데이터는, 예를 들어, (i) 다이 부착 시스템에 대한 정확도 리포트를 어셈블(assemble)하기 위해; (ii) 다이 부착 정확도를 개선하기 위하여 계통 편차(systematic deviation)를 결정하고 시스템으로 피드백하기 위해; 및 (iii) 정확도 관련 부적합성(non-conformity)에 대한 근본 원인에 투자하는 진단 정보를 도출하기 위해 사용될 수 있다.
이는 종래 시스템과 상이한 것으로, 예를 들어, 다이를 부착하기 위해 사용되는 시스템과, 다이 부착 정확도 관련 검증 및 캘리브레이션이 통합된다는 점에서 종래의 시스템들과 상이하다.
이는, 예를 들어, 정확도 데이터를 얻기 위해 추가적인 측정 장비(및 관련 관리)가 요구되지 않기 때문에, 종래의 시스템 및 방법에 비해 상당한 개선이다. 다이 부착 시스템 자체와의 통합으로 인해, 더 짧은 캘리브레이션/검증 루프가 제공될 수 있다.
이제 도면을 참조하면, 도 1a는 다이 부착 시스템(100)을 도시한다. 다이 부착 시스템(100)은 기판(112)을 지지하기 위한 지지 구조체(110), 기판(112)에 부착되도록 구성된 복수의 다이(108a)를 포함하는 다이 공급 소스(108)(여기서 복수의 다이(108a)는 다이 공급 소스(108)의 일부로서 포함된 필름/호일(foil)(108b) 상에 제공됨), 및 다이 공급 소스(108)로부터 기판(112)으로 다이(108a)의 전달 동안 다이(108a)와 접촉하기 위한 본드 툴(104b)을 포함하는 본드 헤드(104)를 포함한다. 다이 부착 시스템(100)은 또한 본드 헤드 지지부(102) 및 공급 지지부(106)를 포함한다. 본드 헤드 지지부(102) 및 공급 지지부(106)는 각각, 본드 헤드 지지부(102) 및 공급 지지부(106)가 기계 구조체(150)에 대해 독립적으로 이동 가능하도록 기계 구조체(150) 상에 장착된다. 본드 헤드 지지부(102)는 이동 가능한 본드 헤드(104)를 지지한다. 본드 헤드 지지부(102)는, 본드 헤드(104)를 x, y 방향을 따라 이동시키기 위한 모션 시스템(예를 들어, 로봇)을 포함한다. 본드 헤드(104)는, 정렬 및/또는 검사 동작과 관련하여 사용하기 위한 카메라(104a)(및 다른 비전 시스템 구성 요소)를 포함한다. 다이 공급 소스(108)는 공급 지지부(106) 상에 이동 가능하게 장착된다. 공급 지지부(106)는, 다이 공급 소스(108)를 x, y 방향을 따라 이동시키기 위한 모션 시스템(예를 들어, 로봇)을 포함한다. 도 1a(및 도 1b 참조)에 도시된 본 발명의 예시적인 실시예에서, 다이 부착 동작 동안, 다이 공급 소스(108)는 지지 구조체(110)에 의해 지지되는 본드 툴(104b)과 기판(112) 사이에 위치된다.
도 1a와 비교하여, 도 1b의 측면도(부분 단면)는, 다이(108a) 위의 위치로 이동되어, 기판(112) 위로 위치된 본드 헤드(104)(카메라(104a) 및 본드 툴(104b)을 포함함)를 도시한다. 2개의 "본딩된" 다이(108a')는 각각의 본딩 위치에서 기판(112)에 본딩되었으며, 본드 툴(104b)은 기판(112) 상의 제3의 개별 본딩 위치 위의 다른 다이(108a)와 결합하는 것으로 도시되어 있다. 본드 툴(104b)(예를 들어, 니들, 복수의 핀 등을 포함함)은 기판(112) 상의 제3 본딩 위치에 대해 다이(108a)를 가압하여 다른 전달을 완료한다.
도 1a 및 도 1b는 필름(108b)으로부터 기판(112)으로의 복수의 다이(108a) 중에서의 다이의 전달을 완료하기 위한 본드 툴(104b)을 이용하지만, 다른 유형의 전달이 고려된다(예를 들어, 전술한 레이저 전달).
도 1a 및 도 1b는 통상적인 다이 부착 프로세스와 관련하여 사용하기 위한 기판인 기판(112)을 도시한다. 본 발명의 양태는, (i) 다이 부착 정확도 검증, (ii) 프리-본드 정렬, (iii) 캘리브레이션 동작 등과 같은 동작과 관련하여 유용한 검증 기판을 이용한다. 예시적인 검증 기판은 본 명세서에서 도면 부호 "112a"로 표시된다. 본 발명의 예시적인 실시예에서, 검증 기판(112a)은 다이 부착 기계(예를 들어, 도 1a 및 도 1b에 도시된 다이 부착 기계(100))와 관련하여 이용된다. 본 명세서에서 설명된 특정 예시적인 방법과 관련하여, 검증 기판(112a)은 다이 부착 시스템(100)의 지지 구조체(110) 상에 (도 1a 및 도 1b에서 기판(112) 대신에) 위치될 것이다.
도 2는 검증 기판(112a)을 도시한다. 검증 기판(112a)은 복수의 로컬 기판 기준 마커(112a1) 및 복수의 글로벌 정렬 기준 마커(112a2)를 포함한다. 검증 기판(112a)은 유리 기판, 금속 기판 등일 수 있다. 기준 마커(112a1, 112a2)는, 리소그래피적으로 적용된 기준 마커, 레이저 각인된 기준 마커 등 다른 유형의 기준 마커일 수 있다. 다이 부착 시스템(예컨대, 다이 부착 시스템(100))의 정확도 성능(예를 들어, x, y, 및 세타 치수에서)은 검증 기판(112a)에 대해 제공될 수 있다. 다이 부착 시스템의 카메라(예를 들어, 다이 부착 시스템(100)의 카메라(104a))에 의해 취해진 상대적인 측정은 검증 기판(112a)을 사용하여 변환될 수 있다. 이러한 측정은 또한, 도 2에도 도시된 기준 좌표계(200)를 포함할 수 있으며, 여기서 기준 좌표계는 다이 부착 시스템(예를 들어, 다이 부착 시스템(100))의 xy 좌표계이다.
도 3은 검증 기판(112a) 상의 다이 부착 위치에 부착된 예시적인 다이(108a)를 도시한다. 더 상세하게는, 다이(108a)는 검증 기판(112a) 상의 4개의 로컬 기판 기준 마커(112a1) 사이에 부착된다. 도 3에서, 다이(108a)는 이상적인 위치에 도시되어 있다. 도 3은 다이 중심(108a1)에 대한 이론적 이상적인 위치(108a2) 내에 중심을 둔 다이 센터(108a1)를 나타낸다(여기서 이상적인 위치(108a2)는 도 3에 도시된 예에서 기판 기준 마커(112a1)의 중심에 있다).
도 4 내지 도 6은 다이 부착 동작의 정확도를 결정(및/또는 검증)하는 방법의 단계를 도시한다. 도 4는 검증 기판(112a)의 본딩 위치(타겟 위치)에 부착된 복수의 다이(108a)를 도시한다. 예를 들어, 복수의 다이(108a)는 도 1a 내지 도 1b에 도시된 다이 부착 기계(100)를 사용하여 (예를 들어, 본드 툴(104b)을 사용하여) 검증 기판(112a)에 부착될 수 있다. 다이 부착 프로세스는 본딩 전에 하나 이상의 복수의 글로벌 정렬 기준 마커(112a2)를 이미징함으로써 달성될 수 있다. 글로벌 정렬 기준 마커(112a2)에 대한 로컬 기판 기준 마커(112a1)의 상대적 위치는 (예를 들어, 종래 측정 또는 정밀 제조에 의하여) 정확하게 알려진다.
도 5는 측정 축(500a)을 포함하는 (예를 들어, 다이 부착 시스템(100)과 같은 다이 부착 시스템의 카메라를 이용하여 취해진) 시야(500)를 도시한다. (도 4 에서와 같이) 복수의 다이(108a)가 검증 기판(112a)에 부착된 후에, 도 5에 도시된 바와 같이, 이미지는 각각의 본딩된 다이(108a) 및 그 대응하는 로컬 기판 기준 마커(112a1)로부터 단일 시야에서 취해진다. (시야(500)를 사용한) 이 이미징은, 카메라 측정 좌표계에서 획득된 초기 측정 결과를 초래한다. 도 5는 검증 기판(112a)의 일부에 본딩된 단일 다이(108a)의 단일 시야 측정을 도시하지만, 다수의 이미지가 다수의 본딩된 다이(108a)로부터 취해질 수 있다는 것이 이해된다.
도 5의 이미징 후에, 도 6에 도시된 바와 같이, 로컬 기판 기준 시스템(로컬 기판 기준 마커(112a1), 중심점(112a1a)을 포함함)에 대한 다이(108a)의 위치가 결정된다. 도 6에 도시된 바와 같이, 기판 기준 시스템으로의 변환 후의 측정 결과가 예시되며, 이는 통상적으로 기판에 대한 카메라 각도의 역회전(de-rotation)을 포함한다. 이는 측정 결과가 부수적인 카메라 배향 및 위치에 대해 불변(invariant)하게 한다. 도 6에 도시된 바와 같이, 각도 세타 편차(도 6에 도시된 세타 축을 중심으로 한)에 추가로, X-오프셋 및 Y-오프셋이 결정된다.
도 4 내지 도 6은 (미래의 다이 배치 동작에서 보정(correction)에 대한 피드백으로서 사용될 수 있는) 기판 상의 다이 배치의 정확도를 결정하는 방법을 예시하며, 다른 개선은 본 명세서에 설명된 진보적인 시스템 및 방법에 따라 제공될 수 있다. 도 7a 및 도 7b는 다이 부착 동작에서 계통 편차를 결정(및 보정)하는 방법을 도시한다. 통상적으로 이러한 계통 오차(systematic error)는 측정된 다이-오프셋의 평균 또는 중간 값으로서 획득된다. 도 7a는 검증 기판(112a)에 본딩된 복수의 다이(108a)를 도시한다(여기서 다이는 본드 툴(104b)을 포함하는 다이 부착 기계(100)와 같은 다이 부착 기계에 본딩된다). 도 7a에서 볼 수 있는 바와 같이, 복수의 다이(108a) 각각은 인접한 로컬 기판 기준 마커(112a1) 사이의 원하는 본딩 위치로부터 오프셋된다(계통 오차는 도 7a에서, 도 7a의 하부에 있는 십자가로부터 중심에서 벗어난 오프셋으로서 도시된다).
계통 오차를 결정 (및/또는 적용) 한 후(예를 들어, 평균 또는 중간 다이 오프셋을 보정함으로써), 또 하나의 본딩 동작이 완료될 수 있다. 도 7b는 계통 오차의 결정으로부터 피드백된 후에 기판(112)(예를 들어, 도 1a에 도시된 기판(112) 참조)에 본딩된 복수의 다이(108a)를 도시한다. 도 7b에서, 로컬 기판 기준 마커(112a1')는, (검증 기판(112a)에 있고) 기판(112) 상에 있지 않을 가능성이 있기 때문에, "가상선(phantom)" 포맷으로 도시된다. 그럼에도 불구하고, 피드백은 도 7b에 도시된 바와 같이, 개선된 본딩을 초래하며, 본딩된 다이(108a)는 인접한 로컬 기판 기준 마커(112a1') 사이에 더 정확하게 위치된다(계통 오차는 도 7b에서 보정된 것으로 도시되며, 도 7b의 하부에 있는 십자가 중심에 "점(dot)"으로 도시됨). 물론, 개선된 정확도를 확인하기 위해, (도 7b에 도시된 기판(112)과 대조적으로) 다이(108a)를 다른 검증 기판(112a)에 본딩함으로써 피드백이 달성될 수 있다는 것이 이해된다.
도 4 내지 도 6의 다이 부착 정확도 검증 및 도 7a 및 도 7b에 도시된 계통 오차의 결정 및 보정에 추가로, 본 발명의 추가적인 실시예가 고려된다. 예를 들어, 특정 정확도 관련 진단이 본 발명의 범위 내에서 수행될 수 있다. 도 8a 및 도 8b는 프리-본드 정확도 검사와 관련하여 이러한 진단 기술의 일 예를 도시한다. 도 8a는 카메라(104a)가 필름(108b)에 여전히 부착된 상태로 다이(108a)를 이미징하는 다이 부착 시스템(100)의 블록도이다. 즉, 다이 부착 동작이 완료되기 전에 이미징이 수행된다. 복수의 다이(108a)는 여전히 다이 공급 소스(108)의 필름(108b) 상에 있다. 필름은 통상적으로 투명(또는 반투명(semi transparent 또는 translucent))하여, 필름 아래의 기판의 마커가 잘 보이고 정확하게 측정될 수 있다. 도 8a 및 도 8b에서, 검증 기판(112a)은 다이 공급 소스(108) 아래에 위치된다(여기서 복수의 다이(108a)는 여전히 필름(108b) 상에 있다). 더 상세하게는, 다이 공급 소스(108)(및/또는 검증 기판(112a))는 복수의 다이 중 적어도 하나가 검증 기판(112a)의 대응하는 본딩 위치(즉, 각각의 로컬 기판 기준 마커(112a1) 사이) 위에 위치하도록 이동된다. 이 배향에서, 카메라의 시야는 각각의 로컬 기판 기준 마커(112a1)에 대한 다이(108a)의 상대적인 위치를 보여주기 위해 이미징된다. 도 8b는 이러한 시야에서 단일 다이(108a)를 도시한다. 이 시야로부터 취해진 이미지를 사용하여, 다이 부착 프로세스가 이루어지기 전에 정확도 데이터가 획득될 수 있다. 이 이미지 데이터는 임의의 정확도 이슈를 보정하기 위한 피드백으로서 사용될 수 있다.
본 발명의 다른 예시적인 방법에서, 도 9a 및 도 9b는 캘리브레이션 동작 (예를 들어, 로봇 스테이지 캘리브레이션)을 도시한다. 상대적인 마커 오프셋 측정의 원리는 로봇 스테이지 캘리브레이션에 적용될 수 있다(여기서 로봇 스테이지는, 모션 시스템에 의해 이동되는 본드 헤드(104) 또는 다른 모션 시스템에 의해 이동되는 다이 공급 소스(108)와 같이, 모션 시스템에 의해 이동되는 다이 부착 기계의 일부임). 이러한 로봇 스테이지 캘리브레이션과 관련하여, 로봇 축의 통상적인 비선형 편차는, 로봇 스테이지의 작업 영역에서의 x, y 위치의 함수로서 측정된다. 하향 주시 카메라(looking camera)를 갖는 로봇 스테이지(예를 들어, 본드 헤드 지지부(102)의 모션 시스템에 의해 이동되는 본드 헤드(104))에 대해, 기판 마커 측정은 로봇 스테이지의 소위 오차 맵(error map)을 생성하기 위해 직접 사용될 수 있다. 하향 주시 카메라가 없는 로봇 스테이지(예를 들어, 공급 지지부(106)의 모션 시스템에 의해 이동되는 다이 공급 소스(108))에 대해, 다른 스테이지의 카메라(예를 들어, 카메라(104a))를 측정 디바이스로서 사용하여 유사한 오차 맵이 획득될 수 있다. 이를 위해, 캘리브레이션 다이 공급 폼은 실제 다이 공급 소스 대신에 삽입되고, 여기서 예시적인 캘리브레이션 다이 공급 폼은, 마커를 갖는 리소그래피적으로 제조된 유리 플레이트(소위 "캘리브레이션 웨이퍼(calibration wafer)")를 포함한다. 캘리브레이션 다이 공급 폼의 편차는 기판 기준 마커에 대한 공급 폼 마커의 상대적인 오프셋을 측정함으로써 획득된다. 이는 로봇 스테이지의 작업 영역을 커버하는 다양한 위치에서 행해질 수 있다. 따라서, 두 로봇 스테이지는 동시에 동일한 캘리브레이션 기준으로 캘리브레이션될 수 있다. 통상적으로, 이러한 목적을 위해, (기판 및 공급 폼 모두 상에서) 하나의 시야에서의 다수의 마커가 사용되어, 위치 및 각도 오프셋의 보다 정확하고 견고한 측정 능력을 생성한다.
도 9a 및 도 9b에 도시된 특정 예를 참조하면, 캘리브레이션 다이 공급 폼(108')이 본 명세서에 제공된 다른 도면에서의 다이 공급 소스(108) 대신에 제공된다. 캘리브레이션 다이 공급 폼(108')은 공급 폼 마커(108c1)를 포함하는 캘리브레이션 다이 공급부(108c)를 유지한다. 이러한 공급 폼 마킹은 정사각형(이전 도면에서의 다이(108a)의 형상과 유사함)이지만, 임의의 유형의 공급 폼 마커 형상이 고려된다. 기판(112a)(기판 기준 마커(112a1, 112a2)를 포함함)은 캘리브레이션 다이 공급 폼(108') 아래에 위치된다. 이러한 구성에서, 카메라(104a)는 기판 기준 마커(112a1 및/또는 112a2)에 대한 공급 폼 마커(108c1)의 상대적인 오프셋을 측정하는데 사용될 수 있다. 상대적인 오프셋은, 상술된 바와 같이, 로봇 스테이지(예를 들어, 본드 헤드 지지부(102)의 모션 시스템에 의해 이동되는 본드 헤드(104), 및 공급 지지부(106)의 모션 시스템에 의해 이동되는 다이 공급 소스(108)) 각각의 로봇 스테이지 캘리브레이션과 관련하여 사용될 수 있다.
본 발명은 주로 "픽" 동작이 없는 다이 부착 동작과 관련하여 설명되고 예시었지만, 이에 제한되지 않는다. 본 발명은 다이 부착 기계 (때로는 다이 본더(die bonder)로 지칭됨) 또는 다른 패키징 기계(예를 들어, 플립 칩 기계/동작, 진보된 패키징 동작 등)을 포함하는 반도체 본딩 산업에서 광범위한 적용성을 갖는다.
본 발명의 예시적인 실시예가 특정 형상을 갖는 마커(예를 들어, 십자형 마커, 원형 마커, 직사각형 마커 등), 및 단일 다이에 대한 특정 개수의 마커(예를 들어, 각 다이를 둘러싸는 4개의 기판 기준 마커(112a1)) 등에 대해 예시되고 설명되었지만 - 이러한 유형의 세부 사항은 본질적으로 예시적이며, 본 발명의 범위에 대해 비-제한적이다.
본 발명이 예시적인 실시예에 대해 설명되고 예시되었지만, 전술한 것 및 다양한 다른 변경, 생략 및 추가가 본 발명의 개념 및 범위로부터 벗어나지 않고 이루어질 수 있다는 것이 통상의 기술자에 의해 이해되어야 한다. 오히려, 본 발명으로부터 벗어나지 않고 발명의 균등물의 범위 및 범주 내에서 다양한 수정이 상세하게 이루어질 수 있다.

Claims (24)

  1. 복수의 다이를 수용하도록 구성된 검증 기판 - 상기 검증 기판은 복수의 기판 기준 마커를 포함함 -; 및
    상기 복수의 다이 각각을 상기 복수의 기판 기준 마커 중 각각의 기판 기준 마커로 이미징함으로써 상기 검증 기판과 상기 복수의 다이의 정렬을 결정하기 위한 이미징 시스템;을 포함하는 다이 부착 시스템.
  2. 청구항 1에 있어서,
    상기 이미징 시스템은 카메라를 포함하는 다이 부착 시스템.
  3. 청구항 1에 있어서,
    상기 이미징 시스템으로부터의 이미지 데이터를 사용하여, 상기 복수의 다이 각각과, 상기 복수의 기판 기준 마커 중 각각의 기판 기준 마커 사이의 위치 편차(positional deviation)가 결정되는 다이 부착 시스템.
  4. 청구항 3에 있어서,
    상기 위치 편차는, x-축을 따른 편차 성분, y-축을 따른 편차 성분, 및 세타(theta) 축을 중심으로 한 편차 성분을 포함하는 다이 부착 시스템.
  5. 청구항 1에 있어서,
    상기 복수의 다이 각각은, 상기 복수의 기판 기준 마커 중 각각의 기판 기준 마커와 함께, 상기 이미징 시스템의 카메라의 단일 시야(field-of-view)에서 이미징되는 다이 부착 시스템.
  6. 청구항 1에 있어서,
    상기 검증 기판은 정확도 검증 기판이고, 상기 이미징 시스템을 사용하여 결정된 상기 정렬은, 상기 검증 기판 상에 배치된 후의 상기 복수의 다이 각각의 배치 정확도인 다이 부착 시스템.
  7. 청구항 1에 있어서,
    상기 검증 기판은 유리 기판인 다이 부착 시스템.
  8. 청구항 1에 있어서,
    상기 검증 기판은 정확도 검증 기판이고, 상기 이미징 시스템을 사용하여 결정된 상기 정렬은, 상기 복수의 다이 각각이 기판에 본딩되기 전에 결정되는 프리-본드(pre bond) 정렬이며, 상기 복수의 다이 각각은 상기 프리-본드 정렬 결정의 동안 상기 검증 기판 위에 위치되는 다이 부착 시스템.
  9. 청구항 8에 있어서,
    상기 복수의 다이 각각은, 상기 프리-본드 정렬의 결정 동안 다이 공급 소스의 필름에 부착되는 다이 부착 시스템.
  10. 다이 부착 시스템 동작 방법에 있어서, 상기 다이 부착 시스템 동작 방법은,
    복수의 다이를 수용하도록 구성된 검증 기판을 제공하는 단계 - 상기 검증 기판은 복수의 기판 기준 마커를 포함함 -;
    상기 복수의 다이와 상기 검증 기판의 정렬을 결정하기 위해, 상기 다이 부착 시스템의 이미징 시스템을 사용하여, 상기 복수의 다이 각각을 상기 복수의 기판 기준 마커 중 각각의 기판 기준 마커로 이미징하는 단계;를 포함하는, 다이 부착 시스템 동작 방법.
  11. 청구항 10에 있어서,
    상기 이미징 시스템은 카메라를 포함하는, 다이 부착 시스템 동작 방법.
  12. 청구항 10에 있어서,
    상기 정렬의 결정과 관련하여, 상기 이미징 시스템으로부터의 이미지 데이터를 사용하여, 상기 복수의 다이 각각과, 상기 복수의 기판 기준 마커 중 각각의 기판 기준 마커 사이의 위치 편차가 결정되는, 다이 부착 시스템 동작 방법.
  13. 청구항 12에 있어서,
    상기 위치 편차는, x-축을 따른 편차 성분, y-축을 따른 편차 성분, 및 세타 축을 중심으로 한 편차 성분을 포함하는, 다이 부착 시스템 동작 방법.
  14. 청구항 10에 있어서,
    상기 이미징하는 단계 동안, 상기 복수의 다이 각각은, 상기 복수의 기판 기준 마커 중 각각의 기판 기준 마커와 함께, 상기 이미징 시스템의 카메라의 단일 시야에서 이미징되는, 다이 부착 시스템 동작 방법.
  15. 청구항 10에 있어서,
    상기 검증 기판은 정확도 검증 기판이고, 상기 이미징 시스템을 사용하여 결정된 정렬은, 상기 검증 기판 상에 배치된 후의 상기 복수의 다이 각각의 배치 정확도인, 다이 부착 시스템 동작 방법.
  16. 청구항 10에 있어서,
    상기 검증 기판은 유리 기판인, 다이 부착 시스템 동작 방법.
  17. 청구항 10에 있어서,
    상기 검증 기판은 정확도 검증 기판이고, 상기 이미징 시스템을 사용하여 결정된 정렬은, 상기 복수의 다이 각각이 기판에 본딩되기 전에 결정되는 프리-본드 정렬이며, 상기 복수의 다이 각각은 상기 프리-본드 정렬의 결정 동안 상기 검증 기판 위에 위치되는, 다이 부착 시스템 동작 방법.
  18. 청구항 17에 있어서,
    상기 복수의 다이 각각은, 상기 프리-본드 정렬의 결정 동안 다이 공급 소스의 필름에 부착되는, 다이 부착 시스템 동작 방법.
  19. 캘리브레이션 다이 공급부를 포함하는 캘리브레이션 다이 공급 폼(form) - 상기 캘리브레이션 다이 공급부는 복수의 제1 기준 마커를 포함함 -;
    상기 캘리브레이션 다이 공급 폼을 이동시키기 위한 제1 모션 시스템;
    본드 툴 및 이미징 시스템을 포함하는 본드 헤드;
    상기 본드 헤드를 이동시키기 위한 제2 모션 시스템; 및
    복수의 제2 기준 마커를 포함하는 기판;을 포함하며,
    상기 이미징 시스템은, 상기 복수의 제1 기준 마커 중 제1 기준 마커와, 상기 복수의 제2 기준 마커 중 제2 기준 마커를 단일 시야에서 이미징하도록 구성되는 다이 부착 시스템.
  20. 청구항 19에 있어서,
    상기 이미징 시스템으로부터의 이미지는, 후속 본딩 동작 동안의 상기 캘리브레이션 다이 공급 폼 및 상기 본드 헤드 중 적어도 하나의 캘리브레이션과 관련하여 사용되는 다이 부착 시스템.
  21. 청구항 19에 있어서,
    상기 캘리브레이션 다이 공급 폼은, 상기 다이 부착 시스템의 다이 공급 소스이며, 상기 다이 공급 소스는, 다이 부착 동작 동안 필름에 고정된 복수의 다이를 운반하도록 구성되는 다이 부착 시스템.
  22. 청구항 19에 있어서,
    상기 캘리브레이션 다이 공급 폼은 상기 이미징 시스템의 이미징 동안 상기 다이 부착 시스템의 다이 공급 소스 대신에 포함되고, 상기 다이 공급 소스는 후속 본딩 동작 동안 상기 다이 부착 시스템으로 대체되는 다이 부착 시스템.
  23. 다이 부착 기계를 캘리브레이션하는 방법에 있어서, 상기 다이 부착 기계 캘리브레이션 방법은,
    캘리브레이션 다이 공급부를 포함하는 캘리브레이션 다이 공급 폼을 제공하는 단계 - 상기 캘리브레이션 다이 공급부는 복수의 제1 기준 마커를 포함함 -;
    본드 툴 및 이미징 시스템을 포함하는 본드 헤드를 제공하는 단계;
    복수의 제2 기준 마커를 포함하는 기판을 제공하는 단계; 및
    다이 부착 기계의 이미징 시스템으로 상기 복수의 제1 기준 마커 중 제1 기준 마커와, 상기 복수의 제2 기준 마커 중 제2 기준 마커를 단일 시야에서 이미징하는 단계;를 포함하는, 다이 부착 기계 캘리브레이션 방법.
  24. 청구항 23에 있어서,
    상기 이미징 시스템으로부터의 이미지를 사용하여, 후속 본딩 동작 동안 상기 캘리브레이션 다이 공급 폼 및 상기 본드 헤드 중 적어도 하나의 위치를 캘리브레이션하는 단계를 더 포함하는, 다이 부착 기계 캘리브레이션 방법.
KR1020217009730A 2018-09-05 2019-09-05 다이 부착 시스템, 및 이러한 시스템을 이용한 통합 정확도 검증 및 캘리브레이션을 위한 방법 KR20210052530A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862727447P 2018-09-05 2018-09-05
US62/727,447 2018-09-05
PCT/EP2019/073766 WO2020049127A1 (en) 2018-09-05 2019-09-05 Die attach systems, and methods for integrated accuracy verification and calibration using such systems

Publications (1)

Publication Number Publication Date
KR20210052530A true KR20210052530A (ko) 2021-05-10

Family

ID=67956738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217009730A KR20210052530A (ko) 2018-09-05 2019-09-05 다이 부착 시스템, 및 이러한 시스템을 이용한 통합 정확도 검증 및 캘리브레이션을 위한 방법

Country Status (4)

Country Link
US (2) US11574832B2 (ko)
KR (1) KR20210052530A (ko)
CN (1) CN112771652A (ko)
WO (1) WO2020049127A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210052530A (ko) * 2018-09-05 2021-05-10 아셈블레온 비.브이. 다이 부착 시스템, 및 이러한 시스템을 이용한 통합 정확도 검증 및 캘리브레이션을 위한 방법
CN114005779B (zh) * 2021-12-24 2022-03-22 湖北三维半导体集成创新中心有限责任公司 键合装置和键合方法
US20230241720A1 (en) * 2022-01-31 2023-08-03 Standex International Corporation Techniques for closed-loop control of a laser-engraving process
WO2023219568A2 (en) * 2022-05-09 2023-11-16 Aem Singapore Pte Ltd Methods, systems and apparatuses for equipment alignment and position teach
CN114678282B (zh) * 2022-05-27 2022-08-02 湖北三维半导体集成创新中心有限责任公司 一种键合补偿方法及装置、芯片再布线方法、键合结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067763B2 (en) * 2002-05-17 2006-06-27 Gsi Group Corporation High speed, laser-based marking method and system for producing machine readable marks on workpieces and semiconductor devices with reduced subsurface damage produced thereby
US6900877B2 (en) * 2002-06-12 2005-05-31 Asm American, Inc. Semiconductor wafer position shift measurement and correction
US6974168B2 (en) 2002-09-30 2005-12-13 Intel Corporation System and method for performing simultaneous precision die bond of photonic components onto a single substrate
US9229058B2 (en) * 2012-06-27 2016-01-05 Texas Instruments Incorporated Die attach pick error detection
US9136243B2 (en) 2013-12-03 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
JP6411823B2 (ja) * 2014-09-09 2018-10-24 ボンドテック株式会社 チップアライメント方法、チップアライメント装置
JP6307730B1 (ja) * 2016-09-29 2018-04-11 株式会社新川 半導体装置の製造方法、及び実装装置
US10141215B2 (en) * 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
KR20210052530A (ko) * 2018-09-05 2021-05-10 아셈블레온 비.브이. 다이 부착 시스템, 및 이러한 시스템을 이용한 통합 정확도 검증 및 캘리브레이션을 위한 방법

Also Published As

Publication number Publication date
CN112771652A (zh) 2021-05-07
US20230148420A1 (en) 2023-05-11
US20200075381A1 (en) 2020-03-05
WO2020049127A1 (en) 2020-03-12
US11574832B2 (en) 2023-02-07

Similar Documents

Publication Publication Date Title
US11574832B2 (en) Die attach systems including a verification substrate
KR102399836B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
CN1983539B (zh) 晶粒键合的方法
WO2016125518A1 (ja) 切断装置及び切断方法
JP4128156B2 (ja) 部品実装方法及び装置
KR101042654B1 (ko) 전자부품 시험장치의 캘리브레이션 방법
KR20140022582A (ko) 플립칩 본딩장치 및 본딩장치의 교정방법
CN105845594A (zh) 检查半导体封装的印刷电路板的方法
CN105870038B (zh) 给载体装配无外壳芯片的装配机和方法
KR20190110026A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR101183101B1 (ko) 플립칩용 다이 본딩 방법
KR101120129B1 (ko) 기준값을 응용한 작업위치 자동 조정방법 및 이를 위한 자동화 장비
JP4515814B2 (ja) 装着精度測定方法
CN111508861A (zh) 半导体元件贴合设备
CN112447555B (zh) 电子零件的安装装置
JP7285162B2 (ja) ダイボンディング装置および半導体装置の製造方法
CN110783224B (zh) 利用在参照元件的相对两侧构成的结构特征之间的偏置信息来装配元件载体
JPH11238762A (ja) フリップチップボンディング方法及び装置
KR20210113955A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP4197334B2 (ja) 貼り合わせ装置及びその装置を用いたインクジェットヘッドの製造方法
KR101325634B1 (ko) 반도체 패키지용 회로기판의 검사방법
JP2959862B2 (ja) 位置合せ方法
JP6804905B2 (ja) 基板作業装置
KR20230103832A (ko) 다이 본딩 설비 및 다이 본딩 설비의 구동 편차 보정 방법
JPH11135995A (ja) 部品搭載装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal