KR102230921B1 - Semiconductor device manufacturing method, and mounting device - Google Patents

Semiconductor device manufacturing method, and mounting device Download PDF

Info

Publication number
KR102230921B1
KR102230921B1 KR1020197011854A KR20197011854A KR102230921B1 KR 102230921 B1 KR102230921 B1 KR 102230921B1 KR 1020197011854 A KR1020197011854 A KR 1020197011854A KR 20197011854 A KR20197011854 A KR 20197011854A KR 102230921 B1 KR102230921 B1 KR 102230921B1
Authority
KR
South Korea
Prior art keywords
bonding
semiconductor die
alignment mark
substrate
image
Prior art date
Application number
KR1020197011854A
Other languages
Korean (ko)
Other versions
KR20190052136A (en
Inventor
코헤이 세야마
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20190052136A publication Critical patent/KR20190052136A/en
Application granted granted Critical
Publication of KR102230921B1 publication Critical patent/KR102230921B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 장치의 제조 방법은 얼라인먼트 마크(52)를 투과하는 가기판(300)을 본딩면(51)에 재치하는 재치 공정과, 얼라인먼트 마크의 화상(51) 및 반도체 다이(200)의 화상을 취득하는 화상 취득 공정과, 화상 취득 공정에서 취득한 얼라인먼트 마크(300)의 화상 및 반도체 다이(200)의 화상에 기초하여 가기판(300)에 반도체 다이(200)를 압착하는 본딩 헤드(30)의 수평 방향의 위치를 보정하는 보정 공정과, 보정된 수평 방향의 위치에 기초하여 반도체 다이(200)를 투과 기판(300)에 압착하는 압착 공정을 포함한다. 이것에 의해, 가기판 위에 배치된 반도체 다이 사이의 간격의 불균일을 억제할 수 있는 반도체 장치의 제조 방법 및 실장 장치를 제공한다.The method of manufacturing a semiconductor device includes a mounting process of placing the substrate 300 passing through the alignment mark 52 on the bonding surface 51, and acquiring the image 51 of the alignment mark and the image of the semiconductor die 200. The horizontal direction of the bonding head 30 for compressing the semiconductor die 200 to the substrate 300 based on the image acquisition process and the image of the alignment mark 300 acquired in the image acquisition process and the image of the semiconductor die 200 A correction step of correcting the position of the semiconductor die 200 and a pressing step of compressing the semiconductor die 200 to the transmission substrate 300 based on the corrected horizontal position. Thereby, there is provided a method of manufacturing a semiconductor device and a mounting device capable of suppressing non-uniformity in the spacing between semiconductor dies disposed on a substrate.

Figure R1020197011854
Figure R1020197011854

Description

반도체 장치의 제조 방법, 및 실장 장치Semiconductor device manufacturing method, and mounting device

본 발명은 반도체 장치의 제조 방법, 및 실장 장치에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device and a mounting device.

종래, 반도체 장치의 더한층의 소형화, 고집적화 및 저비용화를 목적으로 하여 팬아웃형 WLP(Wafer-Level-Packaging)가 제안되었다(예를 들면, 특허문헌 1).Conventionally, a fan-out type WLP (Wafer-Level-Packaging) has been proposed for the purpose of further miniaturization, higher integration, and lower cost of semiconductor devices (for example, Patent Document 1).

팬아웃형 WLP에서는, 이하의 공정을 거쳐 반도체 장치를 제조한다.In the fan-out type WLP, a semiconductor device is manufactured through the following steps.

1. 회로 패턴이 형성된 반도체 웨이퍼를 다이싱하여, 복수의 반도체 다이를 낱개화한다.1. The semiconductor wafer on which the circuit pattern was formed is diced, and a plurality of semiconductor dies are individually formed.

2. 실장 장치를 사용하여 반도체 다이를 소정의 간격마다 가기판 위에 압착한다.2. Using a mounting device, the semiconductor die is pressed onto the substrate at predetermined intervals.

3. 가기판 위에 배치된 복수의 반도체 다이를 수지로 몰딩한다.3. A plurality of semiconductor dies arranged on the top plate are molded with resin.

4. 몰딩된 반도체 다이를 가기판으로부터 박리하여, 반도체 다이가 가기판에 압착되어 있던 면을 노출시킨다.4. The molded semiconductor die is peeled from the substrate to expose the surface where the semiconductor die was pressed against the substrate.

5. 노출된 반도체 다이의 면에 배선층 및 범프 전극을 형성한다.5. A wiring layer and a bump electrode are formed on the exposed surface of the semiconductor die.

6. 몰딩된 복수의 반도체 다이를 다이싱하여, 배선층 및 범프 전극이 형성된 반도체 다이를 낱개화한다.6. A plurality of molded semiconductor dies are diced, and the semiconductor dies on which the wiring layers and bump electrodes are formed are individually formed.

일본 특표 2013-520826Japan Special 2013-520826

그러나, 반도체 다이를 소정의 간격마다 압착하는 공정에 있어서, 얼라인먼트 마크가 형성되어 있지 않은 가기판이 사용되는 경우가 있다. 이 경우, 실장 장치는 리니어 인코더 등의 기계적인 좌표를 바탕으로 가기판에 반도체 다이를 압착하게 된다.However, in the process of compressing the semiconductor die at predetermined intervals, a substrate on which alignment marks are not formed may be used. In this case, the mounting device presses the semiconductor die on the substrate based on mechanical coordinates such as a linear encoder.

기계적인 좌표를 바탕으로 반도체 다이를 가기판에 압착하면, 기계적인 좌표의 벗어남이나 열적 영향에 의해 반도체 다이가 가기판에 압착되는 위치에 어긋남이 발생하여, 반도체 다이 간의 간격에 불균일이 발생한다. 반도체 다이 간의 간격의 불균일은 불균일을 고려한 여유가 있는 사이즈로 배선층을 형성할 필요를 생기게 하기 때문에, 반도체 다이의 고집적화, 소형화를 저해하는 요인이 된다. 또한, 반도체 다이 간의 간격이 크게 불균일이 생긴 경우, 반도체 장치의 불량을 일으킨다.When the semiconductor die is pressed against the substrate based on the mechanical coordinates, a deviation of the mechanical coordinates or a shift in the position where the semiconductor die is pressed against the substrate due to thermal influence occurs, resulting in uneven spacing between the semiconductor dies. The non-uniformity of the spacing between the semiconductor dies causes the need to form the wiring layer in a size with a margin in consideration of the non-uniformity, and thus becomes a factor that hinders the high integration and miniaturization of the semiconductor die. In addition, when the gap between the semiconductor dies is largely uneven, it causes a defect in the semiconductor device.

또한, 가기판에 얼라인먼트 마크가 형성되어 있었다고 해도, 가기판의 열팽창 등에 의해 반도체 다이 간의 간격이 불균일하게 되는 것도 예상된다.Further, even if an alignment mark is formed on the substrate, it is expected that the spacing between the semiconductor dies will become non-uniform due to thermal expansion of the substrate or the like.

그래서, 본 발명은 가기판 위에 배치된 반도체 다이 간의 간격의 불균일을 억제할 수 있는 반도체 장치의 제조 방법 및 실장 장치를 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device and a mounting device capable of suppressing non-uniformity in the spacing between semiconductor dies disposed on a substrate.

본딩면에 얼라인먼트 마크가 형성된 본딩 스테이지 위에, 상기 얼라인먼트 마크를 투과하는 투과 기판을 상기 본딩면에 재치하는 재치 공정과, 카메라에 의해 상기 본딩 스테이지의 상방으로부터 상기 투과 기판을 투과한 상기 얼라인먼트 마크를 촬상하고, 상기 얼라인먼트 마크의 화상을 취득하는 화상 취득 공정과, 상기 화상 취득 공정에서 취득한 상기 얼라인먼트 마크의 화상에 기초하여, 상기 투과 기판에 반도체 다이를 압착하는 본딩 헤드의 수평 방향의 위치를 보정하는 보정 공정과, 보정된 상기 수평 방향의 위치에 기초하여 상기 반도체 다이를 상기 투과 기판에 압착하는 압착 공정을 포함하는, 반도체 장치의 제조 방법.On a bonding stage in which an alignment mark is formed on a bonding surface, a mounting process of placing a transparent substrate transmitting the alignment mark on the bonding surface, and an image of the alignment mark transmitted through the transparent substrate from above the bonding stage by a camera And, based on the image acquisition process of acquiring the image of the alignment mark and the image of the alignment mark acquired in the image acquisition process, correction for correcting the position of the bonding head in the horizontal direction for compressing the semiconductor die to the transparent substrate A method of manufacturing a semiconductor device comprising a step and a pressing step of compressing the semiconductor die to the transparent substrate based on the corrected position in the horizontal direction.

흡착면에 반도체 다이를 유지하는 본딩 툴을 갖고, 상기 반도체 다이를 투과 기판 위에 압착하는 본딩 헤드와, 본딩면에 얼라인먼트 마크를 갖고, 상기 본딩면 위에 상기 얼라인먼트 마크를 투과하는 투과 기판을 재치하는 본딩 스테이지와, 상기 본딩 스테이지의 상방으로부터 상기 투과 기판을 투과한 상기 얼라인먼트 마크를 촬상하고, 상기 얼라인먼트 마크의 화상을 취득하는 카메라와, 상기 카메라가 취득한 상기 얼라인먼트 마크의 화상에 기초하여, 상기 본딩 헤드가 상기 투과 기판에 상기 반도체 다이를 압착하는 수평 방향의 위치를 보정하는 보정부를 구비하는, 실장 장치.A bonding head having a bonding tool for holding a semiconductor die on an adsorption surface, a bonding head for compressing the semiconductor die onto a transparent substrate, and a transparent substrate having an alignment mark on the bonding surface and transmitting the alignment mark on the bonding surface. Based on a stage, a camera that captures an image of the alignment mark that has passed through the transparent substrate from above the bonding stage, and acquires an image of the alignment mark, and the bonding head based on the image of the alignment mark acquired by the camera. And a correction unit for correcting a position in a horizontal direction for compressing the semiconductor die on the transparent substrate.

본 발명에 의하면, 가기판 위에 배치된 반도체 다이 간의 간격의 불균일을 억제할 수 있다.According to the present invention, it is possible to suppress non-uniformity in the spacing between semiconductor dies disposed on the substrate.

도 1은 본 발명의 제1 실시형태에서의 실장 장치를 도시하는 모식도이다.
도 2는 본딩 스테이지를 도시하는 상면도이다.
도 3은 본딩 스테이지 및 반도체 다이가 실장된 가기판을 도시하는 측방 단면도이다.
도 4는 반도체 다이가 실장된 가기판 및 본딩 스테이지를 도시하는 상면도이다.
도 5는 가기판에 반도체 다이를 압착할 때의 공정을 나타내는 플로우차트이다.
도 6은 본딩 툴의 위치를 보정할 때의 보정부의 동작을 나타내는 모식도이다.
도 7은 본 발명의 제2 실시형태에 따른 본딩 툴의 위치를 보정할 때의 보정부의 동작을 나타내는 모식도이다.
도 8은 본 발명의 제3 실시형태에 따른 실장 장치를 도시하는 모식도이다.
도 9는 본 발명의 제4 실시형태에서의 실장 장치를 도시하는 모식도이다.
도 10은 가기판에 반도체 다이를 압착할 때의 본딩 헤드의 동작을 도시하는 모식도이며, (a)는 본딩 헤드를 이동시키기 전, (b)는 본딩 헤드를 이동시킨 후, (c)는 계속해서 반도체 다이를 가기판에 압착하는 경우를 나타낸다.1 is a schematic diagram showing a mounting device according to a first embodiment of the present invention.
2 is a top view showing the bonding stage.
3 is a side cross-sectional view showing a bonding stage and a substrate on which a semiconductor die is mounted.
4 is a top view showing a substrate on which a semiconductor die is mounted and a bonding stage.
Fig. 5 is a flowchart showing a process of pressing a semiconductor die onto a substrate.
6 is a schematic diagram showing the operation of the correction unit when correcting the position of the bonding tool.
7 is a schematic diagram showing an operation of a correction unit when correcting the position of the bonding tool according to the second embodiment of the present invention.
8 is a schematic diagram showing a mounting device according to a third embodiment of the present invention.
9 is a schematic diagram showing a mounting device according to a fourth embodiment of the present invention.
Fig. 10 is a schematic diagram showing the operation of the bonding head when pressing the semiconductor die to the substrate, (a) is before moving the bonding head, (b) is after moving the bonding head, and (c) is continued. Thus, the case of pressing the semiconductor die to the substrate is shown.

(발명을 실시하기 위한 형태)(Form for carrying out the invention)

이하에 본 발명의 실시형태를 설명한다. 이하의 도면의 기재에서, 동일 또는 유사한 구성요소는 동일 또는 유사한 부호로 나타내고 있다. 도면은 예시이며, 각 부의 치수나 형상은 모식적인 것으로, 본원발명의 기술적 범위를 당해 실시형태에 한정하여 해석해서는 안 된다.Embodiments of the present invention will be described below. In the following description of the drawings, the same or similar components are denoted by the same or similar reference numerals. The drawings are illustrative, and the dimensions and shapes of each part are schematic, and the technical scope of the present invention is limited to the embodiment and should not be interpreted.

(제1 실시형태)(First embodiment)

도 1은 제1 실시형태에 따른 실장 장치를 도시하는 모식도이다. 도 1에 도시하는 바와 같이, 실장 장치(1)는 다이싱된 반도체 웨이퍼(100)로부터 반도체 다이(200)를 픽업하는 픽업부(20)와, 가기판(300)을 지지하는 본딩 스테이지(50)와, 픽업부(20)와 본딩 스테이지(50) 사이를 이동하는 본딩 헤드(30)와, 본딩 스테이지(50)의 상방에 배치된 2시야 카메라(40)를 구비한다. 이 실장 장치(1)는 반도체 웨이퍼(100)로부터 픽업된 반도체 다이(200)를 두께 방향으로 180도 반전시켜 기판 등에 실장하는 소위 플립 칩 본더이다. 또한, 가기판(300)은 투과 기판의 일례이다.1 is a schematic diagram showing a mounting device according to a first embodiment. As shown in FIG. 1, the mounting apparatus 1 includes a pickup unit 20 for picking up the semiconductor die 200 from the diced semiconductor wafer 100, and a bonding stage 50 for supporting the substrate 300. ), a bonding head 30 that moves between the pickup unit 20 and the bonding stage 50, and a two-view camera 40 disposed above the bonding stage 50. This mounting apparatus 1 is a so-called flip chip bonder that mounts a semiconductor die 200 picked up from a semiconductor wafer 100 inverted 180 degrees in the thickness direction and mounted on a substrate or the like. Further, the substrate 300 is an example of a transparent substrate.

픽업부(20)는 반도체 웨이퍼(100)가 첩부된 다이싱 시트(101)를 유지하는 픽업 스테이지(21)와, 픽업 스테이지(21)의 관통 구멍으로부터 반도체 다이(200)를 밀어올려, 반도체 다이(200)를 다이싱 시트(101)로부터 떼는 밀어올림 핀(22)과, 밀어올려진 반도체 다이(200)를 흡착하여 픽업하는 픽업 헤드(23)를 구비한다.The pickup unit 20 pushes up the semiconductor die 200 from the pickup stage 21 holding the dicing sheet 101 to which the semiconductor wafer 100 is affixed and the through hole of the pickup stage 21, A push pin 22 for removing 200 from the dicing sheet 101 and a pickup head 23 for picking up by adsorbing the pushed semiconductor die 200 are provided.

픽업 헤드(23)는 회전축(O)을 중심으로 회전하고, 픽업한 반도체 다이(200)를 두께 방향으로 180도 반전시켜 반도체 다이(200)가 다이싱 시트(101)에 접착되어 있던 면을 상방을 향하게 한다.The pickup head 23 rotates around the rotation axis O, and reverses the picked semiconductor die 200 180 degrees in the thickness direction so that the surface of the semiconductor die 200 adhered to the dicing sheet 101 is upward. Face.

본딩 헤드(30)는 도시하지 않은 XY 구동 기구에 의해 본딩 스테이지(50)의 본딩면(51)과 평행한 수평 방향(A)으로 구동하고, 도시하지 않은 Z축 구동 기구에 의해 수평 방향(A)과 직교하는 수직 방향(B)으로 구동한다. 또한, 본딩 헤드(30)는 반도체 다이(200)를 흡착하여 지지하는 본딩 툴(31)을 구비한다.The bonding head 30 is driven in a horizontal direction (A) parallel to the bonding surface 51 of the bonding stage 50 by an XY driving mechanism (not shown), and a horizontal direction (A) by a Z-axis driving mechanism (not shown) It is driven in the vertical direction (B) orthogonal to ). In addition, the bonding head 30 includes a bonding tool 31 for adsorbing and supporting the semiconductor die 200.

본딩 헤드(30)는 본딩 툴(31)을 본체부(32)에 내장된 하중 제어 기구에 의해 수직 방향(B)으로 구동시킴과 아울러, 본딩 툴(31)에 흡착된 반도체 다이(200)를 본딩할 때의 하중을 제어한다. 또한, 본딩 헤드(30)는 수평 방향(A)으로 이동할 때에 리니어 인코더(33)의 값을 읽어냄으로써 위치 및 이동량이 제어된다.The bonding head 30 drives the bonding tool 31 in the vertical direction (B) by a load control mechanism built in the main body 32, and the semiconductor die 200 adsorbed by the bonding tool 31 is removed. It controls the load when bonding. Further, when the bonding head 30 moves in the horizontal direction A, the position and the amount of movement are controlled by reading the value of the linear encoder 33.

또한, 본딩 툴(31)의 선단에는, 반도체 다이(200)를 가기판(300)에 압착할 때에 반도체 다이(200)를 50℃∼200℃의 범위에서 가열하는 본딩 히터가 부착되어 있다.Further, a bonding heater that heats the semiconductor die 200 in a range of 50°C to 200°C is attached to the tip of the bonding tool 31 when pressing the semiconductor die 200 to the substrate 300.

2시야 카메라(40)는 도시하지 않은 구동 기구에 의해 본딩 스테이지(50) 위를 이동 가능한 암(41)과, 암(41)의 선단에 설치된 2개의 촬상 소자(42a, 42b)를 구비한다. 촬상 소자(42a, 42b)는 동일 광축 위에 대향하여 설치되고, 본딩 헤드(30)에 유지된 반도체 다이(200)와 본딩 스테이지(50) 및 본딩면(51)을 동시에 촬상한다.The two-view camera 40 includes an arm 41 that is movable over the bonding stage 50 by a driving mechanism (not shown), and two imaging elements 42a and 42b provided at the tip of the arm 41. The imaging elements 42a and 42b are installed opposite to each other on the same optical axis, and simultaneously image the semiconductor die 200, the bonding stage 50 and the bonding surface 51 held in the bonding head 30.

도 2는 본딩 스테이지 및 반도체 다이가 실장된 가기판을 도시하는 측방 단면도이고, 도 3은 본딩 스테이지를 도시하는 상면도이고, 도 4는 본딩 스테이지 및 가기판을 도시하며, 반도체 다이가 본딩된 상태를 나타내는 상면도이다.FIG. 2 is a side cross-sectional view showing a bonding stage and a substrate on which a semiconductor die is mounted, FIG. 3 is a top view showing a bonding stage, and FIG. 4 is a bonding stage and a substrate, in which the semiconductor die is bonded. It is a top view showing.

본딩 스테이지(50)는 도시하지 않은 반송 기구에 의해 반송된 가기판(300)을 진공 흡착하여 지지하는 본딩면(51)을 갖는다. 본딩면(51)에는, 도 3에 도시하는 바와 같이, 가기판(300)이 재치되는 영역에 십(十)자 형상의 복수의 얼라인먼트 마크(52)가 형성되어 있다.The bonding stage 50 has a bonding surface 51 that vacuum-adsorbs and supports the substrate 300 conveyed by a conveying mechanism (not shown). On the bonding surface 51, as shown in FIG. 3, a plurality of alignment marks 52 in a shape of a cross are formed in a region where the substrate 300 is mounted.

얼라인먼트 마크(52)는, 소정의 간격마다, 가기판(300)에 실장되는 반도체 다이(200)의 수에 대응하여 설치되어 있다. 얼라인먼트 마크(52)는, 예를 들면, 에칭, 도금, 도료, 홈 등으로 형성된 마크이며, 2시야 카메라(40)에서 얼라인먼트 마크(52)의 위치를 인식할 수 있는 양태이면 사용할 수 있다.The alignment marks 52 are provided at predetermined intervals corresponding to the number of semiconductor dies 200 mounted on the substrate 300. The alignment mark 52 is a mark formed by, for example, etching, plating, paint, or groove, and can be used as long as the position of the alignment mark 52 can be recognized by the two-view camera 40.

본딩 스테이지(50)에 재치된 가기판(300)은 2시야 카메라(40)로부터의 광 및 본딩 스테이지(50)로부터의 광을 투과하고, 2시야 카메라(40)에 의해 얼라인먼트 마크(52)를 촬상 가능하게 한다. 가기판(300)은, 예를 들면, 유리이지만, 폴리카보네이트, 아크릴, 폴리에스터 등의 투명 수지나 투명 세라믹이어도 된다. 또한, 몰딩된 반도체 다이(200)를 가기판(300)으로부터 박리하는 후의 박리 공정에서, 이 박리를 용이하게 할 목적으로 투명한 필름이나 코팅층을 가기판(300)에 형성해도 된다.The substrate 300 mounted on the bonding stage 50 transmits the light from the two-view camera 40 and the light from the bonding stage 50, and the alignment mark 52 is formed by the two-view camera 40. Enables imaging. The substrate 300 is, for example, glass, but may be a transparent resin such as polycarbonate, acrylic or polyester, or a transparent ceramic. Further, in a peeling step after the molded semiconductor die 200 is peeled from the substrate 300, a transparent film or a coating layer may be formed on the substrate 300 for the purpose of facilitating this peeling.

이 가기판(300)에는, 도 4에 도시하는 바와 같이, 본딩 헤드(30)에 의해 반도체 다이(200)가 압착된다. 반도체 다이(200)는 그 외측 가장자리가 가기판(300)을 투과한 십자 형상의 얼라인먼트 마크(52)의 외측 가장자리를 따르도록 위치 결정이 되고, 가기판(300)에 복수의 반도체 다이(200) 사이의 거리가 일정하게 되도록 압착된다. 반도체 다이(200)에는, 다이싱 시트(101)에 접착되어 있던 이면측에 다이 어태치 필름 등의 열경화성의 접착층이 형성되어 있다. 반도체 다이(200)는 본딩 헤드(30)에 의한 압력, 열이 인가됨으로써 가기판(300)에 고정된다.A semiconductor die 200 is pressed onto this substrate 300 by a bonding head 30 as shown in FIG. 4. The semiconductor die 200 is positioned so that its outer edge follows the outer edge of the cross-shaped alignment mark 52 that has passed through the substrate 300, and a plurality of semiconductor dies 200 are placed on the substrate 300. It is compressed so that the distance between them becomes constant. In the semiconductor die 200, a thermosetting adhesive layer such as a die attach film is formed on the back side of the dicing sheet 101 attached thereto. The semiconductor die 200 is fixed to the substrate 300 by applying pressure and heat by the bonding head 30.

실장 장치(1)는, 또한, 기억부(63)로부터 읽어 낸 프로그램을 따라 장치의 각 부를 제어하는 제어부(60)를 구비한다. 제어부(60)는 2시야 카메라(40)를 제어하여 본딩 헤드(30)에 유지된 반도체 다이(200) 및 가기판(300)을 투과한 본딩 스테이지(50)를 촬상하고, 각각의 화상을 취득하는 카메라 I/F(61)와, 촬상된 반도체 다이(200), 및 본딩 스테이지(50)의 화상에 기초하여 본딩 헤드(30)의 수평 방향의 위치를 보정하는 보정부(62)를 갖는다. 제어부(60)의 각 부의 동작에 대해서는 후술한다.The mounting device 1 further includes a control unit 60 that controls each unit of the device according to a program read out from the storage unit 63. The control unit 60 controls the two-view camera 40 to take an image of the semiconductor die 200 held in the bonding head 30 and the bonding stage 50 that has passed through the substrate 300, and acquires respective images. A camera I/F 61 to be performed, and a correction unit 62 for correcting a position of the bonding head 30 in the horizontal direction based on the imaged semiconductor die 200 and the image of the bonding stage 50 are provided. The operation of each unit of the control unit 60 will be described later.

(반도체 장치의 제조 방법)(Method of manufacturing semiconductor device)

다음에 실장 장치(1)를 사용한 반도체 장치의 제조 방법에 대하여 설명한다. 도 5는 가기판에 반도체 다이를 압착할 때의 공정을 나타내는 플로우차트이다.Next, a method of manufacturing a semiconductor device using the mounting device 1 will be described. Fig. 5 is a flowchart showing a process of pressing a semiconductor die onto a substrate.

우선, 투명한 가기판(300)을 준비하고, 이 가기판(300)을 도시하지 않은 반송 장치에 의해 본딩면(51) 상의 얼라인먼트 마크(52)를 투과하는 위치에 재치한다(S1). 가기판(300)이 본딩면(51)에 재치되면, 본딩 스테이지(50)는 가기판(300)을 진공 흡착하여 고정한다.First, a transparent substrate 300 is prepared, and the substrate 300 is placed at a position through which the alignment marks 52 on the bonding surface 51 are transmitted by a conveying device (not shown) (S1). When the substrate 300 is placed on the bonding surface 51, the bonding stage 50 vacuum-adsorbs and fixes the substrate 300.

가기판(300)을 본딩 스테이지(50)에 재치하면, 픽업부(20)는 밀어올림 핀(22)을 상승시킴과 아울러, 픽업 헤드(23)에 의해 반도체 다이(200)를 진공 흡착하여 픽업한다. 반도체 다이(200)를 픽업하면, 픽업 헤드(23)를 회전축(O)을 중심으로 180도 회전시켜 반도체 다이(200)를 본딩 헤드(30)에 전달한다(S2). 본딩 헤드(30)는 전달된 반도체 다이(200)를 흡착하여 유지한다.When the substrate plate 300 is mounted on the bonding stage 50, the pickup unit 20 raises the push pin 22 and vacuum-sucks the semiconductor die 200 by the pickup head 23 to pick up. do. When the semiconductor die 200 is picked up, the pickup head 23 is rotated 180 degrees around the rotation axis O, and the semiconductor die 200 is transferred to the bonding head 30 (S2). The bonding head 30 adsorbs and holds the transferred semiconductor die 200.

반도체 다이(200)를 전달하면, 본딩 헤드(30)를 XY 구동 기구에 의해 구동하여 가기판(300) 위로 이동한다. 다음에 2시야 카메라(40)를 이동하여 암(41) 및 촬상 소자(42a, 42b)를 본딩 헤드(30)와 본딩 스테이지(50) 사이에 삽입한다. 삽입된 촬상 소자(42a, 42b)는 본딩 툴(31)에 흡착하여 지지된 반도체 다이(200) 및 투과한 얼라인먼트 마크(52)를 촬상한다(S3). 촬상된 화상은 카메라 I/F(61)에 의해 기억부(63)에 기억되고, 보정부(62)에 의해 읽어 내어진다.When the semiconductor die 200 is transferred, the bonding head 30 is driven by an XY driving mechanism to move onto the top plate 300. Next, the two-view camera 40 is moved to insert the arm 41 and the imaging elements 42a and 42b between the bonding head 30 and the bonding stage 50. The inserted imaging elements 42a and 42b capture the semiconductor die 200 supported by being adsorbed by the bonding tool 31 and the transmitted alignment mark 52 (S3). The captured image is stored in the storage unit 63 by the camera I/F 61 and read out by the correction unit 62.

반도체 다이(200) 및 얼라인먼트 마크(52)를 촬상하면, 촬상한 화상에 기초하여 본딩 헤드(30)의 위치를 보정한다(S4). 본딩 헤드(30)의 위치 보정에 대한 상세에 대해서는 후술한다.When the semiconductor die 200 and the alignment mark 52 are captured, the position of the bonding head 30 is corrected based on the captured image (S4). Details of the position correction of the bonding head 30 will be described later.

본딩 헤드(30)의 위치를 보정하면, 본딩 헤드(30) 및 본딩 툴(31)을 하강시켜, 반도체 다이(200)에 압력 및 열을 인가하여 가기판(300)에 압착한다(S5). 반도체 다이(200)를 압착하면, 제어부(60)는 반도체 다이(200)를 소정의 개수 모두를 가기판(300)에 압착했는지 아닌지를 판단한다(S6). 모든 반도체 다이(200)를 압착하지 않았다고 판단하면(S6: NO), 실장 장치(1)는 S1∼S5의 공정을 반복하여 행하고, 반도체 다이(200)를 가기판(300) 위에 소정의 간격마다 압착한다.When the position of the bonding head 30 is corrected, the bonding head 30 and the bonding tool 31 are lowered, and pressure and heat are applied to the semiconductor die 200 to compress the substrate 300 (S5). When the semiconductor die 200 is pressed, the control unit 60 determines whether or not all of the predetermined number of the semiconductor dies 200 are pressed onto the substrate 300 (S6). If it is determined that all of the semiconductor dies 200 are not compressed (S6: NO), the mounting device 1 repeats the steps S1 to S5, and places the semiconductor dies 200 on the substrate 300 at predetermined intervals. Squeezed.

S6에서 모두 압착했다고 판단하면(S6: YES), 실장 장치(1)는 당해 가기판(300)에의 반도체 다이(200)의 압착을 완료한다. 실장 장치(1)는 압착이 완료된 가기판(300)을 반송하고, 필요에 따라 다음 가기판(300)에 반도체 다이(200)를 압착한다.When it is judged that all of them are compressed in S6 (S6: YES), the mounting device 1 completes the pressing of the semiconductor die 200 to the substrate 300. The mounting apparatus 1 conveys the substrate 300 on which the pressure bonding has been completed, and presses the semiconductor die 200 to the next substrate 300 as necessary.

(본딩 헤드의 위치 보정)(Position correction of bonding head)

다음에 본딩 헤드(30)를 위치 보정하는 보정부(62)의 동작에 대하여 설명한다. 도 6은 본딩 툴을 위치 보정할 때의 보정부의 동작을 나타내는 모식도이다.Next, the operation of the correction unit 62 for correcting the position of the bonding head 30 will be described. 6 is a schematic diagram showing an operation of a correction unit when position correction of a bonding tool is performed.

카메라 I/F(61)가 본딩 툴(31)에 유지된 반도체 다이(200), 및 얼라인먼트 마크(52)를 촬상한 화상을 기억부(63)에 저장하면, 보정부(62)는 기억부(63)에 저장된 화상에 기초하여 본딩 헤드(30)의 보정량을 이하와 같이 산출한다.When the camera I/F 61 stores the image captured by the semiconductor die 200 held in the bonding tool 31 and the alignment mark 52 in the storage unit 63, the correction unit 62 Based on the image stored in (63), the correction amount of the bonding head 30 is calculated as follows.

우선, 보정부(62)는 촬상한 본딩면(51)으로부터 압착 위치에 있는 얼라인먼트 마크(52)를 탐색한다. 얼라인먼트 마크(52)를 찾으면, 보정부(62)는 십자 형상인 얼라인먼트 마크(52)의 우하부를 제1 보정점(P1)으로 하여, 제1 보정점(P1)의 좌표를 산출한다.First, the correction unit 62 searches for the alignment mark 52 in the crimping position from the imaged bonding surface 51. When the alignment mark 52 is found, the correction unit 62 calculates the coordinates of the first correction point P1 by setting the lower right portion of the alignment mark 52 having a cross shape as the first correction point P1.

다음에 보정부(62)는 반도체 다이(200)의 좌상 코너부를 제2 보정점(P2)으로 하여, 제2 보정점(P2)의 좌표를 산출한다. 제1 및 제2 보정점(P1, P2)의 거리(d1)를 산출하면, 보정부(62)는 제1 보정점(P1)과 제2 보정점(P2)의 거리(d1)로부터 보정량(dx1, dy1)을 도출한다.Next, the correction unit 62 calculates the coordinates of the second correction point P2 by using the upper left corner of the semiconductor die 200 as the second correction point P2. When calculating the distance d1 between the first and second correction points P1 and P2, the correction unit 62 calculates the correction amount from the distance d1 between the first and second correction points P1 and P2. dx1, dy1).

보정량(dx1, dy1)이 도출되면, 본딩 헤드(30)는 보정된 위치로 이동하여 반도체 다이(200)를 가기판(300)에 압착한다.When the correction amounts dx1 and dy1 are derived, the bonding head 30 moves to the corrected position and presses the semiconductor die 200 to the substrate 300.

(실시형태의 효과)(Effect of embodiment)

본 실시형태에 의하면, 이하의 효과를 얻을 수 있다.According to this embodiment, the following effects can be obtained.

(a) 본딩면(51)에 얼라인먼트 마크(52)가 형성된 본딩 스테이지(50)를 사용함으로써, 간단한 실장 장치(1)의 변경에 의해 반도체 다이(200)를 가기판(300)에 불균일 없이 압착할 수 있다.(a) By using the bonding stage 50 in which the alignment mark 52 is formed on the bonding surface 51, the semiconductor die 200 is unevenly pressed onto the substrate 300 by changing the mounting device 1 can do.

(b) 2시야 카메라(40)로 촬상한 화상에 기초하여 본딩 헤드(30)의 위치를 보정함으로써, 리니어 인코더(33)에 의한 기계적인 좌표에 의존하지 않고 반도체 다이(200)를 가기판(300)에 압착할 수 있다. 그 때문에, 기계적인 좌표에 기초하여 압착하는 구성보다도 정밀도 좋게 반도체 다이(200)를 압착할 수 있다.(b) By correcting the position of the bonding head 30 based on the image captured by the two-view camera 40, the semiconductor die 200 is attached to the substrate ( 300) can be pressed. For this reason, the semiconductor die 200 can be crimped with higher precision than a configuration in which crimping is performed based on mechanical coordinates.

(c) 반도체 다이(200)를 불균일 없이 가기판(300)에 압착할 수 있으므로, 후의 공정에서 형성하는 배선층을 불균일을 고려한 설계로 할 필요가 없게 된다. 그 때문에, 반도체 장치를 보다 고집적화, 소형화할 수 있다. 나아가, 반도체 장치를 제조할 때의 수율을 향상시킬 수 있다.(c) Since the semiconductor die 200 can be pressed onto the substrate 300 without unevenness, there is no need to design the wiring layer formed in a subsequent process in consideration of unevenness. Therefore, the semiconductor device can be more highly integrated and downsized. Furthermore, it is possible to improve the yield when manufacturing a semiconductor device.

(제2 실시형태)(2nd embodiment)

도 7은 본 발명의 제2 실시형태에서의 본딩 툴의 위치를 보정할 때의 보정부의 동작을 나타내는 모식도이다.Fig. 7 is a schematic diagram showing the operation of the correction unit when correcting the position of the bonding tool in the second embodiment of the present invention.

본 실시형태는, 제1 실시형태의 실장 장치(1)의 동작에, 두번째 이후의 반도체 다이(200b)를 압착할 때의 동작을 추가한 것이다. 이하, 제1 실시형태와 상위한 점을 중심으로 설명한다.In this embodiment, the operation of the mounting device 1 of the first embodiment is added to the operation of pressing the second and subsequent semiconductor dies 200b. Hereinafter, the difference from the first embodiment will be mainly described.

본 실시형태의 실장 장치(1)는, 두번째 이후의 반도체 다이(200)를 압착할 때, 본딩 툴(31)에 유지된 반도체 다이(200b), 및 얼라인먼트 마크(52)의 화상에 더하여, 가기판(300)에 이미 압착된 반도체 다이(200a)의 화상도 취득한다. 보정부(62)는 반도체 다이(200a)와, 반도체 다이(200b) 사이의 거리(d1)를 산출한다.The mounting apparatus 1 of the present embodiment, in addition to the image of the semiconductor die 200b held by the bonding tool 31 and the alignment mark 52, when pressing the second and subsequent semiconductor dies 200 An image of the semiconductor die 200a already pressed onto the plate 300 is also acquired. The correction unit 62 calculates the distance d1 between the semiconductor die 200a and the semiconductor die 200b.

보정부(62)는 얼라인먼트 마크(52)의 제1 좌표점(p1), 반도체 다이(200)의 제2 좌표점(p2) 및 반도체 다이(200a, 200b) 사이의 거리(d2)가 소정의 간격이 되도록, 본딩 헤드(30)의 위치를 보정하는 보정량(dx2, dy2)을 도출한다. 또한, 본 실시형태에서는, 이미 압착된 반도체 다이(200b)가 1개인 경우에 대하여 설명했지만, 물론, 반도체 다이(200a)와 복수의 압착된 반도체 다이(200b) 사이의 거리(d2)에 기초하여 보정량(dx2, dy2)을 도출해도 된다.The correction unit 62 has a predetermined distance d2 between the first coordinate point p1 of the alignment mark 52, the second coordinate point p2 of the semiconductor die 200, and the semiconductor dies 200a and 200b. Correction amounts dx2 and dy2 for correcting the position of the bonding head 30 are derived so as to be spaced apart. In addition, in this embodiment, the case where there is one semiconductor die 200b already crimped has been described, of course, based on the distance d2 between the semiconductor die 200a and the plurality of crimped semiconductor dies 200b. You may derive the correction amount (dx2, dy2).

(실시형태의 효과)(Effect of embodiment)

이미 압착된 반도체 다이(200b)와 본딩 툴(31)에 유지된 반도체 다이(200a) 사이의 거리(d2)가 소정의 간격이 되도록 보정량(dx2, dy2)에 의해 본딩 헤드(30)의 위치를 보정함으로써, 정밀도 좋게 반도체 다이(200)를 일정 간격마다 가기판(300)에 압착할 수 있다.The position of the bonding head 30 is adjusted by the correction amounts dx2 and dy2 so that the distance d2 between the semiconductor die 200b that has already been pressed and the semiconductor die 200a held in the bonding tool 31 becomes a predetermined distance. By correcting, the semiconductor die 200 can be compressed to the substrate 300 at regular intervals with high precision.

(제3 실시형태)(3rd embodiment)

도 8은 제3 실시형태에 따른 실장 장치를 나타내는 모식도이다. 이하, 제1, 제2 실시형태와 상위한 점을 중심으로 설명한다.8 is a schematic diagram showing a mounting device according to a third embodiment. Hereinafter, the difference from the first and second embodiments will be mainly described.

본 실시형태의 본딩 스테이지(50A)는 가기판(300)을 하방으로부터 가열하는 히터(53)를 내장하고, 가기판(300)의 재료와 대략 동일한 열팽창률을 갖는 재료로 형성된 본딩부(54)를 갖는다. 본딩부(54)는 그 표면이 가기판(300)이 재치되는 본딩면(51)을 형성하고, 예를 들면, 가기판(300)과 동일한 재료로 형성된다. 또한, 본딩 스테이지(50A) 전체가 가기판(300)과 대략 동일한 열팽창률을 갖는 것이어도 된다.The bonding stage 50A of the present embodiment has a built-in heater 53 that heats the substrate 300 from below, and a bonding portion 54 formed of a material having substantially the same coefficient of thermal expansion as the material of the substrate 300 Has. The bonding portion 54 has a surface of the bonding surface 51 on which the substrate 300 is placed, and is formed of, for example, the same material as the substrate 300. Further, the entire bonding stage 50A may have substantially the same coefficient of thermal expansion as that of the substrate 300.

히터(53)는, 반도체 다이(200)를 압착할 때, 본딩 스테이지(50)에 재치된 가기판(300)을 50℃∼200℃의 범위에서 가열한다. 본딩 헤드(30)의 본딩 히터와 더불어 본딩 스테이지(50)로부터도 반도체 다이(200)를 가열함으로써 반도체 다이(200)의 접착층을 효율적이고, 또한 균일하게 가열할 수 있다.When the semiconductor die 200 is pressed, the heater 53 heats the substrate 300 placed on the bonding stage 50 in a range of 50°C to 200°C. By heating the semiconductor die 200 from the bonding stage 50 in addition to the bonding heater of the bonding head 30, the adhesive layer of the semiconductor die 200 can be efficiently and uniformly heated.

(실시형태의 효과)(Effect of embodiment)

본딩 스테이지(50)와 가기판(300)의 열팽창률이 상이한 경우, 본딩 헤드(30)의 위치를 보정하여 반도체 다이(200)를 가기판(300)에 압착했다고 해도 본딩 스테이지(50) 및 가기판(300)의 온도에 따라 반도체 다이(200) 간의 간격이 불균일하게 된다.When the thermal expansion coefficients of the bonding stage 50 and the substrate plate 300 are different, the bonding stage 50 and the cutting edge even if the semiconductor die 200 is compressed to the substrate plate 300 by correcting the position of the bonding head 30 The spacing between the semiconductor dies 200 becomes non-uniform according to the temperature of the plate 300.

그러나, 본딩 스테이지(50)와 가기판(300)의 열팽창률을 대략 동일하게 함으로써, 본딩 스테이지(50)와 가기판(300) 사이의 온도 의존의 불균일을 억제할 수 있다. 그 때문에 히터(53)에 의해 가기판(300)을 가열해도 불균일을 억제할 수 있으므로, 가열하지 않는 구성보다도 고속이고, 또한, 고정밀도로 반도체 다이(200)를 가기판(300)에 압착할 수 있다.However, by making the thermal expansion coefficients of the bonding stage 50 and the substrate 300 substantially the same, nonuniformity in dependence on temperature between the bonding stage 50 and the substrate 300 can be suppressed. Therefore, even if the substrate 300 is heated by the heater 53, unevenness can be suppressed, and thus the semiconductor die 200 can be compressed to the substrate 300 with high accuracy and higher speed than a non-heated configuration. have.

(제4 실시형태)(4th embodiment)

도 9는 제4 실시형태에 따른 실장 장치를 도시하는 모식도이고, 도 10은 가기판에 반도체 다이를 압착할 때의 본딩 헤드의 동작을 나타내는 모식도이며, (a)는 본딩 헤드를 이동시키기 전, (b)는 본딩 헤드를 이동시킨 후, (c)는 계속해서 반도체 다이를 가기판에 압착하는 경우를 나타낸다.9 is a schematic diagram showing the mounting device according to the fourth embodiment, FIG. 10 is a schematic diagram showing the operation of the bonding head when pressing the semiconductor die to the substrate, (a) before moving the bonding head, (b) shows a case in which the bonding head is moved, and then (c) continues to press the semiconductor die onto the substrate.

제1 실시형태에서는, 카메라를 본딩 헤드(30)와 본딩 스테이지(50) 사이에 삽입되는 2시야 카메라(40)라고 설명했지만, 본 실시형태의 카메라(70)는 본딩 헤드(30)에 설치되어 있는 점에서 상위하다. 이하, 제1 실시형태와 서로 다른 점을 중심으로 설명한다. 또한, 본 실시형태에서는, X축만의 보정에 대하여 설명하지만, Y방향만, 나아가, X, Y축의 2방향에 대해서도 적용 가능한 것은 당연하다.In the first embodiment, the camera is described as a two-view camera 40 inserted between the bonding head 30 and the bonding stage 50, but the camera 70 of this embodiment is installed on the bonding head 30, It is different in that there is. Hereinafter, the difference from the first embodiment will be mainly described. In addition, in this embodiment, the correction of only the X-axis is described, but it is natural that it is applicable only to the Y direction and further to the two directions of the X and Y axes.

본 실시형태의 실장 장치(1A)는 본딩 툴(31) 및 카메라(70)을 갖는 본딩 헤드(30A)와, 리니어 스케일(34)과 검출부(35)를 갖는 리니어 인코더(33)를 구비한다. 본딩 툴(31) 및 카메라(70)는 본딩 툴(31)의 중심축(O31)과 카메라(70)의 광축(O70)이 소정의 이간 거리(D)만큼 이간하여 본딩 헤드(30)에 설치되어 있다. 카메라(70)는, 본딩 툴(31)이 반도체 다이(200)를 가기판(300)에 압착할 때, 가기판(300) 및 본딩 스테이지(50)를 상방으로부터 촬상한다. 또한, 도 10에서는, 얼라인먼트 마크(52)의 도시를 생략하고 있지만, 본딩 스테이지(50)의 본딩면(51)에는, 도 2에 도시한 것과 마찬가지로 복수의 얼라인먼트 마크(52)가 동일한 간격으로 형성되어 있다.The mounting apparatus 1A of the present embodiment includes a bonding head 30A having a bonding tool 31 and a camera 70, and a linear encoder 33 having a linear scale 34 and a detection unit 35. The bonding tool 31 and the camera 70 are installed on the bonding head 30 with the central axis O31 of the bonding tool 31 and the optical axis O70 of the camera 70 separated by a predetermined separation distance D. Has been. The camera 70 captures images of the substrate 300 and the bonding stage 50 from above when the bonding tool 31 presses the semiconductor die 200 onto the substrate 300. In Fig. 10, although the illustration of the alignment marks 52 is omitted, a plurality of alignment marks 52 are formed at equal intervals on the bonding surface 51 of the bonding stage 50 as shown in Fig. 2. Has been.

실장 장치(1A)가 반도체 다이(200)를 가기판(300)에 압착하는 본딩 동작을 개시하면, 제어부(60)는 픽업부(20)를 제어하여 웨이퍼(100)로부터 반도체 다이(200)를 픽업하고, 본딩 헤드(30A)를 구동하여 픽업한 반도체 다이(200)를 본딩 스테이지(50)의 상방의 소정의 위치로 이동시킨다.When the mounting apparatus 1A starts the bonding operation of compressing the semiconductor die 200 to the substrate 300, the control unit 60 controls the pickup unit 20 to remove the semiconductor die 200 from the wafer 100. It is picked up, and the bonding head 30A is driven to move the picked up semiconductor die 200 to a predetermined position above the bonding stage 50.

반도체 다이(200)를 본딩 스테이지(50)의 소정의 위치까지 이동시키면, 카메라 I/F(61)는 카메라(70)를 제어하여 가기판(300) 및 본딩면(51) 위의 얼라인먼트 마크(52)를 촬상하고, 촬상한 화상을 기억부(63)에 기억한다. 보정부(62)는 촬상한 화상으로부터 얼라인먼트 마크(52)의 위치를 검출하고, 얼라인먼트 마크(52)의 위치로부터 반도체 다이(200)를 가기판(300)에 압착하는 본딩 위치(B1)를 도출한다.When the semiconductor die 200 is moved to a predetermined position of the bonding stage 50, the camera I/F 61 controls the camera 70 to perform alignment marks on the substrate 300 and the bonding surface 51. 52) is captured, and the captured image is stored in the storage unit 63. The correction unit 62 detects the position of the alignment mark 52 from the captured image, and derives a bonding position B1 for compressing the semiconductor die 200 to the substrate 300 from the position of the alignment mark 52 do.

보정부(62)는 도출한 본딩 위치(B1)에 기초하여, 예를 들면, 검출부(35)에서 읽어낸 현재 좌표(Pa)와 본딩 위치(B1)의 차분을 보정량(d1)으로 하여, 리니어 스케일(34) 상의 본딩 좌표(P1)를 산출한다.Based on the derived bonding position B1, the correction unit 62 uses, for example, the difference between the current coordinate Pa read by the detection unit 35 and the bonding position B1 as the correction amount d1, and is linear. The bonding coordinate P1 on the scale 34 is calculated.

본딩 좌표(P1)를 산출하면, 제어부(60)는 본딩 좌표(P1)에 이간 거리(D)를 가산 또는 감산한 본딩 좌표(P2)를 산출하고, 본딩 헤드(30A)를 본딩 좌표(P2)까지 이동시킨다. 바꿔 말하면, 제어부(60)는 본딩 툴(31) 및 반도체 다이(200)의 중심축(O31)이 본딩 좌표(P1)에 위치하도록 헤드(30)를 이간 거리(D)만큼 이동시킨다.When the bonding coordinates P1 are calculated, the control unit 60 calculates the bonding coordinates P2 obtained by adding or subtracting the separation distance D to the bonding coordinates P1, and converting the bonding head 30A to the bonding coordinates P2. Move to. In other words, the controller 60 moves the head 30 by the separation distance D so that the bonding tool 31 and the central axis O31 of the semiconductor die 200 are positioned at the bonding coordinate P1.

본딩 헤드(30)를 본딩 좌표(P1)로 이동시키면, 제어부(60)는 본딩 툴(31)을 하강시켜 반도체 다이(200)를 가기판(300)의 본딩 위치(B1)에 압착한다.When the bonding head 30 is moved to the bonding coordinate P1, the controller 60 lowers the bonding tool 31 to press the semiconductor die 200 to the bonding position B1 of the substrate 300.

또한, 가기판(300)에 반도체 다이를 계속해서 압착하는 경우에는, 보정부(62)는 이미 압착된 반도체 다이(200) 및 검출한 얼라인먼트 마크(52)에 기초하여, 예를 들면, 보정량(d2)을 산출하여 현재 위치(Pb)에 보정량(d2)을 가산 또는 감산하여, 본딩 좌표(P3)를 도출한다. 즉, 본딩 좌표(P3)는 얼라인먼트 마크(52)의 위치에 더하여, 이미 압착된 반도체 다이(200)와 본딩 툴에 유지된 반도체 다이(200)가 미리 설계된 거리만큼 이간하도록 도출된다.Further, in the case of continuously pressing the semiconductor die to the substrate 300, the correction unit 62 is based on the already compressed semiconductor die 200 and the detected alignment mark 52, for example, a correction amount ( The bonding coordinate P3 is derived by calculating d2) and adding or subtracting the correction amount d2 to the current position Pb. That is, the bonding coordinates P3 are derived so that, in addition to the position of the alignment mark 52, the semiconductor die 200 that has already been pressed and the semiconductor die 200 held in the bonding tool are separated by a predetermined distance.

본딩 좌표(P3)를 도출하면, 제어부(60)는 이간 거리(D)를 가산 또는 감산한 본딩 좌표(P4)에 본딩 헤드(30)를 이동시킨 후, 반도체 다이(200)를 본딩 위치(B2)에 압착한다.When the bonding coordinates P3 are derived, the controller 60 moves the bonding head 30 to the bonding coordinates P4 obtained by adding or subtracting the separation distance D, and then moving the semiconductor die 200 to the bonding position B2. ) To squeeze.

(변형예)(Modified example)

실시형태에서는, 얼라인먼트 마크(52)는 십자 형상이라고 설명했지만, 원이나 사각 등의 다각형의 점 모양의 마크, 격자 등의 선 모양의 마크이어도 된다. 또한 본딩면(51) 위에 형성된 흡착 구멍을 얼라인먼트 마크(52)로 해도 된다.In the embodiment, the alignment mark 52 has been described as having a cross shape, but it may be a polygonal dot-shaped mark such as a circle or a square, or a line-shaped mark such as a grid. Further, the suction hole formed on the bonding surface 51 may be used as the alignment mark 52.

또한, 얼라인먼트 마크(52) 및 반도체 다이(200)의 외측 가장자리를 보정점(P1, P2)으로 하는 것을 설명했지만, 얼라인먼트 마크(52) 또는 반도체 다이(200)의 중심점을 산출하고, 이 중심점을 보정점으로 하여 본딩 헤드(30)의 위치를 보정해도 된다.In addition, although it has been described that the outer edge of the alignment mark 52 and the semiconductor die 200 is used as the correction points P1 and P2, the center point of the alignment mark 52 or the semiconductor die 200 is calculated, and this center point is The position of the bonding head 30 may be corrected as a correction point.

또한, 얼라인먼트 마크(52)는 본딩면(51)에 일정 거리마다 배치된 좌표 검출용 마크이어도 된다. 이 경우, 보정부(62)는 2시야 카메라(40)가 촬상한 화상에 기초하여 본딩 헤드(30)의 좌표를 검출하고, 당해 좌표와 미리 정한 좌표를 비교하여 본딩 헤드(30)의 위치를 보정해도 된다.In addition, the alignment mark 52 may be a mark for coordinate detection disposed on the bonding surface 51 at every predetermined distance. In this case, the correction unit 62 detects the coordinates of the bonding head 30 based on the image captured by the two-view camera 40, compares the coordinates with a predetermined coordinate to determine the position of the bonding head 30 It may be corrected.

또한, 실시형태에서는, 실장 장치(1)는 반도체 다이(200)를 반전시키는 것으로서 설명했지만, 반도체 다이(200)를 반전시키지 않고 가기판(300)에 압착하는 것이어도 된다.In addition, in the embodiment, the mounting device 1 has been described as inverting the semiconductor die 200, but it may be compressed to the substrate 300 without inverting the semiconductor die 200. As shown in FIG.

또한, 가기판(300)은 일부가 얼라인먼트 마크(52)를 투과하면 되고, 예를 들면, 금속판 등으로 가기판(300)의 반도체 다이(200)가 압착되지 않는 부분에 홈을 형성해도 된다. 또한 가기판(300)은 금속 등의 불투명한 재료와, 유리 등의 투명한 재료를 적층한 것이어도 된다.Further, a part of the substrate 300 may pass through the alignment marks 52, and for example, a groove may be formed in a portion of the substrate 300 where the semiconductor die 200 is not pressed with a metal plate or the like. Further, the substrate 300 may be formed by laminating an opaque material such as metal and a transparent material such as glass.

또한, 제4 실시형태에서, 리니어 인코더(33)의 검출부(35)는 1개에 한하지 않고 복수개 본딩 헤드(30)에 설치되어도 되고, 또한 본딩 헤드(30)의 본딩 툴(31)측에 설치되어도 된다.In addition, in the fourth embodiment, the detection unit 35 of the linear encoder 33 is not limited to one, and may be provided on a plurality of bonding heads 30, and may be provided on the bonding tool 31 side of the bonding head 30. It may be installed.

또한, 가기판(300)은 유리 등의 투명 부재에 한하지 않고, 예를 들면, 실리콘 등의 가시광에 대하여 불투명하지만 적외선을 투과하는 재료로 형성되어 있어도 된다. 이 경우, 2시야 카메라(40) 또는 카메라(70)에는, 적외선을 검지하는 적외선 카메라가 사용된다. 2시야 카메라(40) 또는 카메라(70)는 가기판(300)에 적외선을 투사함과 아울러, 얼라인먼트 마크(52)에서 반사한 적외선을 검지한다.Further, the substrate 300 is not limited to a transparent member such as glass, and may be formed of a material that is opaque to visible light such as silicon but transmits infrared rays. In this case, as the two-view camera 40 or the camera 70, an infrared camera that detects infrared rays is used. The two-view camera 40 or the camera 70 projects infrared rays onto the substrate 300 and detects infrared rays reflected by the alignment marks 52.

나아가, 가기판(300)은 적외선에 한하지 않고, 자외선, X선, γ선 등의 전자(電磁)파를 투과하는 것이어도 되고, 2시야 카메라(40) 또는 카메라(70)에는, 이들 전자파를 검지하는 것을 사용할 수 있다.Further, the substrate 300 is not limited to infrared rays, and may transmit electromagnetic waves such as ultraviolet rays, X-rays, and γ-rays. It can be used to detect.

1, 1A…실장 장치 20…픽업 장치
21…픽업 스테이지 22…밀어올림 핀
23…픽업 헤드 30…본딩 헤드
31…본딩 툴 32…본체부
34…리니어 스케일 35…검출부
40…2시야 카메라 41…암
42a, 42b…촬상 소자 50…본딩 스테이지
51…본딩면 52…얼라인먼트 마크
53…히터 54…본딩부
60…제어부 61…카메라 I/F
62…보정부 63…기억부
70…카메라 100…반도체 웨이퍼
200…반도체 다이 300…가기판1, 1A... Mounting device 20... Pickup device
21... Pickup Stage 22… Push pin
23... Pickup head 30… Bonding head
31... Bonding tool 32... Body part
34... Linear scale 35… Detection unit
40… 2 vision camera 41... cancer
42a, 42b... Imaging element 50... Bonding stage
51... Bonding side 52... Alignment mark
53... Heater 54... Bonding part
60… Control 61... Camera I/F
62... Correction unit 63... Memory
70... Camera 100... Semiconductor wafer
200… Semiconductor die 300... Cut board

Claims (13)

본딩면에 얼라인먼트 마크가 형성된 본딩 스테이지 위에, 상기 얼라인먼트 마크를 투과하는 투과 기판을 상기 본딩면에 재치하는 재치 공정;
카메라에 의해 상기 본딩 스테이지의 상방으로부터 상기 투과 기판을 투과한 상기 얼라인먼트 마크를 촬상하고, 상기 얼라인먼트 마크의 화상을 취득하는 화상 취득 공정;
상기 화상 취득 공정에서 취득한 상기 얼라인먼트 마크의 화상에 기초하여, 상기 투과 기판에 반도체 다이를 압착하는 본딩 헤드의 수평 방향의 위치를 보정하는 보정 공정; 및
보정된 상기 수평 방향의 위치에 기초하여 상기 반도체 다이를 상기 투과 기판에 압착하는 압착 공정;
을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.A mounting step of placing a transparent substrate passing through the alignment mark on the bonding surface on a bonding stage in which the alignment mark is formed on the bonding surface;
An image acquisition step of capturing an image of the alignment mark that has passed through the transparent substrate from above the bonding stage by a camera, and acquires an image of the alignment mark;
A correction step of correcting a position in a horizontal direction of a bonding head for compressing a semiconductor die to the transparent substrate based on the image of the alignment mark acquired in the image acquisition step; And
A pressing process of compressing the semiconductor die to the transparent substrate based on the corrected position in the horizontal direction;
A method of manufacturing a semiconductor device comprising a. 제1 항에 있어서,
상기 반도체 장치의 제조 방법은,
상기 재치 공정 후, 상기 화상 취득 공정, 보정 공정 및 압착 공정을 복수회 반복하고, 상기 투과 기판 위에 복수의 상기 반도체 다이를 압착하는 것으로,
상기 화상 취득 공정은 상기 투과 기판을 투과한 상기 얼라인먼트 마크 및 상기 투과 기판 위에 본딩된 상기 반도체 다이의 화상을 취득하고,
상기 보정 공정은, 화상 취득 공정에서 취득한 상기 화상에 기초하여, 상기 투과 기판 위에 본딩된 상기 반도체 다이와 본딩 툴이 유지하는 당해 반도체 다이가 미리 정한 간격이 되도록 상기 본딩 툴의 상기 수평 방향의 위치를 보정하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method of claim 1,
The method of manufacturing the semiconductor device,
After the placing process, the image acquisition process, the correction process, and the compression bonding process are repeated a plurality of times, and a plurality of the semiconductor dies are pressed onto the transparent substrate,
The image acquisition process acquires an image of the alignment mark that has passed through the transparent substrate and the semiconductor die bonded on the transparent substrate,
The correction process corrects the position of the bonding tool in the horizontal direction so that the semiconductor die bonded on the transparent substrate and the semiconductor die held by the bonding tool become a predetermined distance based on the image acquired in the image acquisition process. A method for manufacturing a semiconductor device, characterized in that. 제1 항 또는 제2 항에 있어서,
상기 카메라는 상기 본딩 스테이지와 상기 본딩 헤드 사이에 삽입되어, 상기 본딩 스테이지의 상면과 상기 본딩 헤드에 유지된 상기 반도체 다이의 하면을 동시에 촬상하는 상하 2시야 카메라인 것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 1 or 2,
Wherein the camera is a top and bottom two-view camera inserted between the bonding stage and the bonding head to simultaneously image an upper surface of the bonding stage and a lower surface of the semiconductor die held in the bonding head. . 제1 항 또는 제2 항에 있어서,
상기 보정 공정은 상기 본딩 헤드와 소정의 이간 거리만큼 이간한 위치에 설치된 상기 카메라가 촬상한 상기 얼라인먼트 마크의 화상에 기초하여 상기 반도체 다이를 상기 투과 기판에 압착하는 상기 수평 방향의 위치를 보정하고, 보정한 상기 수평 방향의 위치에 상기 본딩 헤드가 위치하도록 상기 본딩 헤드를 이동시키는 것으로,
상기 압착 공정은 보정한 상기 수평 방향의 위치로 이동한 상기 본딩 헤드에 의해 상기 반도체 다이를 상기 투과 기판에 압착하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 1 or 2,
The correction step corrects a position in the horizontal direction for compressing the semiconductor die to the transparent substrate based on an image of the alignment mark captured by the camera installed at a position separated by a predetermined distance from the bonding head, By moving the bonding head so that the bonding head is located at the corrected horizontal position,
In the pressing step, the semiconductor die is compressed to the transparent substrate by the bonding head moved to the corrected horizontal position. 제1 항 또는 제2 항에 있어서,
상기 본딩면에 재치된 상기 투과 기판을 상기 본딩 스테이지에 내장된 히터에 의해 가열하는 가열 공정을 더 구비하고,
상기 압착 공정은 가열된 상기 본딩면에 상기 반도체 다이를 본딩하고,
상기 본딩면은 상기 투과 기판과 동등한 열팽창률을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 1 or 2,
Further comprising a heating process of heating the transparent substrate placed on the bonding surface by a heater built in the bonding stage,
The pressing process bonds the semiconductor die to the heated bonding surface,
The method of manufacturing a semiconductor device, wherein the bonding surface has a coefficient of thermal expansion equivalent to that of the transmissive substrate. 제1 항 또는 제2 항에 있어서,
상기 투과 기판은 가시광에 대하여 불투명하며, 가시광을 제외한 파장대의 전자(電磁)파를 투과하는 것으로,
상기 카메라는 상기 가시광을 제외한 파장대의 전자파를 검지하여 상기 얼라인먼트 마크를 촬상하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method according to claim 1 or 2,
The transmissive substrate is opaque to visible light and transmits electromagnetic waves in a wavelength band excluding visible light,
The method of manufacturing a semiconductor device, wherein the camera detects an electromagnetic wave in a wavelength band other than the visible light and captures the alignment mark. 제6 항에 있어서,
상기 투과 기판은 적외선을 투과하는 것으로,
상기 카메라는 적외선에 의해 상기 얼라인먼트 마크를 촬상하는 것을 특징으로 하는 반도체 장치의 제조 방법.The method of claim 6,
The transmissive substrate transmits infrared rays,
The method of manufacturing a semiconductor device, wherein the camera captures the alignment mark by infrared rays. 흡착면에 반도체 다이를 유지하는 본딩 툴을 갖고, 상기 반도체 다이를 투과 기판 위에 압착하는 본딩 헤드;
본딩면에 얼라인먼트 마크를 갖고, 상기 본딩면 위에 상기 얼라인먼트 마크를 투과하는 투과 기판을 재치하는 본딩 스테이지;
상기 본딩 스테이지의 상방에서 상기 투과 기판을 투과한 상기 얼라인먼트 마크를 촬상하여, 상기 얼라인먼트 마크의 화상을 취득하는 카메라;
상기 카메라가 취득한 상기 얼라인먼트 마크의 화상에 기초하여, 상기 본딩 헤드가 상기 투과 기판에 상기 반도체 다이를 압착하는 수평 방향의 위치를 보정하는 보정부;
를 구비하는 것을 특징으로 하는 실장 장치.A bonding head having a bonding tool for holding a semiconductor die on an adsorption surface, and compressing the semiconductor die onto a transmission substrate;
A bonding stage having an alignment mark on a bonding surface and placing a transparent substrate on the bonding surface through which the alignment mark is transmitted;
A camera that captures an image of the alignment mark that has passed through the transparent substrate from above the bonding stage, and acquires an image of the alignment mark;
A correction unit for correcting a position in a horizontal direction at which the bonding head presses the semiconductor die to the transparent substrate based on the image of the alignment mark acquired by the camera;
Mounting device comprising a. 제8 항에 있어서,
상기 카메라는 상기 본딩 스테이지와 상기 본딩 헤드 사이에 삽입되어, 상기 본딩 스테이지의 상면과 상기 본딩 헤드에 유지된 상기 반도체 다이의 하면을 동시에 촬상하는 2시야 카메라인 것을 특징으로 하는 실장 장치.The method of claim 8,
And the camera is a two-view camera inserted between the bonding stage and the bonding head to simultaneously capture an upper surface of the bonding stage and a lower surface of the semiconductor die held in the bonding head. 제8 항에 있어서,
상기 보정부는 상기 본딩 헤드와 소정의 이간 거리만큼 이간한 위치에 설치된 상기 카메라가 촬상한 상기 얼라인먼트 마크의 화상에 기초하여 상기 반도체 다이를 상기 투과 기판에 압착하는 상기 수평 방향의 위치를 보정하고, 보정한 상기 수평 방향의 위치에 상기 본딩 헤드가 위치하도록 상기 본딩 헤드를 이동시키는 것으로,
상기 본딩 헤드는, 보정한 상기 수평 방향의 위치로 이동한 상기 본딩 헤드에 의해 상기 반도체 다이를 상기 투과 기판에 압착하는 것을 특징으로 하는 실장 장치.The method of claim 8,
The correction unit corrects the horizontal position of compressing the semiconductor die to the transparent substrate based on the image of the alignment mark captured by the camera installed at a position separated by a predetermined distance from the bonding head, and corrects By moving the bonding head so that the bonding head is located at a position in the horizontal direction,
Wherein the bonding head presses the semiconductor die to the transparent substrate by the bonding head moved to the corrected horizontal position. 제8 항 내지 제10 항 중 어느 한 항에 있어서,
상기 본딩 스테이지는 상기 본딩면에 재치된 상기 투과 기판을 가열하는 히터를 구비하고, 상기 투과 기판과 동등한 열팽창률을 갖는 재료로 형성된 것을 특징으로 하는 실장 장치.The method according to any one of claims 8 to 10,
Wherein the bonding stage includes a heater for heating the transmission substrate placed on the bonding surface, and is formed of a material having a coefficient of thermal expansion equivalent to that of the transmission substrate. 제8 항 또는 제9 항에 있어서,
상기 투과 기판은 가시광에 대하여 불투명하며, 가시광을 제외한 파장대의 전자파를 투과하는 것이며,
상기 카메라는 상기 가시광을 제외한 파장대의 전자파를 검지하여 상기 얼라인먼트 마크를 촬상하는 것을 특징으로 하는 실장 장치.The method according to claim 8 or 9,
The transmissive substrate is opaque to visible light and transmits electromagnetic waves in a wavelength band excluding visible light,
And the camera detects electromagnetic waves in a wavelength band other than the visible light and captures the alignment mark. 제12 항에 있어서,
상기 투과 기판은 적외선을 투과하는 것이며,
상기 카메라는 적외선을 검지하여 상기 얼라인먼트 마크를 촬상하는 것을 특징으로 하는 실장 장치.The method of claim 12,
The transmissive substrate transmits infrared rays,
The mounting apparatus, wherein the camera detects infrared rays and captures the alignment mark.
KR1020197011854A 2016-09-29 2017-09-26 Semiconductor device manufacturing method, and mounting device KR102230921B1 (en)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2016192217 2016-09-29
JPJP-P-2016-192217 2016-09-29
JPJP-P-2017-058745 2017-03-24
JP2017058745 2017-03-24
JP2017146399A JP6307730B1 (en) 2016-09-29 2017-07-28 Semiconductor device manufacturing method and mounting apparatus
JPJP-P-2017-146399 2017-07-28
PCT/JP2017/034640 WO2018062129A1 (en) 2016-09-29 2017-09-26 Method for manufacturing semiconductor device, and mounting device

Publications (2)

Publication Number Publication Date
KR20190052136A KR20190052136A (en) 2019-05-15
KR102230921B1 true KR102230921B1 (en) 2021-03-23

Family

ID=61901856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197011854A KR102230921B1 (en) 2016-09-29 2017-09-26 Semiconductor device manufacturing method, and mounting device

Country Status (6)

Country Link
US (1) US11062964B2 (en)
JP (1) JP6307730B1 (en)
KR (1) KR102230921B1 (en)
CN (2) CN110036462A (en)
TW (1) TWI664693B (en)
WO (1) WO2018062129A1 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI684235B (en) * 2017-07-12 2020-02-01 日商新川股份有限公司 Device and method for positioning a first object relative to a second object
TWI662286B (en) * 2018-05-10 2019-06-11 力成科技股份有限公司 Method of compensating offsets for chips
KR20210052530A (en) * 2018-09-05 2021-05-10 아셈블레온 비.브이. Die attach system, and method for integrated accuracy verification and calibration using such system
US11631652B2 (en) * 2019-01-15 2023-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Method and apparatus for bonding semiconductor substrate
US11552043B2 (en) * 2019-03-27 2023-01-10 Pyxis Cf Pte. Ltd. Post bond inspection of devices for panel packaging
US11456259B2 (en) * 2019-03-27 2022-09-27 Pyxis Cf Pte. Ltd. Panel level packaging for devices
TWI775198B (en) * 2019-12-17 2022-08-21 日商新川股份有限公司 Manufacturing apparatus of semiconductor device and manufacturing method of semiconductor device
TWI765549B (en) * 2020-01-30 2022-05-21 日商芝浦機械電子裝置股份有限公司 Mounting device for electronic parts
US11817326B2 (en) * 2020-03-10 2023-11-14 Pyxis Cf Pte. Ltd. Precision reconstruction for panel-level packaging
US11721637B2 (en) 2020-05-27 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning a transparent wafer to form an alignment mark in the transparent wafer
CN114688974B (en) * 2020-12-30 2023-09-01 Pyxis Cf私人有限公司 Post-chip inspection method and system for semiconductor die in panel-level package
KR102504810B1 (en) * 2021-04-13 2023-02-28 주식회사 지티아이코리아 semiconductor manufacturing apparatus and method of aligning die using the same
CN116034457A (en) * 2021-08-26 2023-04-28 株式会社新川 Bonding apparatus and alignment method
WO2023091551A1 (en) * 2021-11-22 2023-05-25 Kulicke And Soffa Industries, Inc. Die bonding systems, and methods of using the same
CN116387220A (en) * 2021-12-22 2023-07-04 拓荆键科(海宁)半导体设备有限公司 Method and system for calibrating wafer alignment
CN116190295B (en) * 2023-04-28 2023-07-11 季华实验室 Semiconductor component transfer device and transfer method
CN117080095B (en) * 2023-10-12 2024-01-23 江苏中科智芯集成科技有限公司 Wafer fan-out packaging method and packaging equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006248895A (en) * 2003-12-02 2006-09-21 Bondtech Inc Bonding method, device produced by this method, and bonding device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169034A (en) * 1987-01-07 1988-07-13 Hamamatsu Photonics Kk Semiconductor device assembling apparatus
JP4100649B2 (en) * 1999-03-16 2008-06-11 東レエンジニアリング株式会社 Chip bonding apparatus and calibration method therefor
TW200514138A (en) * 2003-10-09 2005-04-16 Nippon Kogaku Kk Exposure equipment and exposure method, manufacture method of component
JP3790995B2 (en) * 2004-01-22 2006-06-28 有限会社ボンドテック JOINING METHOD, DEVICE PRODUCED BY THIS METHOD, AND JOINING DEVICE
US7697260B2 (en) * 2004-03-31 2010-04-13 Applied Materials, Inc. Detachable electrostatic chuck
JP4768731B2 (en) * 2005-04-28 2011-09-07 東レエンジニアリング株式会社 Flip chip mounting deviation inspection method and mounting apparatus
JP4386007B2 (en) * 2005-07-07 2009-12-16 パナソニック株式会社 Component mounting apparatus and component mounting method
KR101323530B1 (en) * 2006-09-01 2013-10-29 가부시키가이샤 니콘 Mobile object driving method, mobile object driving system, pattern forming method and apparatus, exposure method and apparatus, device manufacturing method and calibration method
JP5496445B2 (en) * 2007-06-08 2014-05-21 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
WO2009072659A1 (en) * 2007-12-03 2009-06-11 Panasonic Corporation Chip mounting system
WO2010023935A1 (en) * 2008-08-29 2010-03-04 株式会社ニコン Substrate aligning apparatus, substrate aligning method and method for manufacturing multilayer semiconductor
JP5507875B2 (en) * 2009-04-14 2014-05-28 キヤノン株式会社 Exposure apparatus, exposure method, and device manufacturing method
KR101798678B1 (en) 2010-02-26 2017-11-16 마이크로닉 아베 Method and apparatus for performing pattern alignment
JP5713961B2 (en) * 2011-06-21 2015-05-07 キヤノン株式会社 Position detection apparatus, imprint apparatus, and position detection method
JP6291426B2 (en) * 2013-01-31 2018-03-14 東レエンジニアリング株式会社 Mounting method and mounting apparatus
JP2015149451A (en) * 2014-02-07 2015-08-20 デクセリアルズ株式会社 Alignment method, connection method for electronic part, manufacturing method for connection body, connection body and anisotropic conductive film
JP6411823B2 (en) * 2014-09-09 2018-10-24 ボンドテック株式会社 Chip alignment method and chip alignment apparatus
JP6305887B2 (en) * 2014-09-16 2018-04-04 東芝メモリ株式会社 Semiconductor device manufacturing method and semiconductor manufacturing apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006248895A (en) * 2003-12-02 2006-09-21 Bondtech Inc Bonding method, device produced by this method, and bonding device

Also Published As

Publication number Publication date
US11062964B2 (en) 2021-07-13
TWI664693B (en) 2019-07-01
US20190304852A1 (en) 2019-10-03
CN116206989A (en) 2023-06-02
TW201814819A (en) 2018-04-16
JP2018157178A (en) 2018-10-04
KR20190052136A (en) 2019-05-15
WO2018062129A1 (en) 2018-04-05
JP6307730B1 (en) 2018-04-11
CN110036462A (en) 2019-07-19

Similar Documents

Publication Publication Date Title
KR102230921B1 (en) Semiconductor device manufacturing method, and mounting device
CN112640067B (en) Component mounting system and component mounting method
CN109155261B (en) Method and apparatus for manufacturing semiconductor device
KR101353685B1 (en) Die bonder and semiconductor manufacturing method
KR101858368B1 (en) Manufacturing apparatus of semiconductor device
JP6256486B2 (en) Mounting apparatus and offset amount correction method thereof
KR101807369B1 (en) Bonding apparatus and bonding method
KR20160005854A (en) Semiconductor package and method for manufacturing of the same
US20160099285A1 (en) Method for manufacturing solid-state imaging device and method for manufacturing camera module
CN104347644B (en) Visual detector and correlation technique with lens subassembly
KR20190024869A (en) Transfer method and mounting method
KR20110067847A (en) Method of bonding a die to a substrate and die bonder
KR102196325B1 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP6179843B2 (en) Mounting apparatus and mounting method
JP7285162B2 (en) Die bonding apparatus and semiconductor device manufacturing method
KR102172744B1 (en) Die bonding apparatus
TWI407523B (en) A bonding device and a bonding device
KR20210029413A (en) Die bonding apparatus
JP7317354B2 (en) Mounting equipment
JP7249585B2 (en) COMPONENT MOUNTING METHOD AND COMPONENT MOUNTING APPARATUS
KR20220039362A (en) Method of aligning height of camera unit
JP2024085339A (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
CN114578592A (en) Component pressure welding device and component pressure welding method
JP2005044870A (en) Bonding equipment and packaging method of semiconductor device
JP2014216608A (en) Sealing sheet sticking method and sealing sheet sticking device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant