KR102196325B1 - Semiconductor device manufacturing method and semiconductor device manufacturing apparatus - Google Patents

Semiconductor device manufacturing method and semiconductor device manufacturing apparatus Download PDF

Info

Publication number
KR102196325B1
KR102196325B1 KR1020187027597A KR20187027597A KR102196325B1 KR 102196325 B1 KR102196325 B1 KR 102196325B1 KR 1020187027597 A KR1020187027597 A KR 1020187027597A KR 20187027597 A KR20187027597 A KR 20187027597A KR 102196325 B1 KR102196325 B1 KR 102196325B1
Authority
KR
South Korea
Prior art keywords
temporary
semiconductor chip
adhesive
semiconductor
arrangement
Prior art date
Application number
KR1020187027597A
Other languages
Korean (ko)
Other versions
KR20180128412A (en
Inventor
노보루 아사히
마사츠구 니무라
Original Assignee
토레이 엔지니어링 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레이 엔지니어링 컴퍼니, 리미티드 filed Critical 토레이 엔지니어링 컴퍼니, 리미티드
Publication of KR20180128412A publication Critical patent/KR20180128412A/en
Application granted granted Critical
Publication of KR102196325B1 publication Critical patent/KR102196325B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

반도체 장치 제조에 있어서의 생산성을 향상시키는 것을 과제로 한다. 구체적으로는, 임시 기판 위에 배치된 반도체 칩(54)의 제1 주면에 형성된 전극 패드(55)에 새로운 반도체 칩(4)의 제2 주면에 형성된 범프(5)를 대향시켜, 제1 접착제(7)를 통해 임시 배치한 임시 배치체(8)를 복수 얻은 후, 임시 배치체(8)에 있어서의 반도체 칩(4)과, 반도체 칩(54)의 위치 어긋남을 검사하고, 위치 어긋남이 소정의 범위인 임시 배치체(8)를 선택 임시 배치체로서 특정하고, 일부의 선택 임시 배치체를 임시 기판으로부터 분리하고 임시 기판 위에 남아 있는 선택 임시 배치체에 겹치고, 제2 접착제(107)를 통해 임시 배치한 다단 임시 배치체(108)를 얻은 후, 다단 임시 배치체(108)에 있어서의 각 반도체 칩을 일괄하여, 가열, 가압하여 반도체 칩 간의 범프와 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 제1 및 제2 접착제를 경화시키는 접속 공정을 구비한 구성으로 하였다.It is an object to improve productivity in semiconductor device manufacturing. Specifically, the bump 5 formed on the second main surface of the new semiconductor chip 4 is opposed to the electrode pad 55 formed on the first main surface of the semiconductor chip 54 disposed on the temporary substrate, and the first adhesive ( After obtaining a plurality of temporary arrangement bodies 8 temporarily arranged through 7), the positional shift of the semiconductor chip 4 and the semiconductor chip 54 in the temporary arrangement body 8 was inspected, and the positional shift was determined. A temporary batch (8) which is a range of is specified as a selective temporary batch, some of the selected temporary batches are separated from the temporary substrate and overlapped with the selected temporary batch remaining on the temporary substrate, through a second adhesive 107 After obtaining the temporarily arranged multistage temporary arrangement 108, the semiconductor chips in the multistage temporary arrangement 108 are collectively heated and pressed to electrically connect the bumps between the semiconductor chips and the electrode pads, It was set as the structure provided with the connection process of hardening the 1st and 2nd adhesive agent between semiconductor chips.

Description

반도체 장치의 제조 방법 및 반도체 장치의 제조 장치Semiconductor device manufacturing method and semiconductor device manufacturing apparatus

본 발명은, 생산성을 향상시킨 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device with improved productivity and an apparatus for manufacturing a semiconductor device.

근년, 반도체 칩을 직접 기판에 실장하는 기술이나 반도체 칩끼리를 적층시켜 실장 밀도를 높이는 기술의 개발이 진행되고 있다.In recent years, a technology for directly mounting a semiconductor chip on a substrate or a technology for increasing the mounting density by stacking semiconductor chips has been progressing.

특허문헌 1에는, 복수의 반도체 칩을 가압착하여 적층한 후, 일괄하여 본압착하도록 하여, 반도체 칩이 고온에 노출되는 횟수를 적게 한 구성이 기재되어 있다.Patent Document 1 describes a configuration in which a plurality of semiconductor chips are press-bonded and laminated, and then are collectively bonded, thereby reducing the number of times the semiconductor chips are exposed to high temperatures.

일본 특허공개 제2012-222038호 공보Japanese Patent Publication No. 2012-222038

그러나, 특허문헌 1에 기재된 것은, 가압착 시에 위치 어긋남의 문제가 발생하고 있었다고 해도 그대로 본압착 공정으로 진행되기 때문에, 수율이 나빠 생산성이 저하된다는 문제가 있었다.However, what is described in Patent Document 1 has a problem in that the yield is bad and the productivity is lowered because the main compression process proceeds as it is, even if the problem of positional displacement occurs during the press bonding.

본 발명은, 상기 문제점을 해결하여, 반도체 장치 제조에 있어서의 생산성을 향상시키는 것을 과제로 한다.The present invention makes it a subject to solve the above problems and improve productivity in semiconductor device manufacturing.

상기 과제를 해결하기 위해 본 발명은, 반도체 칩을 다단으로 적층하여 반도체 장치를 제조하는 반도체 장치의 제조 방법이며,In order to solve the above problems, the present invention is a method of manufacturing a semiconductor device for manufacturing a semiconductor device by stacking semiconductor chips in multiple stages,

각 반도체 칩의 제1 주면에는 전극 패드가 형성되고 제2 주면에는 범프가 형성되어 있으며,An electrode pad is formed on the first main surface of each semiconductor chip, and a bump is formed on the second main surface,

(A) 제1 주면을 위로 하여, 복수의 반도체 칩을 임시 기판 위에 배치하는 배치 공정과,(A) an arrangement step of placing a plurality of semiconductor chips on a temporary substrate with the first main surface facing up, and

(B) 새로운 반도체 칩의 제2 주면에 형성된 범프와, 상기 임시 기판 위에 배치된 반도체 칩의 제1 주면에 형성된 전극 패드를 대향시켜, 제1 접착제를 통해 임시 배치한 임시 배치체를 복수 얻는 임시 배치 공정과,(B) Temporary obtaining a plurality of temporary placement bodies temporarily disposed through a first adhesive by opposing the bumps formed on the second main surface of the new semiconductor chip and the electrode pads formed on the first main surface of the semiconductor chip disposed on the temporary substrate Batch process,

(C) 상기 임시 배치체에 있어서의 새로운 반도체 칩의 범프와, 당해 범프와 대향하는 상기 전극 패드의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위인 새로운 반도체 칩을 갖는 임시 배치체를 선택 임시 배치체로서 특정하는 검사 공정과,(C) A bump of a new semiconductor chip in the temporary arrangement and a positional displacement of the electrode pad facing the bump are inspected, and a temporary arrangement having a new semiconductor chip having the positional displacement within a predetermined range is selected. With the inspection process to identify as a temporary batch body,

(D) 일부의 상기 선택 임시 배치체를 상기 임시 기판으로부터 분리하고, 이 분리된 선택 임시 배치체의 최하층의 반도체 칩의 제2 주면에 형성된 범프와 상기 임시 기판 위의 선택 임시 배치체에 있어서의 최상층의 반도체 칩의 제1 주면에 형성된 전극 패드를 대향시켜, 제2 접착제를 통해 임시 배치한 다단 임시 배치체를 얻는 다단 임시 배치 공정과,(D) Part of the selective temporary arrangement is separated from the temporary substrate, and bumps formed on the second main surface of the semiconductor chip of the lowermost layer of the separated selective temporary arrangement and the selective temporary arrangement on the temporary substrate A multi-stage temporary arrangement step for obtaining a multi-stage temporary arrangement temporarily arranged through a second adhesive by opposing electrode pads formed on the first main surface of the uppermost semiconductor chip;

(E) 상기 다단 임시 배치체에 있어서의 각 반도체 칩을 일괄하여, 가열, 가압하여 반도체 칩 간의 범프와 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 상기 제1 접착제 및 상기 제2 접착제를 경화시키는 접속 공정을(E) The semiconductor chips in the multi-stage temporary arrangement are collectively heated and pressed to electrically connect the bumps between the semiconductor chips and the electrode pads, and the first adhesive and the second adhesive between the semiconductor chips. The connection process to harden

구비한 것을 특징으로 하는 반도체 장치의 제조 방법을 제공하는 것이다.It is to provide a method for manufacturing a semiconductor device, which is provided.

이 구성에 의해, 위치 어긋남이 없는 반도체 칩을 적층할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.With this configuration, it is possible to stack semiconductor chips without shift in position, and productivity in semiconductor device manufacturing can be improved.

상기 검사 공정 (C)와 상기 다단 임시 배치 공정 (D)의 사이에, (C1) 상기 위치 어긋남이 소정의 범위에 없는 새로운 반도체 칩이 있으면, 당해 새로운 반도체 칩을 이동시켜 위치 수정하고, 당해 임시 배치체를 선택 임시 배치체로서 인정하는 위치 수정 공정을 구비하도록 해도 된다.Between the inspection process (C) and the multi-stage temporary arrangement process (D), (C1) if there is a new semiconductor chip whose position shift is not within a predetermined range, the new semiconductor chip is moved to correct the position, and the temporary You may make it equipped with the position correction process which recognizes a batch body as a selective temporary arrangement body.

이 구성으로부터, 위치 어긋남을 없애 반도체 칩끼리를 접속할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.With this configuration, it is possible to connect semiconductor chips by eliminating the positional shift, thereby improving productivity in semiconductor device manufacturing.

상기 제1 접착제는 열경화성의 비도전성 접착 필름으로서, 상기 위치 수정 공정 (C1)에 있어서는, 상기 제1 접착제가 연화되는 온도로 가열하여, 상기 위치 어긋남이 소정의 범위에 없는 새로운 반도체 칩을 이동시키도록 해도 된다.The first adhesive is a thermosetting non-conductive adhesive film, and in the position correction step (C1), the first adhesive is heated to a softening temperature to move a new semiconductor chip whose position shift is not within a predetermined range. You can do it.

이 구성에 의해, 용이하게 반도체 칩의 위치를 수정할 수 있다.With this configuration, the position of the semiconductor chip can be easily corrected.

또한, 상기 과제를 해결하기 위해 본 발명은, 복수의 반도체 칩을 적층하고, 상층의 반도체 칩의 제2 주면에 형성된 범프와, 하층의 반도체 칩의 제1 주면에 형성된 전극 패드를 전기적으로 접속하는 반도체 장치의 제조 장치이며, 반도체 칩을 흡착하여 임시 기판 위에 배치된 반도체 칩에 임시 배치하는 흡착 노즐과, 반도체 칩끼리를 투과시켜 투시 화상을 촬상하는 촬상 장치와, 상기 반도체 칩끼리를 가열, 가압하여 상기 범프와 대향하는 상기 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 접착제를 경화시키는 압착 헤드와, 상기 흡착 노즐, 상기 촬상 장치 및 상기 압착 헤드를 제어하는 제어부를 구비하고, 상기 제어부는, 상기 흡착 노즐을 제어하고, 제1 접착제를 통해 상기 범프와 상기 전극 패드를 대향시켜 임시 배치체를 형성하는 임시 배치 처리부와, 상기 촬상 장치가 촬상한 화상에 기초하여, 상기 임시 배치체에 있어서의 각 반도체 칩 간의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위에 있는 반도체 칩을 갖는 임시 배치체를 선택 임시 배치체로서 특정하는 검사 처리부와, 상기 흡착 노즐을 제어하여, 일부의 상기 선택 임시 배치체를 상기 임시 기판 위의 선택 임시 배치체에 제2 접착제를 통해 적층하여 다단 임시 배치체를 형성하는 다단 임시 배치 처리부와, 상기 압착 헤드를 제어하여, 상기 다단 임시 배치체에 있어서의 상기 범프와 상기 전극 패드를 전기적으로 접속함과 함께 상기 제1 접착제 및 상기 제2 접착제를 경화시키는 접속 처리부를 갖는 것을 특징으로 하는 반도체 장치의 제조 장치를 제공하는 것이다.In addition, in order to solve the above problem, the present invention is to stack a plurality of semiconductor chips, and electrically connect the bumps formed on the second main surface of the upper semiconductor chip and the electrode pads formed on the first main surface of the lower semiconductor chip. A semiconductor device manufacturing apparatus, a suction nozzle temporarily disposed on a semiconductor chip disposed on a temporary substrate by adsorbing a semiconductor chip, an imaging device that transmits the semiconductor chips to capture a perspective image, and heats and presses the semiconductor chips. And a crimping head for electrically connecting the electrode pad facing the bump and curing the adhesive between semiconductor chips, and a control unit for controlling the adsorption nozzle, the imaging device, and the crimping head, the control unit , A temporary arrangement processing unit that controls the adsorption nozzle and forms a temporary arrangement by opposing the bump and the electrode pad through a first adhesive, and in the temporary arrangement body based on an image captured by the imaging device. Inspect the positional deviation between each of the semiconductor chips in the, and select a temporary batch having semiconductor chips in a predetermined range of the positional deviation, an inspection processing unit specifying as a temporary batcher, and controlling the suction nozzle to select some of the above A multistage temporary arrangement processing unit for forming a multistage temporary arrangement by laminating a temporary arrangement body on the selected temporary arrangement body on the temporary substrate through a second adhesive, and controlling the crimping head, in the multistage temporary arrangement body It is to provide an apparatus for manufacturing a semiconductor device, comprising: a connection treatment unit configured to electrically connect a bump and the electrode pad and cure the first adhesive and the second adhesive.

이 구성에 의해, 위치 어긋남이 없는 반도체 칩을 적층할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.With this configuration, it is possible to stack semiconductor chips without shift in position, and productivity in semiconductor device manufacturing can be improved.

본 발명의 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치에 의해, 위치 어긋남이 없는 반도체 칩을 적층할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.With the semiconductor device manufacturing method and the semiconductor device manufacturing apparatus of the present invention, it is possible to stack a semiconductor chip without position shift, and thus productivity in semiconductor device manufacturing can be improved.

도 1은, 본 발명의 실시예 1에 있어서의 반도체 칩의 임시 배치 공정을 설명하는 도면이다.
도 2는, 본 발명의 실시예 1에 있어서의 검사 공정을 설명하는 도면이다.
도 3은, 본 발명의 실시예 1에 있어서의 다단 임시 배치 공정을 설명하는 도면이다.
도 4는, 본 발명의 실시예 1에 있어서의 접속 공정을 설명하는 도면이다.
도 5는, 본 발명의 실시예 1에 있어서의 반도체 장치의 제조 장치를 설명하는 도면이다.
도 6은, 본 발명에 있어서의 접착제의 온도-점도 특성을 설명하는 도면이다.
도 7은, 본 발명의 실시예 2에 있어서의 위치 수정 공정을 설명하는 도면이다.
도 8은, 필러 범프의 구성을 설명하는 도면이다.1 is a diagram for explaining a step of temporarily disposing a semiconductor chip in a first embodiment of the present invention.
Fig. 2 is a diagram for explaining an inspection step in Example 1 of the present invention.
3 is a diagram for explaining a multistage temporary arrangement process in Example 1 of the present invention.
4 is a diagram illustrating a connection process in Example 1 of the present invention.
5 is a diagram illustrating an apparatus for manufacturing a semiconductor device in Example 1 of the present invention.
6 is a diagram for explaining the temperature-viscosity characteristic of the adhesive in the present invention.
7 is a diagram for explaining a position correction step in Example 2 of the present invention.
8 is a diagram illustrating the configuration of a filler bump.

실시예Example 1 One

본 발명의 실시예 1에 대하여, 도 1 내지 도 6, 도 8을 참조하면서 설명한다. 도 1은, 본 발명의 실시예 1에 있어서의 반도체 칩의 임시 배치 공정을 설명하는 도면이다. 도 2는, 본 발명의 실시예 1에 있어서의 검사 공정을 설명하는 도면이다. 도 3은, 본 발명의 실시예 1에 있어서의 다단 임시 배치 공정을 설명하는 도면이다. 도 4는, 본 발명의 실시예 1에 있어서의 접속 공정을 설명하는 도면이다. 도 5는, 본 발명의 실시예 1에 있어서의 반도체 장치의 제조 장치를 설명하는 도면이다. 도 6은, 본 발명에 있어서의 접착제의 온도-점도 특성을 설명하는 도면이다. 도 8은, 필러 범프의 구성을 설명하는 도면이다.Embodiment 1 of the present invention will be described with reference to FIGS. 1 to 6 and 8. 1 is a diagram for explaining a step of temporarily disposing a semiconductor chip in a first embodiment of the present invention. Fig. 2 is a diagram for explaining an inspection step in Example 1 of the present invention. 3 is a diagram for explaining a multistage temporary arrangement process in Example 1 of the present invention. 4 is a diagram illustrating a connection process in Example 1 of the present invention. 5 is a diagram illustrating an apparatus for manufacturing a semiconductor device in Example 1 of the present invention. 6 is a diagram for explaining the temperature-viscosity characteristic of the adhesive in the present invention. 8 is a diagram illustrating the configuration of a filler bump.

(베이스로 되는 반도체 칩의 준비) (Preparation of the semiconductor chip as the base)

도 1에 도시한 바와 같이, 복수의 반도체 칩(54)을 그 제2 주면을 아래로 하여, 임시 기판의 위에 배치해 둔다. 임시 기판은, 후속 공정에서 반도체 칩(54)이 분리되기 쉬운 표면 상태의 것이면 되며, 적절히, 공정의 상태에 따라 선택할 수 있다. 예를 들어, 실리콘 기판이나 유리 에폭시 기판을 사용해도 되고, 판재나 스테이지에 이형지를 점착한 것이어도 되며, 흡착 기능이 있는 스테이지를 사용해도 된다. 반도체 칩(54)은, 소편이 실리콘으로 이루어지는 반도체 칩이며, 그 제2 주면에는 적어도 선단이 땜납으로 이루어지는 범프(55)가 형성되어 있다. 실시예 1에 있어서는, Sn-Ag로 이루어지는 땜납이 사용되어 있다. 또한, 도 1 내지 도 4에 있어서의 범프(5)는 둥글게 그려져 있지만, 바람직하게는 구리 필러(5P)의 선단에 땜납(5S)이 형성되어 있는 것이며, 그 구성을 도 8에 나타낸다. 반도체 칩(54)의 제2 주면에 있어서의 범프(55)로부터 반대면의 제1 주면까지 도시하지 않은 관통 전극이 설치되고, 이 관통 전극의 제1 주면측에는 전극 패드(56)가 설치되어 있으며, 이것에 의해, 제1 주면의 전극 패드(56)는, 관통 전극을 통해 제2 주면의 범프(55)에 전기적으로 접속되어 있다. 또한, 전극 패드(56)의 위치와 범프(55)의 위치와는 Z 방향으로 상이할 뿐이며, X, Y의 위치 좌표는 동일하다.As shown in Fig. 1, a plurality of semiconductor chips 54 are disposed on a temporary substrate with their second main surface facing down. The temporary substrate may have a surface state in which the semiconductor chip 54 is easily separated in a subsequent step, and may be appropriately selected according to the state of the step. For example, a silicon substrate or a glass epoxy substrate may be used, a release paper may be adhered to a plate material or a stage, or a stage having an adsorption function may be used. The semiconductor chip 54 is a semiconductor chip in which an element piece is made of silicon, and a bump 55 having at least a front end made of solder is formed on its second main surface. In Example 1, a solder made of Sn-Ag was used. In addition, although the bump 5 in Figs. 1 to 4 is drawn round, the solder 5S is preferably formed at the tip of the copper filler 5P, and the configuration is shown in Fig. 8. A through electrode (not shown) is provided from the bump 55 in the second main surface of the semiconductor chip 54 to the first main surface of the opposite surface, and an electrode pad 56 is provided on the first main surface side of the through electrode. In this way, the electrode pad 56 on the first main surface is electrically connected to the bump 55 on the second main surface via the through electrode. In addition, the position of the electrode pad 56 and the position of the bump 55 are only different in the Z direction, and the position coordinates of X and Y are the same.

(반도체 장치의 제조 장치)(Semiconductor device manufacturing device)

본 발명의 실시예 1에 있어서의 반도체 장치의 제조 장치(30)에 대하여, 도 5를 참조하여 설명한다. 반도체 장치의 제조 장치(30)는, 제어부(20), X선 센서로 이루어지는 촬상 장치(11), X선원(12), 모니터 TV(14), 이동 수단(15), 흡착 노즐(16) 및 압착 헤드(13)를 포함하고 있다. 제어부(20)는, 검사 처리부(21), 임시 배치 처리부(22), 다단 임시 배치 처리부(23) 및 접속 처리부(24)를 구비하고 있다. 이동 수단(15)은, 흡착 노즐(16)을 갖고, 이 흡착 노즐(16)을 X, Y, Z 방향으로 이동 가능하게 구성됨과 함께, 내부에 히터를 포함하고 있어 가열하는 것이 가능하도록 되어 있다. 또한, 압착 헤드(13)도 X, Y, Z 방향으로 이동 가능하게 구성되어 있음과 함께, 히터에 의해 가열할 수 있다.A semiconductor device manufacturing apparatus 30 according to the first embodiment of the present invention will be described with reference to FIG. 5. The semiconductor device manufacturing apparatus 30 includes a control unit 20, an imaging device 11 composed of an X-ray sensor, an X-ray source 12, a monitor TV 14, a moving means 15, an adsorption nozzle 16, and It includes a crimping head (13). The control unit 20 includes an inspection processing unit 21, a temporary batch processing unit 22, a multistage temporary batch processing unit 23, and a connection processing unit 24. The moving means 15 has an adsorption nozzle 16, and the adsorption nozzle 16 is configured to be movable in the X, Y, and Z directions, and includes a heater inside to allow heating. . Further, the crimping head 13 is also configured to be movable in the X, Y, and Z directions, and can be heated by a heater.

X선원(12)에 의해 발생시킨 X선을 적층된 반도체 칩에 입사시키고, 투과된 X선을 촬상 장치(11)에 의해 촬상하여, 범프와 전극 패드의 투시 화상을 얻는다. 촬상된 투시 화상은, 제어부(20)에 있어서의 검사 처리부(21)에 입력되고, 화상 처리를 실시함으로써, 반도체 칩(54)의 전극 패드(56)의 위치 및 반도체 칩(4)의 범프(5)의 위치(도 1, 도 2 참조)를 계측하고, 반도체 칩(54)과 반도체 칩(4)의 위치 어긋남을 인식하여, 이 위치 어긋남이 미리 정한 소정의 범위인지 여부를 판단한다. 또한, 촬상 장치(11)가 촬상한 투시 화상은, 모니터 TV(14)로 모니터링할 수 있다.X-rays generated by the X-ray source 12 are incident on the stacked semiconductor chip, and the transmitted X-rays are imaged by the imaging device 11 to obtain a perspective image of the bumps and electrode pads. The captured perspective image is input to the inspection processing unit 21 in the control unit 20, and by performing image processing, the position of the electrode pad 56 of the semiconductor chip 54 and the bump of the semiconductor chip 4 ( The position of 5) (refer to Figs. 1 and 2) is measured, the positional shift between the semiconductor chip 54 and the semiconductor chip 4 is recognized, and it is determined whether the positional shift is within a predetermined range. In addition, the perspective image captured by the imaging device 11 can be monitored by the monitor TV 14.

임시 배치 처리부(22)는, 후술하는 임시 배치 공정을 제어한다. 즉, 이동 수단(15)과 흡착 노즐(16)을 제어하여, 반도체 칩(4)을 용기 등으로부터 취출하고, 반도체 칩(54)의 전극 패드(56)에 반도체 칩(4)의 범프(5)를 대향시키도록 위치 정렬하여 도 1과 같이 임시 배치한다.The temporary arrangement processing unit 22 controls a temporary arrangement process described later. That is, by controlling the moving means 15 and the adsorption nozzle 16, the semiconductor chip 4 is taken out from a container or the like, and the bump 5 of the semiconductor chip 4 is placed on the electrode pad 56 of the semiconductor chip 54. ) Are arranged to face each other and temporarily arranged as shown in FIG. 1.

다단 임시 배치 처리부(23)는, 후술하는 다단 임시 배치 공정을 제어하고, 위치 어긋남이 소정의 범위인 반도체 칩(4)을 갖는 임시 배치체(8) 중, 일부의 임시 배치체(8)를 흡착 노즐(16)로 흡착하여 임시 기판 위로부터 분리하고, 임시 기판 위에 남아 있는 위치 어긋남이 소정의 범위인 반도체 칩(8)을 갖는 다른 임시 배치체(8)에 제2 접착제(107)를 통해 적층하여 다단 임시 배치체(108)를 형성한다.The multi-stage temporary arrangement processing unit 23 controls a multi-stage temporary arrangement process to be described later, and selects some temporary arrangement bodies 8 among the temporary arrangement bodies 8 having the semiconductor chips 4 having a positional shift in a predetermined range. It is adsorbed by the adsorption nozzle 16 and separated from the temporary substrate, and the position shift remaining on the temporary substrate is applied to another temporary arrangement 8 having a semiconductor chip 8 in a predetermined range through a second adhesive 107 Stacked to form a multi-stage temporary arrangement 108.

접속 처리부(24)는, 후술하는 접속 공정을 제어한다. 즉, 압착 헤드(13)를 구동 제어하고, 임시 배치체(8)를 가압하여 반도체 칩(4)의 범프(5)와 반도체 칩(54)의 전극 패드(56)를 전기적으로 접속함과 함께, 제1 접착제(7) 및 제2 접착제(107)를 경화 온도로 가열하여 경화시킨다.The connection processing unit 24 controls a connection process described later. That is, by driving control of the crimping head 13 and pressing the temporary arrangement 8, the bump 5 of the semiconductor chip 4 and the electrode pad 56 of the semiconductor chip 54 are electrically connected. , The first adhesive 7 and the second adhesive 107 are cured by heating at a curing temperature.

실시예 1에 있어서의 반도체 장치의 제조 방법은, 임시 배치 공정, 검사 공정, 다단 임시 배치 공정, 접속 공정의 순으로 행해진다.The semiconductor device manufacturing method in Example 1 is performed in the order of a temporary arrangement process, an inspection process, a multistage temporary arrangement process, and a connection process.

(임시 배치 공정)(Temporary batch process)

처음에, 임시 배치 공정에 대하여 설명한다. 도 1에 도시한 바와 같이 임시 배치 공정에서는, 제1 접착제(7)를 통해 반도체 칩(4)의 범프(5)와 반도체 칩(54)의 전극 패드(56)를 대향시키도록 위치 결정하여 임시 배치한다. 반도체 칩(4)도 반도체 칩(54)과 마찬가지의 구성이며, 제2 주면의 범프(5)로부터 반대면의 제1 주면까지 도시하지 않은 관통 전극이 설치되고, 이 관통 전극의 제1 주면측에는 전극 패드(6)가 설치되어 있고, 이것에 의해, 제1 주면의 전극 패드(6)는, 관통 전극을 통해 제2 주면의 범프(5)에 전기적으로 접속되어 있다. 또한, 전극 패드(6)의 위치와 범프(5)의 위치는 Z 방향으로 상이할 뿐이며, X, Y의 위치 좌표는 동일하다. 제1 접착제(7)는, 열경화성의 비도전성 접착 필름(NCF)이며, 미리 반도체 칩(4)의 제2 주면에 범프(5)를 내포하도록 라미네이트되어 있다. 임시 배치 공정에서는, 반도체 칩(4)이 가열, 가압하여 반도체 칩(54)에 임시 배치되지만, 반도체 칩(54)의 전극 패드(56)에 반도체 칩(4)의 범프(5)가 접촉되지 않도록 간극을 갖고 임시 배치된다. 반도체 칩(4)의 범프(5)의 선단으로부터 반도체 칩(54)의 전극 패드(56)의 표면까지의 간극은 1 내지 5㎛가 바람직하고, 보다 바람직하게는 1 내지 3㎛이다.First, the temporary arrangement process will be described. As shown in Fig. 1, in the temporary placement process, the bump 5 of the semiconductor chip 4 and the electrode pad 56 of the semiconductor chip 54 are positioned to face each other through the first adhesive 7 To place. The semiconductor chip 4 has the same configuration as the semiconductor chip 54, and a through electrode (not shown) is provided from the bump 5 on the second main surface to the first main surface on the opposite surface, and on the first main surface side of the through electrode The electrode pad 6 is provided, whereby the electrode pad 6 on the first main surface is electrically connected to the bump 5 on the second main surface via the through electrode. Further, the position of the electrode pad 6 and the position of the bump 5 are only different in the Z direction, and the position coordinates of X and Y are the same. The first adhesive 7 is a thermosetting non-conductive adhesive film (NCF), and is laminated to include the bump 5 on the second main surface of the semiconductor chip 4 in advance. In the temporary placement process, the semiconductor chip 4 is heated and pressed to be temporarily disposed on the semiconductor chip 54, but the bump 5 of the semiconductor chip 4 is not in contact with the electrode pad 56 of the semiconductor chip 54. It is temporarily arranged with a gap to prevent it. The gap from the tip of the bump 5 of the semiconductor chip 4 to the surface of the electrode pad 56 of the semiconductor chip 54 is preferably 1 to 5 µm, and more preferably 1 to 3 µm.

이 값은, 실험적으로 구한 값이며, 이보다 간극을 좁게 하거나 범프(5)와 전극 패드(56)를 접촉시키거나 하면, 후술하는 접속 공정에서 양자를 접속했을 때, 범프(5)-전극 패드(56) 사이에 제1 접착제(7)가 잔류할 가능성이 있음을 알 수 있다. 또한, 이 값보다 간극을 넓게 하면, 접속 공정에서 반도체 칩(4)을 가압했을 때, 반도체 칩(4)이 미끄러져서 위치 어긋남이 발생할 가능성이 있어, 품질에 중대한 문제로 된다.This value is a value obtained experimentally, and if the gap is narrowed or the bump 5 and the electrode pad 56 are brought into contact, when both are connected in the connection process described later, the bump 5-the electrode pad ( It can be seen that there is a possibility that the first adhesive 7 may remain between them. Further, if the gap is wider than this value, when the semiconductor chip 4 is pressed in the connection step, there is a possibility that the semiconductor chip 4 slides and misalignment occurs, resulting in a serious problem in quality.

제1 접착제(7)는, 도 6에 도시한 바와 같이, 그 온도에 따라서 점도가 변동된다. 구체적으로는, 열경화성의 비도전성 접착 필름(NCF)인 제1 접착제(7)는, 그 특성으로부터 정해지는 기준 온도 Ts 미만의 온도 영역에 있어서는 경화되지 않고, 가역적으로 온도 상승에 수반되어 점도가 낮아지는 성질, 즉 연화되는 성질을 나타내고, 또한, 온도를 저하시키면 점도가 높아지는 성질을 나타낸다. 한편, 기준 온도 Ts 이상의 온도 영역에 있어서는 경화되고, 불가역적으로 온도 상승에 수반되어 점도가 높아지는 성질을 나타낸다. 즉, 기준 온도 Ts 이상으로 일단 가열하면 온도가 저하되어도 점도가 저하되지 않고 경화 상태로 된다.As shown in Fig. 6, the viscosity of the first adhesive 7 fluctuates depending on the temperature. Specifically, the first adhesive 7, which is a thermosetting non-conductive adhesive film (NCF), does not cure in a temperature range below the reference temperature Ts determined from its properties, and has a low viscosity due to reversibly increasing temperature. It exhibits a papery property, that is, a property of softening, and also exhibits a property of increasing viscosity when the temperature is decreased. On the other hand, in a temperature range equal to or higher than the reference temperature Ts, it is cured and exhibits a property of increasing the viscosity irreversibly accompanied by an increase in temperature. That is, once heated above the reference temperature Ts, the viscosity does not decrease even when the temperature decreases, and the cured state is established.

그 때문에, 임시 배치 공정에 있어서는, 제1 접착제(7)를 기준 온도 Ts 미만의 온도이며 연화되는 온도로 가열하여 반도체 칩(4)을 임시 배치한다. 그 후 방치함으로써, 제1 접착제(7)의 온도가 내려가 점도가 높아지게 되어 반도체 칩(4)이 위치 어긋남되는 것을 방지할 수 있다.Therefore, in the temporary disposition process, the semiconductor chip 4 is temporarily disposed by heating the first adhesive 7 to a temperature lower than the reference temperature Ts and softening. By leaving it to stand after that, the temperature of the first adhesive 7 decreases and the viscosity increases, thereby preventing the semiconductor chip 4 from being displaced.

임시 배치 공정에서는, 복수의 반도체 칩(4)을 반도체 칩(54) 위에 제1 접착제(7)를 통해 임시 배치하여 복수의 임시 배치체(8)를 형성한다. 구체적으로는, 이동 수단(15)에 의해 흡착 노즐(16)을 이동시켜 용기 등에 수납되어 있는 반도체 칩(4)의 제1 주면을 흡착한다. 그 후, 흡착 노즐(16)을 반도체 칩(54)의 상방으로 이동시켜, 반도체 칩(54)의 전극 패드(56)와 흡착 노즐(16)로 흡착되어 있는 반도체 칩(4)의 범프(5)를 대향시킨 후, 흡착 노즐(16)을 반도체 칩(54)의 전극 패드(56)에 근접시켜 가열, 가압하여 반도체 칩(54) 위에 임시 배치한다. 여기서, 전술한 바와 같이, 반도체 칩(4)의 범프(5)와 반도체 칩(54)의 전극 패드(56)의 간극은 전술한 범위 내에 고정해 둔다. 또한, 반도체 칩(4)을 적층하기 전의 반도체 칩(54)의 전극 패드(56)의 위치를 미리 CCD 카메라 등의 촬상 장치로 촬상하여 위치를 계측해서 기억해 두면 정확하게 적층할 수 있다.In the temporary arrangement step, a plurality of semiconductor chips 4 are temporarily disposed on the semiconductor chips 54 via a first adhesive 7 to form a plurality of temporary arrangement bodies 8. Specifically, the adsorption nozzle 16 is moved by the moving means 15 to adsorb the first main surface of the semiconductor chip 4 accommodated in a container or the like. After that, the adsorption nozzle 16 is moved above the semiconductor chip 54, and the electrode pad 56 of the semiconductor chip 54 and the bump 5 of the semiconductor chip 4 adsorbed by the adsorption nozzle 16 ) To face each other, the suction nozzle 16 is brought close to the electrode pad 56 of the semiconductor chip 54, heated and pressurized, and temporarily disposed on the semiconductor chip 54. Here, as described above, the gap between the bump 5 of the semiconductor chip 4 and the electrode pad 56 of the semiconductor chip 54 is fixed within the above-described range. Further, if the position of the electrode pads 56 of the semiconductor chip 54 before stacking the semiconductor chip 4 is captured in advance with an imaging device such as a CCD camera, the position is measured and stored, it can be accurately stacked.

(검사 공정)(Inspection process)

복수의 임시 배치체(8)를 형성하였다면, 다음에는 검사 공정을 실시한다. 도 2를 참조하면서, 검사 공정을 설명한다. 검사 공정에서는, 반도체 칩(54)의 전극 패드(56)와 반도체 칩(4)의 전극 패드(6)의 위치 어긋남을 검사하고, 위치 어긋남이 소정의 범위에 있는 반도체 칩(4)을 갖는 임시 배치체(8)를 선택 임시 배치체로서 특정한다. 구체적으로는, 촬상 장치(11)가 X선원(12)으로부터의 X선을 촬상함으로써, 반도체 칩(4)의 범프(5)와 반도체 칩(54)의 전극 패드(56)의 투시 화상을 촬상한다. 촬상 화상은, 검사 처리부(21)에 입력된다. 검사 처리부(21)는, 촬상 화상으로부터 반도체 칩(54)의 전극 패드(56)의 위치와, 반도체 칩(4)의 범프(5)의 위치로부터, 각 임시 배치체(8)에 있어서의 반도체 칩(4)의 위치 어긋남을 산출한다. 그리고 산출한 위치 어긋남이 미리 정한 소정의 범위인지 여부를 판단하여, 소정의 범위에 있는 반도체 칩(4)을 갖는 임시 배치체(8)를 선택 임시 배치체로서 특정한다.If a plurality of temporary batches 8 have been formed, an inspection step is carried out next. The inspection process will be described with reference to FIG. 2. In the inspection process, the positional deviation of the electrode pad 56 of the semiconductor chip 54 and the electrode pad 6 of the semiconductor chip 4 is inspected, and a temporary having the semiconductor chip 4 having the positional deviation within a predetermined range The batch 8 is specified as a selective temporary batch. Specifically, by imaging the X-rays from the X-ray source 12 by the imaging device 11, a perspective image of the bump 5 of the semiconductor chip 4 and the electrode pad 56 of the semiconductor chip 54 is captured. do. The captured image is input to the inspection processing unit 21. The inspection processing unit 21 is a semiconductor in each temporary arrangement 8 from the position of the electrode pad 56 of the semiconductor chip 54 and the position of the bump 5 of the semiconductor chip 4 from the captured image. The positional shift of the chip 4 is calculated. Then, it is determined whether or not the calculated position shift is in a predetermined range, and the temporary arrangement 8 having the semiconductor chips 4 in the predetermined range is specified as the selective temporary arrangement.

또한, 실시예 1에 있어서는, X선 센서로 이루어지는 촬상 장치(11)와 X선원(12)을 사용하여, 반도체 칩(54)의 전극 패드(56)와 반도체 칩(4)의 범프(5)의 투시 화상을 촬상하도록 구성하였지만, 반드시 이것에 한정되지는 않고, 장치 구성의 상태에 따라 적절히 선택할 수 있다. 예를 들어, 임시 기판에 실리콘 기판을 사용한 경우에 촬상 장치로서 적외선 센서를 설치하고, 적외선원으로부터의 적외선을 임시 배치체(8)에 투과시켜, 반도체 칩(54)의 전극 패드(56)와 반도체 칩(4)의 범프(5)의 투시 화상을 촬상하도록 해도 되고, CCD 카메라나 CMOS 센서 등을 사용하여, 반도체 칩(4)을 적층하기 전의 반도체 칩(54)의 전극 패드(56)의 위치를 계측, 기억해 두고, 반도체 칩(4)을 적층한 후, 당해 반도체 칩(4)의 전극 패드(6)를 CCD 카메라나 CMOS 센서 등으로 촬상하고, 양자의 위치 어긋남을 검사하도록 해도 된다.Further, in the first embodiment, the electrode pad 56 of the semiconductor chip 54 and the bump 5 of the semiconductor chip 4 using the imaging device 11 and the X-ray source 12 made of an X-ray sensor. Although the configuration is configured to capture a perspective image of, it is not necessarily limited to this, and can be appropriately selected according to the state of the device configuration. For example, when a silicon substrate is used as a temporary substrate, an infrared sensor is provided as an imaging device, and infrared rays from the infrared source are transmitted through the temporary arrangement 8, and the electrode pad 56 of the semiconductor chip 54 and the It is also possible to take a perspective image of the bump 5 of the semiconductor chip 4, or the electrode pad 56 of the semiconductor chip 54 before stacking the semiconductor chip 4 by using a CCD camera or a CMOS sensor. After the position is measured and stored, and the semiconductor chip 4 is stacked, the electrode pad 6 of the semiconductor chip 4 is imaged with a CCD camera or a CMOS sensor, and the positional shift of both may be inspected.

(다단 임시 배치 공정)(Multi-stage temporary arrangement process)

도 3을 참조하면서, 다단 임시 배치 공정을 설명한다. 전술한 검사 공정에서 특정한 선택 임시 배치체 중, 일부의 선택 임시 배치체를 흡착 노즐(16)로 흡착하여 임시 기판 위로부터 분리하고, 임시 기판 위에 남아 있는 다른 선택 임시 배치체에 제2 접착제(107)를 통해 적층하여 다단 임시 배치체(108)를 형성한다. 구체적으로는, 흡착 노즐(16)로 일부의 선택 임시 배치체에 있어서의 반도체 칩(4)의 제1 주면을 흡착 유지하여 선택 임시 배치체를 임시 기판으로부터 분리하고, 임시 기판 위에 남아 있는 다른 선택 임시 배치체의 반도체 칩(4)의 제1 주면에 제2 접착제(107)를 통해 적층하여 다단 임시 배치체(108)를 형성한다. 그 때, 흡착 노즐(16)로 흡착하고 있는 선택 임시 배치체의 최하층의 반도체 칩(54)의 범프(55)와 임시 기판 위에 남아 있는 선택 임시 배치체의 최상층의 반도체 칩(4)의 전극 패드(6)를 대향시키도록 적층한다. 제2 접착제(107)는, 적층 전에, 도시하지 않은 도포 노즐로 액상의 열경화성 접착제를 흡착·분리한 선택 임시 배치체의 반도체 칩(54)의 제2 주면, 또는 임시 기판 위에 남아 있는 선택 임시 배치체의 반도체 칩(4)의 제1 주면에 도포한다.With reference to FIG. 3, a multistage temporary arrangement process is demonstrated. In the above-described inspection process, some of the selected temporary batches are adsorbed by the adsorption nozzle 16 and separated from the temporary substrate, and the second adhesive 107 is applied to the other selective temporary batches remaining on the temporary substrate. ) To form a multi-stage temporary arrangement 108. Specifically, the suction nozzle 16 adsorbs and holds the first main surface of the semiconductor chip 4 in the partial selection temporary arrangement to separate the selection temporary arrangement from the temporary substrate, and other selection remaining on the temporary substrate. A multi-stage temporary arrangement 108 is formed by laminating through a second adhesive 107 on the first main surface of the semiconductor chip 4 of the temporary arrangement. At that time, the bump 55 of the semiconductor chip 54 of the lowermost layer of the selective temporary arrangement adsorbed by the suction nozzle 16 and the electrode pad of the semiconductor chip 4 of the uppermost layer of the selective temporary arrangement remaining on the temporary substrate It is laminated so as to face (6). The second adhesive 107 is the second main surface of the semiconductor chip 54 in a selective temporary arrangement in which a liquid thermosetting adhesive is adsorbed and separated by an application nozzle (not shown) before lamination, or a selective temporary arrangement remaining on the temporary substrate It is applied to the first main surface of the semiconductor chip 4 of the sieve.

또한, 실시예 1에 있어서는, 제2 접착제(107)를 액상의 접착제로 하였지만, 반드시 이것에 한정되지는 않고, 적절히 선택할 수 있다. 예를 들어, 제1 접착제(7)와 마찬가지의 열경화성의 비도전성 접착 필름(NCF)으로 해도 된다.In addition, in Example 1, although the 2nd adhesive agent 107 was used as a liquid adhesive, it is not necessarily limited to this, and can select suitably. For example, it is good also as a thermosetting non-conductive adhesive film (NCF) similar to the 1st adhesive agent 7.

또한, 다단 임시 배치체(108)를 형성한 후, 각 선택 임시 배치체끼리의 위치 어긋남을 검사하도록 해도 된다. 이에 의해, 선택 임시 배치체끼리의 위치 어긋남을 방지해서 다단 임시 배치체(108)를 형성할 수 있다. 구체적으로는, 전술한 검사 공정과 마찬가지로, 촬상 장치(11)가 X선원(12)으로부터의 X선을 촬상함으로써, 상층의 선택 임시 배치체에 있어서의 범프(5)와 하층의 선택 임시 배치체에 있어서의 전극 패드(56)의 투시 화상을 촬상한다. 촬상 화상은, 검사 처리부(21)에 입력된다. 검사 처리부(21)는, 촬상 화상으로부터 상층의 선택 임시 배치체에 있어서의 범프(5)와 하층의 선택 임시 배치체에 있어서의 전극 패드(56)로부터, 각 선택 임시 배치체에 있어서의 위치 어긋남을 산출한다. 그리고 산출한 위치 어긋남이 미리 정한 소정의 범위인지 여부를 판단한다.In addition, after forming the multi-stage temporary arrangement 108, you may inspect the positional shift between each selected temporary arrangement body. Thereby, the multi-stage temporary arrangement 108 can be formed by preventing the positional shift between the selected temporary arrangement bodies. Specifically, as in the above-described inspection process, the imaging device 11 captures X-rays from the X-ray source 12, so that the bump 5 in the upper layer selective temporary arrangement and the lower layer selective temporary arrangement A perspective image of the electrode pad 56 is captured. The captured image is input to the inspection processing unit 21. The inspection processing unit 21 is shifted in position in each of the selected temporary batches from the bumps 5 in the upper layer selection temporary arrangement body and the electrode pads 56 in the lower selection temporary arrangement body from the picked-up image. Yields Then, it is determined whether or not the calculated positional shift is in a predetermined range.

(접속 공정)(Connection process)

도 4를 참조하면서, 접속 공정을 설명한다. 접속 공정에서는, 임시 기판 위의 위치 어긋남이 소정의 범위인 다단 임시 배치체(108)에 있어서의 최상층의 반도체 칩(4)을 가압하여, 각 층의 범프를 대향하는 전극 패드에 접촉시켜 전기적으로 접속함과 함께, 제1 접착제(7) 및 제2 접착제(107)를 기준 온도 Ts 이상으로 가열해서 경화시킨다. 구체적으로는, 압착 헤드(13)를 각 다단 임시 배치체(108)의 상방까지 이동시키고, 다음에 압착 헤드(13)를 다단 임시 배치체(108)에 근접시켜, 최상층의 반도체 칩(4)을 가열, 가압함으로써 행할 수 있다.The connection process will be described with reference to FIG. 4. In the connection process, the uppermost semiconductor chip 4 in the multi-stage temporary arrangement 108 in which the position shift on the temporary substrate is within a predetermined range is pressed, and the bumps of each layer are brought into contact with the opposite electrode pads to be electrically Together with the junction box, the first adhesive 7 and the second adhesive 107 are heated to a reference temperature Ts or higher to cure. Specifically, the crimping head 13 is moved to the upper side of each multistage temporary arrangement 108, and then the crimping head 13 is brought close to the multistage temporary arrangement 108, and the uppermost semiconductor chip 4 It can be performed by heating and pressurizing.

이 접속 공정은, 10초 정도의 시간을 요하므로, 복수의 다단 임시 배치체(108)를 포함하는 면적을 갖는 압착 헤드를 사용하여, 복수의 다단 임시 배치체(108)를 동시에 가열, 가압하도록 해도 된다.Since this connection process requires a time of about 10 seconds, a pressing head having an area including a plurality of multistage temporary arrangements 108 is used to simultaneously heat and press the plurality of multistage temporary arrangements 108 You can do it.

또한, 임시 배치 공정 및 검사 공정을 반복함으로써, 반도체 칩(4)을 다단으로 적층한 임시 배치체를 제조할 수 있다. 이 경우, 다단 임시 배치 공정에서는, 흡착 노즐(16)로 다단의 임시 배치체를 흡착 유지하고, 다른 임시 배치체에 적층시킨다.Further, by repeating the temporary arrangement process and the inspection process, a temporary arrangement in which the semiconductor chips 4 are stacked in multiple stages can be manufactured. In this case, in the multi-stage temporary arrangement step, the multi-stage temporary arrangement is adsorbed and held by the adsorption nozzle 16 and laminated on another temporary arrangement.

또한, 검사 공정의 후에, 위치 어긋남이 소정의 범위에 없는 반도체 칩(4)을 흡착 노즐(16)로 흡착하여 임시 배치체(8)로부터 분리하고, 이 임시 배치체(8)를 리페어하도록 구성해도 된다. 반도체 칩(4)을 임시 배치체(8)로부터 분리하는 경우에는, 제1 접착제(7)를 기준 온도 Ts 미만의 온도이며 연화되는 온도로 가열하여 점도를 저하시키면 용이하게 분리할 수 있다.Further, after the inspection process, the semiconductor chip 4 having no positional displacement within a predetermined range is adsorbed by the suction nozzle 16 to separate from the temporary arrangement 8, and this temporary arrangement 8 is configured to be repaired. You can do it. In the case of separating the semiconductor chip 4 from the temporary arrangement 8, the first adhesive 7 can be easily separated by heating the first adhesive 7 to a temperature lower than the reference temperature Ts and softening to lower the viscosity.

이와 같이, 실시예 1에 있어서는, 반도체 칩을 다단으로 적층하여 반도체 장치를 제조하는 반도체 장치의 제조 방법이며,As described above, in Example 1, it is a method of manufacturing a semiconductor device in which semiconductor chips are stacked in multiple stages to manufacture a semiconductor device,

각 반도체 칩의 제1 주면에는 전극 패드가 형성되고 제2 주면에는 범프가 형성되어 있으며,An electrode pad is formed on the first main surface of each semiconductor chip, and a bump is formed on the second main surface,

(A) 제1 주면을 위로 하여, 복수의 반도체 칩을 임시 기판 위에 배치하는 배치 공정과,(A) an arrangement step of placing a plurality of semiconductor chips on a temporary substrate with the first main surface facing up, and

(B) 새로운 반도체 칩의 제2 주면에 형성된 범프와, 상기 임시 기판 위에 배치된 반도체 칩의 제1 주면에 형성된 전극 패드를 대향시켜, 제1 접착제를 통해 임시 배치한 임시 배치체를 복수 얻는 임시 배치 공정과,(B) Temporary obtaining a plurality of temporary placement bodies temporarily disposed through a first adhesive by opposing the bumps formed on the second main surface of the new semiconductor chip and the electrode pads formed on the first main surface of the semiconductor chip disposed on the temporary substrate Batch process,

(C) 상기 임시 배치체에 있어서의 새로운 반도체 칩의 범프와, 당해 범프와 대향하는 상기 전극 패드의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위인 새로운 반도체 칩을 갖는 임시 배치체를 선택 임시 배치체로서 특정하는 검사 공정과,(C) A bump of a new semiconductor chip in the temporary arrangement and a positional displacement of the electrode pad facing the bump are inspected, and a temporary arrangement having a new semiconductor chip having the positional displacement within a predetermined range is selected. With the inspection process to identify as a temporary batch body,

(D) 일부의 상기 선택 임시 배치체를 상기 임시 기판으로부터 분리하고, 이 분리된 선택 임시 배치체의 최하층의 반도체 칩의 제2 주면에 형성된 범프와 상기 임시 기판 위의 선택 임시 배치체에 있어서의 최상층의 반도체 칩의 제1 주면에 형성된 전극 패드를 대향시켜, 제2 접착제를 통해 임시 배치한 다단 임시 배치체를 얻는 다단 임시 배치 공정과,(D) Part of the selective temporary arrangement is separated from the temporary substrate, and bumps formed on the second main surface of the semiconductor chip of the lowermost layer of the separated selective temporary arrangement and the selective temporary arrangement on the temporary substrate A multi-stage temporary arrangement step for obtaining a multi-stage temporary arrangement temporarily arranged through a second adhesive by opposing electrode pads formed on the first main surface of the uppermost semiconductor chip;

(E) 상기 다단 임시 배치체에 있어서의 각 반도체 칩을 일괄하여, 가열, 가압하여 반도체 칩 간의 범프와 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 상기 제1 접착제 및 상기 제2 접착제를 경화시키는 접속 공정을(E) The semiconductor chips in the multi-stage temporary arrangement are collectively heated and pressed to electrically connect the bumps between the semiconductor chips and the electrode pads, and the first adhesive and the second adhesive between the semiconductor chips. The connection process to harden

구비한 것을 특징으로 하는 반도체 장치의 제조 방법에 의해, 위치 어긋남이 없는 반도체 칩을 적층할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.By the method for manufacturing a semiconductor device characterized in that it is provided, it is possible to laminate a semiconductor chip without position shift, and thus productivity in semiconductor device manufacturing can be improved.

또한, 복수의 반도체 칩을 적층하고, 상층의 반도체 칩의 제2 주면에 형성된 범프와, 하층의 반도체 칩의 제1 주면에 형성된 전극 패드를 전기적으로 접속하는 반도체 장치의 제조 장치이며,Further, it is a semiconductor device manufacturing apparatus that stacks a plurality of semiconductor chips and electrically connects bumps formed on the second main surface of the upper semiconductor chip and electrode pads formed on the first main surface of the lower semiconductor chip,

반도체 칩을 흡착하여 임시 기판 위에 배치된 반도체 칩에 임시 배치하는 흡착 노즐과,An adsorption nozzle temporarily disposed on the semiconductor chip disposed on the temporary substrate by adsorbing the semiconductor chip;

반도체 칩끼리를 투과시켜 투시 화상을 촬상하는 촬상 장치와,An imaging device that transmits the semiconductor chips to capture a perspective image,

상기 반도체 칩끼리를 가열, 가압하여 상기 범프와 대향하는 상기 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 접착제를 경화시키는 압착 헤드와,A pressing head for heating and pressing the semiconductor chips to electrically connect the electrode pads facing the bumps, and curing the adhesive between the semiconductor chips;

상기 흡착 노즐, 상기 촬상 장치 및 상기 압착 헤드를 제어하는 제어부를 구비하고,A control unit for controlling the adsorption nozzle, the imaging device, and the compression head,

상기 제어부는,The control unit,

상기 흡착 노즐을 제어하고, 제1 접착제를 통해 상기 범프와 상기 전극 패드를 대향시켜 임시 배치체를 형성하는 임시 배치 처리부와,A temporary batch processing unit that controls the adsorption nozzle and forms a temporary batch by facing the bump and the electrode pad through a first adhesive,

상기 촬상 장치가 촬상한 화상에 기초하여, 상기 임시 배치체에 있어서의 각 반도체 칩 간의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위에 있는 반도체 칩을 갖는 임시 배치체를 선택 임시 배치체로서 특정하는 검사 처리부와,Based on the image captured by the imaging device, a positional shift between each semiconductor chip in the temporary arrangement is inspected, and a temporary arrangement having semiconductor chips having the positional shift within a predetermined range is selected as a temporary arrangement. With the inspection processing unit to specify,

상기 흡착 노즐을 제어하여, 일부의 상기 선택 임시 배치체를 상기 임시 기판 위의 선택 임시 배치체에 제2 접착제를 통해 적층하여 다단 임시 배치체를 형성하는 다단 임시 배치 처리부와,A multi-stage temporary batch processing unit configured to form a multi-stage temporary batch by controlling the adsorption nozzle and laminating some of the selective temporary batches to the selective temporary batch on the temporary substrate through a second adhesive;

상기 압착 헤드를 제어하여, 상기 다단 임시 배치체에 있어서의 상기 범프와 상기 전극 패드를 전기적으로 접속함과 함께 상기 제1 접착제 및 상기 제2 접착제를 경화시키는 접속 처리부를 갖는 것을 특징으로 하는 반도체 장치의 제조 장치에 의해, 위치 어긋남이 없는 반도체 칩을 적층할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.A semiconductor device comprising: a connection processing unit configured to cure the first adhesive and the second adhesive while controlling the pressing head to electrically connect the bump and the electrode pad in the multi-stage temporary arrangement. With the manufacturing apparatus of, it is possible to laminate a semiconductor chip without position shift, and productivity in semiconductor device manufacturing can be improved.

실시예Example 2 2

본 발명의 실시예 2는, 위치 어긋남이 소정의 범위에 없는 반도체 칩(4)의 위치 어긋남을 해소하기 위해 이동시켜 위치 수정하는 위치 수정 공정을 가한 점에서 실시예 1에 비하여 상이하다.The second embodiment of the present invention is different from that of the first embodiment in that a position correction step of moving and correcting the position of the semiconductor chip 4 that is not in a predetermined range is added to eliminate the positional deviation.

실시예 2에 있어서의 반도체 장치의 제조 방법은, 임시 배치 공정, 검사 공정, 위치 수정 공정, 다단 임시 배치 공정, 접속 공정의 순으로 각 공정을 실시한다. 이 중, 임시 배치 공정, 검사 공정, 다단 임시 배치 공정, 및 접속 공정은, 실시예 1과 동일하므로, 설명을 생략한다. 또한, 실시예 2에 있어서의 반도체 장치의 제조 장치의 구성은, 실시예 1과 동일하므로, 설명을 생략한다.In the manufacturing method of the semiconductor device in Example 2, each process is performed in the order of a temporary arrangement process, an inspection process, a position correction process, a multistage temporary arrangement process, and a connection process. Among these, the temporary arrangement process, the inspection process, the multi-stage temporary arrangement process, and the connection process are the same as those of the first embodiment, and thus explanations are omitted. In addition, since the structure of the manufacturing apparatus of the semiconductor device in Example 2 is the same as that in Example 1, description is omitted.

(위치 수정 공정)(Position correction process)

도 7을 참조하면서, 실시예 2에 있어서의 위치 수정 공정을 설명한다. 전술한 실시예 1에 있어서의 검사 공정에서, 위치 어긋남이 소정의 범위에 없는 반도체 칩(4), 즉, 위치 어긋남된 반도체 칩(4)이 발견되면, 당해 반도체 칩(4)의 위치 어긋남을 해소하기 위해, 위치 수정 공정을 실시하여 그 위치를 수정한다. 그리고, 위치 수정된 반도체 칩(4)을 갖는 임시 배치체를 선택 임시 배치체로서 인정한다. 구체적으로는, 전술한 임시 배치 공정이나 다단 임시 배치 공정에서 사용한 것과 동일한 흡착 노즐(16)과 이동 수단(15)을 사용해서 실시한다. 즉, 흡착 노즐(16)로 위치 어긋남된 반도체 칩(4)의 제1 주면을 흡착 유지한 채, 위치 어긋남의 역방향으로 이동 수단(15)에 의해, X, Y 방향으로 이동시킨다. 이 위치 수정 공정에서는, 제1 접착제(7)를 기준 온도 Ts 미만의 온도이며 연화되는 온도로 가열하여 반도체 칩(104)을 이동시킨다. 그리고, 위치 수정 후, 방치함으로써, 제1 접착제(7)의 온도가 내려가 점도가 높아지게 되어 반도체 칩(4)이 위치 어긋남되는 것을 방지할 수 있다.Referring to FIG. 7, the position correction process in the second embodiment will be described. In the inspection step in the above-described embodiment 1, if a semiconductor chip 4 having a position misalignment is not within a predetermined range, that is, a misaligned semiconductor chip 4, the positional misalignment of the semiconductor chip 4 is determined. In order to solve it, a position correction process is performed to correct the position. Then, a temporary arrangement having the semiconductor chips 4 whose position has been corrected is recognized as a selective temporary arrangement. Specifically, it is carried out using the same adsorption nozzle 16 and moving means 15 used in the above-described temporary arrangement process or multi-stage temporary arrangement process. That is, the first main surface of the semiconductor chip 4 displaced by the adsorption nozzle 16 is adsorbed and held, and is moved in the X and Y directions by the moving means 15 in the direction opposite to the dislocation. In this position correction process, the semiconductor chip 104 is moved by heating the first adhesive 7 to a temperature below the reference temperature Ts and softening. Then, after the position is corrected, by leaving it to stand, the temperature of the first adhesive 7 decreases and the viscosity increases, thereby preventing the semiconductor chip 4 from being displaced.

또한, 실시예 2에 있어서는, 위치 수정 공정을, 임시 배치 공정이나 다단 임시 배치 공정에서 사용한 것과 동일한 흡착 노즐(16)과 이동 수단(15)을 사용해서 실시하도록 하였지만, 반드시 이것에 한정되지는 않고, 장치 구성의 상태에 따라 적절히 변경할 수 있다. 예를 들어, 임시 배치 공정이나 다단 임시 배치 공정에서 사용한 것과는 상이한 흡착 노즐이나 이동 수단을 별도로 설치하여 실시하도록 해도 된다.In addition, in Example 2, the position correction process was performed using the same adsorption nozzle 16 and moving means 15 used in the temporary placement process or the multi-stage temporary placement process, but is not necessarily limited to this. , It can be changed appropriately according to the state of the device configuration. For example, a different adsorption nozzle or moving means different from that used in the temporary arrangement step or the multi-stage temporary arrangement step may be provided and implemented.

위치 수정 공정에서 위치 수정하여 인정된 선택 임시 배치체도, 다음 다단 임시 배치 공정에서의 분리 또는 적층에 사용되어 다단 임시 배치체(108)로 된다. 이때, 적층된 다단 임시 배치체에 있어서의 선택 임시 배치체의 위치 어긋남이 없는지를 검사해도 된다. 가령 위치 어긋남이 있으면, 전술한 위치 수정 공정과 마찬가지로, 이 위치 어긋남을 해소하기 위해 X, Y 방향으로 상층의 선택 임시 배치체를 이동시켜도 된다. 이에 의해, 위치 어긋남이 없는 다단 임시 배치체(108)를 형성할 수 있다. 이 경우, 제2 접착제(107)를 기준 온도 Ts 미만의 온도이며 연화되는 온도로 가열하여 반도체 칩(104)을 이동시킨다.The selected temporary arrangement body recognized by position correction in the position correction process is also used for separation or lamination in the next multistage temporary arrangement process to form a multistage temporary arrangement 108. At this time, you may inspect whether there is a positional shift of the selected temporary arrangement in the stacked multi-stage temporary arrangement. For example, if there is a positional shift, you may move the upper selective temporary arrangement body in the X and Y directions in order to eliminate this positional shift, similarly to the position correction process mentioned above. Thereby, the multi-stage temporary arrangement 108 can be formed with no position shift. In this case, the second adhesive 107 is heated to a temperature lower than the reference temperature Ts and softened to move the semiconductor chip 104.

또한, 도 7에 있어서의 범프는 둥글게 그려져 있지만, 범프로서 구리 필러(5P)의 선단에 땜납(5S)이 형성되어 있는 것을 사용하는 것이 바람직하다(도 8 참조).In addition, although the bump in FIG. 7 is drawn round, it is preferable to use a bump in which the solder 5S is formed at the tip of the copper filler 5P (see FIG. 8).

이와 같이, 실시예 2에 있어서는, 위치 수정 공정을 실시함으로써, 위치 어긋남을 없애 반도체 칩끼리를 접속할 수 있어, 반도체 장치 제조에 있어서의 생산성을 향상시킬 수 있다.As described above, in Example 2, by performing the position correction step, the positional shift can be eliminated, and semiconductor chips can be connected to each other, so that productivity in semiconductor device manufacturing can be improved.

본 발명에 있어서의 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치는, 반도체 칩을 적층하는 분야에 널리 사용할 수 있다.The semiconductor device manufacturing method and the semiconductor device manufacturing apparatus in the present invention can be widely used in the field of laminating semiconductor chips.

4: 반도체 칩
5: 범프
6: 전극 패드
7: 접착제
8: 임시 배치체
11: 촬상 장치
13: 압착 헤드
14: 모니터 TV
15: 이동 수단
16: 흡착 노즐
20: 제어부
21: 검사 처리부
22: 임시 배치 처리부
23: 다단 임시 배치 처리부
24: 접속 처리부
30: 반도체 장치의 제조 장치
54: 반도체 칩
55: 범프
56: 전극 패드
107: 접착제
108: 다단 임시 배치체4: semiconductor chip
5: bump
6: electrode pad
7: adhesive
8: temporary arrangement
11: imaging device
13: crimping head
14: monitor TV
15: vehicle
16: adsorption nozzle
20: control unit
21: inspection processing unit
22: temporary batch processing unit
23: multi-stage temporary batch processing unit
24: connection processing unit
30: semiconductor device manufacturing apparatus
54: semiconductor chip
55: bump
56: electrode pad
107: adhesive
108: multistage temporary arrangement

Claims (4)

반도체 칩을 다단으로 적층하여 반도체 장치를 제조하는 반도체 장치의 제조 방법이며,
각 반도체 칩의 제1 주면에는 전극 패드가 형성되고 제2 주면에는 범프가 형성되어 있으며,
(A) 제1 주면을 위로 하여, 복수의 반도체 칩을 임시 기판 위에 배치하는 배치 공정과,
(B) 새로운 반도체 칩의 제2 주면에 형성된 범프와, 상기 임시 기판 위에 배치된 반도체 칩의 제1 주면에 형성된 전극 패드를 대향시켜, 제1 접착제를 통해 임시 배치한 임시 배치체를 복수 얻는 임시 배치 공정과,
(C) 상기 임시 배치체에 있어서의 새로운 반도체 칩의 범프와, 당해 범프와 대향하는 상기 전극 패드의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위인 새로운 반도체 칩을 갖는 임시 배치체를 선택 임시 배치체로서 특정하는 검사 공정과,
(D) 일부의 상기 선택 임시 배치체를 상기 임시 기판으로부터 분리하고, 이 분리된 선택 임시 배치체의 최하층의 반도체 칩의 제2 주면에 형성된 범프와 상기 임시 기판 위의 선택 임시 배치체에 있어서의 최상층의 반도체 칩의 제1 주면에 형성된 전극 패드를 대향시켜, 제2 접착제를 통해 임시 배치한 다단 임시 배치체를 얻는 다단 임시 배치 공정과,
(E) 상기 다단 임시 배치체에 있어서의 각 반도체 칩을 일괄하여, 가열, 가압해서 반도체 칩 간의 범프와 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 상기 제1 접착제 및 상기 제2 접착제를 경화시키는 접속 공정을
구비한 것을 특징으로 하는, 반도체 장치의 제조 방법.It is a method of manufacturing a semiconductor device for manufacturing a semiconductor device by stacking semiconductor chips in multiple stages,
An electrode pad is formed on the first main surface of each semiconductor chip, and a bump is formed on the second main surface,
(A) an arrangement step of placing a plurality of semiconductor chips on a temporary substrate with the first main surface facing up, and
(B) Temporary obtaining a plurality of temporary placement bodies temporarily disposed through a first adhesive by opposing the bumps formed on the second main surface of the new semiconductor chip and the electrode pads formed on the first main surface of the semiconductor chip disposed on the temporary substrate Batch process,
(C) A bump of a new semiconductor chip in the temporary arrangement and a positional displacement of the electrode pad facing the bump are inspected, and a temporary arrangement having a new semiconductor chip having the positional displacement within a predetermined range is selected. With the inspection process to specify as a temporary batch body,
(D) Part of the selective temporary arrangement is separated from the temporary substrate, and bumps formed on the second main surface of the semiconductor chip of the lowermost layer of the separated selective temporary arrangement and the selective temporary arrangement on the temporary substrate A multi-stage temporary arrangement step for obtaining a multi-stage temporary arrangement temporarily arranged through a second adhesive by opposing electrode pads formed on the first main surface of the uppermost semiconductor chip;
(E) The semiconductor chips in the multi-stage temporary arrangement are collectively heated and pressed to electrically connect the bumps between the semiconductor chips and the electrode pads, and the first adhesive and the second adhesive between the semiconductor chips. The connection process to harden
A method for manufacturing a semiconductor device, comprising: 제1항에 있어서,
상기 검사 공정 (C)와 상기 다단 임시 배치 공정 (D)의 사이에,
(C1) 상기 위치 어긋남이 소정의 범위에 없는 새로운 반도체 칩이 있으면, 당해 새로운 반도체 칩을 이동시켜 위치 수정하고, 당해 임시 배치체를 선택 임시 배치체로서 인정하는 위치 수정 공정을 구비한 것을 특징으로 하는, 반도체 장치의 제조 방법.The method of claim 1,
Between the inspection process (C) and the multi-stage temporary arrangement process (D),
(C1) If there is a new semiconductor chip in which the position shift is not within a predetermined range, the new semiconductor chip is moved to correct the position, and a position correction step of recognizing the temporary arrangement as a selective temporary arrangement is provided. A method of manufacturing a semiconductor device. 제2항에 있어서,
상기 제1 접착제는 열경화성의 비도전성 접착 필름이며, 상기 위치 수정 공정 (C1)에 있어서는, 상기 제1 접착제가 연화되는 온도로 가열하여, 상기 위치 어긋남이 소정의 범위에 없는 새로운 반도체 칩을 이동시키는 것을 특징으로 하는, 반도체 장치의 제조 방법.The method of claim 2,
The first adhesive is a thermosetting non-conductive adhesive film, and in the position correction step (C1), the first adhesive is heated to a softening temperature to move a new semiconductor chip whose positional displacement is not within a predetermined range. A method for manufacturing a semiconductor device, characterized in that. 복수의 반도체 칩을 적층하여, 상층의 반도체 칩의 제2 주면에 형성된 범프와, 하층의 반도체 칩의 제1 주면에 형성된 전극 패드를 전기적으로 접속하는 반도체 장치의 제조 장치이며,
반도체 칩을 흡착해서 임시 기판 위에 배치된 반도체 칩에 임시 배치하는 흡착 노즐과, 반도체 칩끼리를 투과시켜 투시 화상을 촬상하는 촬상 장치와,
상기 반도체 칩끼리를 가열, 가압하여 상기 범프와 대향하는 상기 전극 패드를 전기적으로 접속함과 함께, 반도체 칩 간의 접착제를 경화시키는 압착 헤드와,
상기 흡착 노즐, 상기 촬상 장치 및 상기 압착 헤드를 제어하는 제어부를
구비하고,
상기 제어부는,
상기 흡착 노즐을 제어하여, 제1 접착제를 통해 상기 범프와 상기 전극 패드를 대향시켜 임시 배치체를 형성하는 임시 배치 처리부와,
상기 촬상 장치가 촬상한 화상에 기초하여, 상기 임시 배치체에 있어서의 각 반도체 칩 간의 위치 어긋남을 검사하고, 상기 위치 어긋남이 소정의 범위에 있는 반도체 칩을 갖는 임시 배치체를 선택 임시 배치체로서 특정하는 검사 처리부와,
상기 흡착 노즐을 제어하고, 일부의 상기 선택 임시 배치체를 상기 임시 기판 위의 선택 임시 배치체에 제2 접착제를 통해 적층하여 다단 임시 배치체를 형성하는 다단 임시 배치 처리부와,
상기 압착 헤드를 제어하여, 상기 다단 임시 배치체에 있어서의 상기 범프와 상기 전극 패드를 전기적으로 접속함과 함께 상기 제1 접착제 및 상기 제2 접착제를 경화시키는 접속 처리부를 갖는 것을 특징으로 하는, 반도체 장치의 제조 장치.An apparatus for manufacturing a semiconductor device in which a plurality of semiconductor chips are stacked to electrically connect a bump formed on a second main surface of an upper semiconductor chip and an electrode pad formed on a first main surface of a lower semiconductor chip,
An adsorption nozzle temporarily disposed on a semiconductor chip disposed on a temporary substrate by adsorbing the semiconductor chip; an imaging device for transmitting a perspective image through the semiconductor chips;
A pressing head for heating and pressing the semiconductor chips to electrically connect the electrode pads facing the bumps and curing the adhesive between the semiconductor chips;
A control unit for controlling the adsorption nozzle, the imaging device, and the compression head
Equipped,
The control unit,
A temporary arrangement processing unit configured to form a temporary arrangement by controlling the adsorption nozzle to face the bump and the electrode pad through a first adhesive;
Based on the image captured by the imaging device, a positional shift between each semiconductor chip in the temporary arrangement is inspected, and a temporary arrangement having semiconductor chips having the positional shift within a predetermined range is selected as a temporary arrangement. With the inspection processing unit to specify,
A multi-stage temporary batch processing unit configured to form a multi-stage temporary batch by controlling the adsorption nozzle and laminating some of the selected temporary batches to the selective temporary batch on the temporary substrate through a second adhesive,
A semiconductor comprising: a connection processing unit configured to cure the first adhesive and the second adhesive while controlling the pressing head to electrically connect the bump and the electrode pad in the multi-stage temporary arrangement. Device manufacturing device.
KR1020187027597A 2016-03-30 2017-03-21 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus KR102196325B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016067398A JP6688543B2 (en) 2016-03-30 2016-03-30 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JPJP-P-2016-067398 2016-03-30
PCT/JP2017/011088 WO2017169944A1 (en) 2016-03-30 2017-03-21 Semiconductor device manufacturing method and semiconductor device manufacturing device

Publications (2)

Publication Number Publication Date
KR20180128412A KR20180128412A (en) 2018-12-03
KR102196325B1 true KR102196325B1 (en) 2020-12-29

Family

ID=59964958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187027597A KR102196325B1 (en) 2016-03-30 2017-03-21 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus

Country Status (4)

Country Link
JP (1) JP6688543B2 (en)
KR (1) KR102196325B1 (en)
CN (1) CN109155304B (en)
WO (1) WO2017169944A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6349539B2 (en) 2016-09-30 2018-07-04 株式会社新川 Semiconductor device manufacturing method and mounting apparatus
CN113013307A (en) * 2021-03-01 2021-06-22 东莞市中麒光电技术有限公司 Display module fault chip repairing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222038A (en) 2011-04-05 2012-11-12 Elpida Memory Inc Semiconductor device manufacturing method
JP2013225642A (en) 2011-11-11 2013-10-31 Sumitomo Bakelite Co Ltd Semiconductor device manufacturing method
JP2015095499A (en) 2013-11-11 2015-05-18 東レ株式会社 Method for manufacturing semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822043B2 (en) * 2000-09-25 2006-09-13 太陽誘電株式会社 Chip part assembly manufacturing method
JP3718205B2 (en) * 2003-07-04 2005-11-24 松下電器産業株式会社 Chip stacked semiconductor device and manufacturing method thereof
JP4824327B2 (en) * 2005-03-16 2011-11-30 Ｏｋｉセミコンダクタ株式会社 Manufacturing method of semiconductor device
JP2007036143A (en) * 2005-07-29 2007-02-08 Disco Abrasive Syst Ltd Machining method of semiconductor wafer
JP2008177215A (en) * 2007-01-16 2008-07-31 Sharp Corp Substrate bonding method and substrate bonding apparatus
TWI482961B (en) * 2009-11-16 2015-05-01 Rudolph Technologies Inc Infrared inspection of bonded substrates
JP5289484B2 (en) * 2011-03-04 2013-09-11 株式会社東芝 Manufacturing method of stacked semiconductor device
CN104145328A (en) * 2012-03-07 2014-11-12 东丽株式会社 Method and apparatus for manufacturing semiconductor device
KR102207674B1 (en) * 2013-11-27 2021-01-25 토레이 엔지니어링 컴퍼니, 리미티드 Three-dimensional mounting method and three-dimensional mounting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222038A (en) 2011-04-05 2012-11-12 Elpida Memory Inc Semiconductor device manufacturing method
JP2013225642A (en) 2011-11-11 2013-10-31 Sumitomo Bakelite Co Ltd Semiconductor device manufacturing method
JP2015095499A (en) 2013-11-11 2015-05-18 東レ株式会社 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
WO2017169944A1 (en) 2017-10-05
CN109155304B (en) 2021-10-22
JP6688543B2 (en) 2020-04-28
CN109155304A (en) 2019-01-04
JP2017183457A (en) 2017-10-05
KR20180128412A (en) 2018-12-03

Similar Documents

Publication Publication Date Title
KR102227444B1 (en) Semiconductor device manufacturing method and manufacturing apparatus
KR102230921B1 (en) Semiconductor device manufacturing method, and mounting device
JP6349540B2 (en) Semiconductor chip mounting apparatus and semiconductor device manufacturing method
KR102147683B1 (en) Semiconductor device manufacturing method and mounting device
KR102196325B1 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP6608640B2 (en) Manufacturing method of mounting structure
US6966964B2 (en) Method and apparatus for manufacturing semiconductor device
KR102147681B1 (en) Semiconductor device manufacturing method and mounting device
TWI746888B (en) Package device
JP6179843B2 (en) Mounting apparatus and mounting method
JP6789791B2 (en) Semiconductor device manufacturing equipment and manufacturing method
WO2015105149A1 (en) Mounting method for semiconductor device and mounting device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant